JPH04245518A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04245518A JPH04245518A JP3031732A JP3173291A JPH04245518A JP H04245518 A JPH04245518 A JP H04245518A JP 3031732 A JP3031732 A JP 3031732A JP 3173291 A JP3173291 A JP 3173291A JP H04245518 A JPH04245518 A JP H04245518A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- supply
- circuit section
- normal operation
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、携帯型の情報処理装置
における消費電力の節減を計った情報処理装置に関する
。
における消費電力の節減を計った情報処理装置に関する
。
【０００２】
【従来の技術】従来、電池にて動作が可能な携帯型の情
報処理装置は、通常、装置本体内に内蔵されている電池
を電源として作動させる場合には、より長時間の動作が
可能となるように、装置の消費電力を極力抑える方策が
施されているものが多く、例えばＭＯＳ構造の半導体を
多く採用するとか、充電式電池の容量を増加するとか、
電源回路の効率を改善する等の種々の工夫がなされてい
る。
報処理装置は、通常、装置本体内に内蔵されている電池
を電源として作動させる場合には、より長時間の動作が
可能となるように、装置の消費電力を極力抑える方策が
施されているものが多く、例えばＭＯＳ構造の半導体を
多く採用するとか、充電式電池の容量を増加するとか、
電源回路の効率を改善する等の種々の工夫がなされてい
る。
【０００３】また、これら使用回路部品部分自体の改良
の他に、ユ−ザの使用状態によって、使用していない装
置内部の機能に関する回路及び主要回路部分のいずれか
一方もしくは双方の動作を停止させることにより、無駄
な電力の消費を最小限に留めるような付加回路を設けた
りしていた。
の他に、ユ−ザの使用状態によって、使用していない装
置内部の機能に関する回路及び主要回路部分のいずれか
一方もしくは双方の動作を停止させることにより、無駄
な電力の消費を最小限に留めるような付加回路を設けた
りしていた。
【０００４】
【発明が解決しようとする課題】上述した従来の情報処
理装置のうち、電力節減モ−ドをもつものは、そのモ−
ドに入る方法として、ユ−ザが初期設定の段階で回路の
全部または一部の動作を制限したりしている。
理装置のうち、電力節減モ−ドをもつものは、そのモ−
ドに入る方法として、ユ−ザが初期設定の段階で回路の
全部または一部の動作を制限したりしている。
【０００５】また、ソフトウエアによって時間とキ−入
力を監視し、最後にキ−入力があった時点から一定時間
経過すると、ソフトウエアが内部回路部への所定の信号
入力や電源入力を電気的に断とするといった方法が取ら
れていた。
力を監視し、最後にキ−入力があった時点から一定時間
経過すると、ソフトウエアが内部回路部への所定の信号
入力や電源入力を電気的に断とするといった方法が取ら
れていた。
【０００６】このために、電力節減モ−ドに入るまでの
設定時間が長いと消費電力を抑える効果が減少し、逆に
短いと処理中に煩雑に電力節減モ−ドに入るため、装置
の使いにくさを招くという問題があった。
設定時間が長いと消費電力を抑える効果が減少し、逆に
短いと処理中に煩雑に電力節減モ−ドに入るため、装置
の使いにくさを招くという問題があった。
【０００７】一方、装置の実際の使用環境にあっては例
えば、ユ−ザが席を立ったりしてキ−入力を行なってい
ない時間があったり、ユ−ザが装置を使用している際で
も、装置の表示画面を見ながら考えをまとめたりしてい
る場合がしばしばある。このような何ら装置が稼働して
いない時間の合計は、キ−入力を行ないながら実際に装
置を動作させている時間に比較して、無視できない程の
時間を現実には費やしている。この場合、装置から見れ
ば、画面が表示されていればこと足りるから、この動作
以外の他の内部回路部あるいは部品回路部は無駄な電力
を消費していることになるという問題点があった。
えば、ユ−ザが席を立ったりしてキ−入力を行なってい
ない時間があったり、ユ−ザが装置を使用している際で
も、装置の表示画面を見ながら考えをまとめたりしてい
る場合がしばしばある。このような何ら装置が稼働して
いない時間の合計は、キ−入力を行ないながら実際に装
置を動作させている時間に比較して、無視できない程の
時間を現実には費やしている。この場合、装置から見れ
ば、画面が表示されていればこと足りるから、この動作
以外の他の内部回路部あるいは部品回路部は無駄な電力
を消費していることになるという問題点があった。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の情報処理装置は、中央処理装置やその周辺
ＬＳＩにより構成された内部回路部に対して駆動用クロ
ックが供給されかつ、装置内部の各部品回路部に対して
電源及び所定の信号が供給されている装置の通常動作モ
−ド状態を有する情報処理装置において、前記通常動作
モ−ド状態にあって、キ−ボ−ドからの最後のキ−入力
があってから一定の時間の経過後、前記装置内部回路部
の駆動用クロックの供給を停止して電力の消費を抑える
とともに、その際ユ−ザにはあたかも動作中と同じ振る
舞いをしているよう見えるように、他の装置内部回路部
を制御するレストモ−ドに変更する手段と、前記装置が
このレストモ−ドに入っている状態で、前記キ−ボ−ド
からのキ−入力が一定時間内になかった場合には、前記
装置内部の回路部または部品回路部に対する電源または
前記所定の入力信号の供給をストップして、さらに電力
の消費を抑えるスリ−プモ−ドに変更する手段と、次に
移行すべきモ−ド決定のために、前記キ−ボ−ドからの
キ−入力を検出する回路の有効動作時間を制御すること
と関連して、前記装置内部回路部ならびに各部品回路部
への電力供給と所定の入力信号の供給を制御する手段と
もつことを特徴とする。
に、本発明の情報処理装置は、中央処理装置やその周辺
ＬＳＩにより構成された内部回路部に対して駆動用クロ
ックが供給されかつ、装置内部の各部品回路部に対して
電源及び所定の信号が供給されている装置の通常動作モ
−ド状態を有する情報処理装置において、前記通常動作
モ−ド状態にあって、キ−ボ−ドからの最後のキ−入力
があってから一定の時間の経過後、前記装置内部回路部
の駆動用クロックの供給を停止して電力の消費を抑える
とともに、その際ユ−ザにはあたかも動作中と同じ振る
舞いをしているよう見えるように、他の装置内部回路部
を制御するレストモ−ドに変更する手段と、前記装置が
このレストモ−ドに入っている状態で、前記キ−ボ−ド
からのキ−入力が一定時間内になかった場合には、前記
装置内部の回路部または部品回路部に対する電源または
前記所定の入力信号の供給をストップして、さらに電力
の消費を抑えるスリ−プモ−ドに変更する手段と、次に
移行すべきモ−ド決定のために、前記キ−ボ−ドからの
キ−入力を検出する回路の有効動作時間を制御すること
と関連して、前記装置内部回路部ならびに各部品回路部
への電力供給と所定の入力信号の供給を制御する手段と
もつことを特徴とする。
【０００９】
【実施例】以下、本発明を図１〜図２の一実施例に従っ
て説明する。図１は、本発明の一実施例装置を示すブロ
ック図である。この図１における携帯型情報処理装置は
、入力手段であるキ−ボ−ドユニット１０６、制御回路
１０５、出力手段としてのＬＣＤパネル１０９及び制御
回路１０５と、画面デ−タを記録するビデオＲＡＭ１０
８とをもち、これらはシステムバス１０７を通じてＣＰ
Ｕ１０１に接続されている。
て説明する。図１は、本発明の一実施例装置を示すブロ
ック図である。この図１における携帯型情報処理装置は
、入力手段であるキ−ボ−ドユニット１０６、制御回路
１０５、出力手段としてのＬＣＤパネル１０９及び制御
回路１０５と、画面デ−タを記録するビデオＲＡＭ１０
８とをもち、これらはシステムバス１０７を通じてＣＰ
Ｕ１０１に接続されている。
【００１０】ここで、本発明をより理解しやすくするた
めに、以下の説明ではスリ−プモ−ド及びレストモ−ド
とは、次のような定義に基ずくものとする。
めに、以下の説明ではスリ−プモ−ド及びレストモ−ド
とは、次のような定義に基ずくものとする。
【００１１】まず、装置の通常動作時には周知のように
、ＣＰＵやその周辺ＬＳＩにより構成された内部回路部
に対して駆動用クロックが供給されているともに、装置
内部の各部品回路部に対して電源及び所定の信号が供給
されている。
、ＣＰＵやその周辺ＬＳＩにより構成された内部回路部
に対して駆動用クロックが供給されているともに、装置
内部の各部品回路部に対して電源及び所定の信号が供給
されている。
【００１２】この通常の動作時にあって、最後のキ−入
力があってから一定の時間の経過後、装置内部回路部の
駆動用クロックの供給を停止して電力の消費を抑えると
ともに、その際ユ−ザにはあたかも動作中と同じ振る舞
いをしているよう見えるように、他の装置内部回路部を
制御する。この装置の状態をレストモ−ドと呼ぶことに
する。
力があってから一定の時間の経過後、装置内部回路部の
駆動用クロックの供給を停止して電力の消費を抑えると
ともに、その際ユ−ザにはあたかも動作中と同じ振る舞
いをしているよう見えるように、他の装置内部回路部を
制御する。この装置の状態をレストモ−ドと呼ぶことに
する。
【００１３】次に、このレストモ−ドからキ−入力があ
った場合には、駆動用クロックの供給を開始した通常の
動作に復帰するが、キ−入力がなかった場合には従来と
同様に、一定時間経過後、さらに装置内部の各部品回路
部に対する電源や所定の信号の供給をもストップし、さ
らに電力の消費を抑える。この状態をスリ−プモ−ドと
呼ぶことにする。
った場合には、駆動用クロックの供給を開始した通常の
動作に復帰するが、キ−入力がなかった場合には従来と
同様に、一定時間経過後、さらに装置内部の各部品回路
部に対する電源や所定の信号の供給をもストップし、さ
らに電力の消費を抑える。この状態をスリ−プモ−ドと
呼ぶことにする。
【００１４】本発明では、このように通常動作モ−ドと
従来からあるスリ−プモ−ドとこの間に、新たにレスト
モ−ドという消費電力節減モ−ドを設けることにより、
さらに効果的に消費電力の抑制が実現できるよう構成さ
れているものである。
従来からあるスリ−プモ−ドとこの間に、新たにレスト
モ−ドという消費電力節減モ−ドを設けることにより、
さらに効果的に消費電力の抑制が実現できるよう構成さ
れているものである。
【００１５】図１において、１０４はレストモ−ド制御
用レジスタであり、このレストモ−ド制御用レジスタ１
０４は上述のレストモ−ドに入る際、またはレストモ−
ドから抜け出る際に、クロック制御回路１０２に対して
、ＣＰＵ１０１に送出するシステム駆動用クロック出力
の禁止・許可をセットし、さらにレストモ−ドに出入り
する際の必要な手続きを行なっている。
用レジスタであり、このレストモ−ド制御用レジスタ１
０４は上述のレストモ−ドに入る際、またはレストモ−
ドから抜け出る際に、クロック制御回路１０２に対して
、ＣＰＵ１０１に送出するシステム駆動用クロック出力
の禁止・許可をセットし、さらにレストモ−ドに出入り
する際の必要な手続きを行なっている。
【００１６】またシステムクロック生成用クリスタル１
０３は、クロック制御回路１０２及びレストモ−ド制御
用レジスタ１０４に駆動用クロックを供給しており、特
にレストモ−ドに入っている状態で、ＣＰＵ１０１及び
他の内部回路部に駆動用クロックが供給されていない状
態でも、レストモ−ド制御用レジスタ１０４が動作を続
ける必要があるため、直接クロックを供給している。
０３は、クロック制御回路１０２及びレストモ−ド制御
用レジスタ１０４に駆動用クロックを供給しており、特
にレストモ−ドに入っている状態で、ＣＰＵ１０１及び
他の内部回路部に駆動用クロックが供給されていない状
態でも、レストモ−ド制御用レジスタ１０４が動作を続
ける必要があるため、直接クロックを供給している。
【００１７】一方、スリ−プモ−ド制御用レジスタ１１
１は、スリ−プモ−ドに入る際、またはスリ−プモ−ド
から抜け出る際に、装置全体の電源回路１１７、ＬＣＤ
パネル１０９のバックライト用パネル１１０の電源であ
るインバ−タ１１６、及び各Ｉ／Ｏ１１５に対して動作
の禁止・許可をセットする。
１は、スリ−プモ−ドに入る際、またはスリ−プモ−ド
から抜け出る際に、装置全体の電源回路１１７、ＬＣＤ
パネル１０９のバックライト用パネル１１０の電源であ
るインバ−タ１１６、及び各Ｉ／Ｏ１１５に対して動作
の禁止・許可をセットする。
【００１８】この図１で、ユ−ザが使用しているいわゆ
る通常動作時においては、クリスタル１０３の原発振出
力がクロック制御回路１０２で矩形波出力に変換され、
システム駆動用クロックとしてＣＰＵ１０１に供給され
ている。
る通常動作時においては、クリスタル１０３の原発振出
力がクロック制御回路１０２で矩形波出力に変換され、
システム駆動用クロックとしてＣＰＵ１０１に供給され
ている。
【００１９】ところで、レストモ−ド制御用レジスタ１
０４のクロックコントロ−ルビットは、クロック制御回
路１０２のクロック出力を許可する。
０４のクロックコントロ−ルビットは、クロック制御回
路１０２のクロック出力を許可する。
【００２０】この状態から、例えばユ−ザが離席したよ
うな際には、一定時間内にキ−ボ−ドユニット１０６か
らの入力がなかった場合、すなわちキ−ボ−ド制御部１
０５がレストモ−ド制御用レジスタ１０４に対し割り込
み出力を送出しなかった場合には、レストモ−ド制御用
レジスタ１０４は割り込みコントロ−ラ（図示せず）に
レストモ−ド割り込み信号を送出し、システムＢＩＯＳ
がＣＰＵ１０１に対する処理停止（ＨＬＴ）信号を送出
する。
うな際には、一定時間内にキ−ボ−ドユニット１０６か
らの入力がなかった場合、すなわちキ−ボ−ド制御部１
０５がレストモ−ド制御用レジスタ１０４に対し割り込
み出力を送出しなかった場合には、レストモ−ド制御用
レジスタ１０４は割り込みコントロ−ラ（図示せず）に
レストモ−ド割り込み信号を送出し、システムＢＩＯＳ
がＣＰＵ１０１に対する処理停止（ＨＬＴ）信号を送出
する。
【００２１】これによって、ＣＰＵ１０１は処理を停止
するが、この際ＣＰＵ１０１からＨＬＴ状態を示す信号
が出ており、レストモ−ド制御用レジスタ１０４はこの
信号を認知してクロック制御回路１０２に対してクロッ
ク停止信号を送出し、クロック制御回路１０２はＣＰＵ
１０１に対するシステム駆動用クロック出力を停止する
。
するが、この際ＣＰＵ１０１からＨＬＴ状態を示す信号
が出ており、レストモ−ド制御用レジスタ１０４はこの
信号を認知してクロック制御回路１０２に対してクロッ
ク停止信号を送出し、クロック制御回路１０２はＣＰＵ
１０１に対するシステム駆動用クロック出力を停止する
。
【００２２】ただしこの状態は、システム駆動用クロッ
クの供給が停止しただけで、システムバス１０７に接続
されているその他の内部回路部ならびに部品回路部及び
、ＬＣＤパネル１０９、バックライト用ＥＬ１１０に対
する給電は、通常動作と同じ状態となっており、最終の
キ−入力があった時点での表示画面を保持している。 この状態が、すでに述べたレストモ−ドである。
クの供給が停止しただけで、システムバス１０７に接続
されているその他の内部回路部ならびに部品回路部及び
、ＬＣＤパネル１０９、バックライト用ＥＬ１１０に対
する給電は、通常動作と同じ状態となっており、最終の
キ−入力があった時点での表示画面を保持している。 この状態が、すでに述べたレストモ−ドである。
【００２３】装置がこのレストモ−ドに入っている状態
で、キ−ボ−ドユニット１０６からキ−入力があった場
合、キ−ボ−ド制御部１０５からレストモ−ド制御用レ
ジスタ１０４に対してキ−ボ−ド割り込み信号が送出さ
れる。
で、キ−ボ−ドユニット１０６からキ−入力があった場
合、キ−ボ−ド制御部１０５からレストモ−ド制御用レ
ジスタ１０４に対してキ−ボ−ド割り込み信号が送出さ
れる。
【００２４】レストモ−ド制御用レジスタ１０４は、こ
のキ−ボ−ド割り込み信号を認知して、クロック制御回
路１０２に対してクロック送出許可信号を送出し、クロ
ック制御回路１０２はＣＰＵ１０１に対するシステム駆
動用クロックの送出を再開する。さらにレストモ−ド制
御用レジスタ１０４は、この状態からＣＰＵ１０１に対
してＨＬＴ解除用割り込み信号を送出して、装置は通常
動作状態に復帰する。
のキ−ボ−ド割り込み信号を認知して、クロック制御回
路１０２に対してクロック送出許可信号を送出し、クロ
ック制御回路１０２はＣＰＵ１０１に対するシステム駆
動用クロックの送出を再開する。さらにレストモ−ド制
御用レジスタ１０４は、この状態からＣＰＵ１０１に対
してＨＬＴ解除用割り込み信号を送出して、装置は通常
動作状態に復帰する。
【００２５】また、装置がレストモ−ドに入っている状
態で、キ−ボ−ドユニット１０６からのキ−入力が一定
時間内になっかった場合には、装置内部の回路部または
部品回路部に対する電源または所定の入力信号の供給を
ストップして、さらに電力の消費を抑えるモ−ドに移行
する。この状態がすでに述べたスリ−プモ−ド、あるい
はスタンバイモ−ドと呼ばれる消費電力節減モ−ドであ
る。
態で、キ−ボ−ドユニット１０６からのキ−入力が一定
時間内になっかった場合には、装置内部の回路部または
部品回路部に対する電源または所定の入力信号の供給を
ストップして、さらに電力の消費を抑えるモ−ドに移行
する。この状態がすでに述べたスリ−プモ−ド、あるい
はスタンバイモ−ドと呼ばれる消費電力節減モ−ドであ
る。
【００２６】次に、図２は図１に示した実施例装置の電
力節減に関する処理部分の動作フロ−チャ−ト図である
。
力節減に関する処理部分の動作フロ−チャ−ト図である
。
【００２７】この図２において、判断ステップ２０１か
らステップ２０４に囲まれる処理部分は、通常動作時の
キ−入力があるかどうかを監視しており、タイマカウン
タ・ステップ２０２の値が Ｍａｘ ｔ１ に達
した場合には、図１で説明した通り、レストモ−ド割り
込み発 行→ＨＬＴコマンド発行→クロック停止の各手
続きを踏んだ上で、レストモ−ドに移行する。
らステップ２０４に囲まれる処理部分は、通常動作時の
キ−入力があるかどうかを監視しており、タイマカウン
タ・ステップ２０２の値が Ｍａｘ ｔ１ に達
した場合には、図１で説明した通り、レストモ−ド割り
込み発 行→ＨＬＴコマンド発行→クロック停止の各手
続きを踏んだ上で、レストモ−ドに移行する。
【００２８】タイマカウンタ・ステップ２０２の値が、
Ｍａｘ ｔ１ に達する前にキ−入力があっ た場
合には、ｔ１はリセットされ、さらにカウントを続ける
処理を行なう。
Ｍａｘ ｔ１ に達する前にキ−入力があっ た場
合には、ｔ１はリセットされ、さらにカウントを続ける
処理を行なう。
【００２９】次に判断ステップ２０８からステップ２１
０に囲まれる処理部分は、レストモ−ド時にキ−入力の
有無で次の移行すべきモ−ドを判断する処理部分であり
、タイマカウンタ・ステップ２０９の値が Ｍａｘ
ｔ２ に達した場合には、図１で説明した通り、ス
リ−プ モ−ドに移行する手続きをとる。
０に囲まれる処理部分は、レストモ−ド時にキ−入力の
有無で次の移行すべきモ−ドを判断する処理部分であり
、タイマカウンタ・ステップ２０９の値が Ｍａｘ
ｔ２ に達した場合には、図１で説明した通り、ス
リ−プ モ−ドに移行する手続きをとる。
【００３０】タイマカウンタ・ステップ２０９の値が、
Ｍａｘ ｔ２ に達する前にキ−入力があっ た場
合には、ｔ２はリセットされ、さらに図１で説明した通
り、キボ−ド割り込み発行→ クロック送出→ＨＬＴ解
除用割り込み発行の各手続きを踏んで、通常動作に復帰
する。
Ｍａｘ ｔ２ に達する前にキ−入力があっ た場
合には、ｔ２はリセットされ、さらに図１で説明した通
り、キボ−ド割り込み発行→ クロック送出→ＨＬＴ解
除用割り込み発行の各手続きを踏んで、通常動作に復帰
する。
【００３１】
【発明の効果】以上説明したように本発明によれば、通
常の動作モ−ドと従来の消費電力節減モ−ドとの間に、
レストモ−ドといった中間のモ−ド概念を導入すること
により、通常動作時から消費電力節減モ−ドへの移行時
にあってユ−ザが何ら意識することなく、消費電力をさ
らに抑えることができる環境を提供することができる。
常の動作モ−ドと従来の消費電力節減モ−ドとの間に、
レストモ−ドといった中間のモ−ド概念を導入すること
により、通常動作時から消費電力節減モ−ドへの移行時
にあってユ−ザが何ら意識することなく、消費電力をさ
らに抑えることができる環境を提供することができる。
【００３２】また本発明によれば、ＭＯＳ構造の半導体
がスイッチング動作時にのみ電力を消費するという特性
に着目し、特にＣＰＵやその周辺ＬＳＩに対するシステ
ム駆動用クロックの供給を制御することにより、消費電
力を軽減することができる。
がスイッチング動作時にのみ電力を消費するという特性
に着目し、特にＣＰＵやその周辺ＬＳＩに対するシステ
ム駆動用クロックの供給を制御することにより、消費電
力を軽減することができる。
【００３３】そして、次に移行すべきモ−ド決定のため
のキ−入力を検出する回路の有効動作時間を制御するこ
とと関連して、装置内部回路部ならびに各部品回路部、
への電力供給及び所定の入力信号の供給を制御すること
により、消費電力を軽減することができる。
のキ−入力を検出する回路の有効動作時間を制御するこ
とと関連して、装置内部回路部ならびに各部品回路部、
への電力供給及び所定の入力信号の供給を制御すること
により、消費電力を軽減することができる。
【図１】本発明の一実施例装置を示すブロック回路図で
ある。
ある。
【図２】本発明の一実施例装置の要部動作フロ−チャ−
ト図である。
ト図である。
１０１ ＣＰＵ
１０２ クロック制御回路
１０３ システムクロック生成用クリスタル１０４
レストモ−ド制御用レジスタ１０５ キ−ボ−ド制
御回路 １０６ キ−ボ−ドユニット １０７ システムバス １０８ ビデオＲＡＭ １０９ ＬＣＤパネル １１０ ＥＬパネル １１１ スリ−プモ−ド制御用レジスタ２０１ 通
常動作状態におけるキ−入力有無の判断ステップ ２０４ 通常動作状態におけるタイマがカウントアッ
プしたかどうかの判断ステップ ２０８ レストモ−ドにおけるキ−入力有無の判断ス
テップ ２１０ レストモ−ドにおけるタイマがカウントアッ
プしたかどうかの判断ステップ
レストモ−ド制御用レジスタ１０５ キ−ボ−ド制
御回路 １０６ キ−ボ−ドユニット １０７ システムバス １０８ ビデオＲＡＭ １０９ ＬＣＤパネル １１０ ＥＬパネル １１１ スリ−プモ−ド制御用レジスタ２０１ 通
常動作状態におけるキ−入力有無の判断ステップ ２０４ 通常動作状態におけるタイマがカウントアッ
プしたかどうかの判断ステップ ２０８ レストモ−ドにおけるキ−入力有無の判断ス
テップ ２１０ レストモ−ドにおけるタイマがカウントアッ
プしたかどうかの判断ステップ
Claims (1)
- 【請求項１】 中央処理装置やその周辺ＬＳＩにより
構成された内部回路部に対して駆動用クロックが供給さ
れかつ、装置内部の各部品回路部に対して電源及び所定
の信号が供給されている装置の通常動作モ−ド状態を有
する情報処理装置において、前記通常動作モ−ド状態に
あって、キ−ボ−ドからの最後のキ−入力があってから
一定の時間の経過後、前記装置内部回路部の駆動用クロ
ックの供給を停止して電力の消費を抑えるとともに、そ
の際ユ−ザにはあたかも動作中と同じ振る舞いをしてい
るよう見えるように、他の装置内部回路部を制御するレ
ストモ−ドに変更する手段と、前記装置がこのレストモ
−ドに入っている状態で、前記キ−ボ−ドからのキ−入
力が一定時間内になかった場合には、前記装置内部の回
路部または部品回路部に対する電源または前記所定の入
力信号の供給をストップして、さらに電力の消費を抑え
るスリ−プモ−ドに変更する手段と、次に移行すべきモ
−ド決定のために、前記キ−ボ−ドからのキ−入力を検
出する回路の有効動作時間を制御することと関連して、
前記装置内部回路部ならびに各部品回路部への電力供給
と所定の入力信号の供給を制御する手段と、もつことを
特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031732A JPH04245518A (ja) | 1991-01-31 | 1991-01-31 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031732A JPH04245518A (ja) | 1991-01-31 | 1991-01-31 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245518A true JPH04245518A (ja) | 1992-09-02 |
Family
ID=12339218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031732A Pending JPH04245518A (ja) | 1991-01-31 | 1991-01-31 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245518A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| JPH1039964A (ja) * | 1996-07-19 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 携帯情報端末装置 |
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| JP2011203804A (ja) * | 2010-03-24 | 2011-10-13 | Renesas Electronics Corp | マイクロコンピュータ及びマイクロコンピュータの制御方法 |
-
1991
- 1991-01-31 JP JP3031732A patent/JPH04245518A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
| JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
| JPH1039964A (ja) * | 1996-07-19 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 携帯情報端末装置 |
| JP2011203804A (ja) * | 2010-03-24 | 2011-10-13 | Renesas Electronics Corp | マイクロコンピュータ及びマイクロコンピュータの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428790A (en) | Computer power management system | |
| JP3651945B2 (ja) | コンピュータシステムのための電力管理システム | |
| US6775784B1 (en) | Power supply control circuit and method for cutting off unnecessary power to system memory in the power-off state | |
| JPH08314587A (ja) | 省電力電源回路 | |
| US6193422B1 (en) | Implementation of idle mode in a suspend/resume microprocessor system | |
| JPH07134628A (ja) | 省電力制御方法および情報処理装置 | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| JPH09237463A (ja) | ハードディスク制御方法及び情報処理装置 | |
| JPS61288725A (ja) | 電子機器の電源制御方式 | |
| JPH04245518A (ja) | 情報処理装置 | |
| JP2818915B2 (ja) | 可搬式情報処理装置 | |
| JPH04291612A (ja) | 省電力型データ処理装置 | |
| JP2001034370A (ja) | 省電力制御装置、省電力制御方法及びコンピュータシステム | |
| JP3523289B2 (ja) | 電子機器及び電子機器の省電力方法 | |
| JPH0612158A (ja) | データ機器の節電方法及びこの方法により節電する データ機器 | |
| JPH05273950A (ja) | 画像表示装置 | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JP3411396B2 (ja) | コンピュータシステム | |
| JPH11327705A (ja) | 情報処理装置 | |
| JPH0793061A (ja) | 情報処理装置 | |
| US20060195714A1 (en) | Clock control device, microprocessor, electronic device, clock control method, and clock control program | |
| EP1585011A1 (en) | Clock control device, microprocessor, electronic device, clock control method, and clock control program | |
| JPH0750420B2 (ja) | デイジタル回路用電力制御装置 | |
| JP3058070B2 (ja) | 情報処理装置 | |
| JP2000075966A (ja) | 情報処理装置 |