JPH0750420B2 - デイジタル回路用電力制御装置 - Google Patents
デイジタル回路用電力制御装置Info
- Publication number
- JPH0750420B2 JPH0750420B2 JP1183810A JP18381089A JPH0750420B2 JP H0750420 B2 JPH0750420 B2 JP H0750420B2 JP 1183810 A JP1183810 A JP 1183810A JP 18381089 A JP18381089 A JP 18381089A JP H0750420 B2 JPH0750420 B2 JP H0750420B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- frequency
- predetermined
- signal
- digital circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は一般にディジタル回路に関するものであり、更
に詳細には、クロック式ディジタル回路の省電力装置に
関する。
に詳細には、クロック式ディジタル回路の省電力装置に
関する。
（従来の技術） クロック式ディジタル回路、たとえば、マイクロコンピ
ュータおよびその関連の周辺集積回路（IC）から成るマ
イクロコンピュータ回路は比較的大量の電力を消費す
る。電力消費を重視する用途においては、可能な限り消
費電力を削減するのが望ましい。たとえば、マイクロコ
ンピュータの休止モード中は、マイクロコンピュータに
供給される電力を、完全にではなくても、十分削減する
ことが望ましい。残念ながら、休止モードから復帰する
ために、マイクロコンピュータはクロック信号と共に動
作電力を必要とする。
ュータおよびその関連の周辺集積回路（IC）から成るマ
イクロコンピュータ回路は比較的大量の電力を消費す
る。電力消費を重視する用途においては、可能な限り消
費電力を削減するのが望ましい。たとえば、マイクロコ
ンピュータの休止モード中は、マイクロコンピュータに
供給される電力を、完全にではなくても、十分削減する
ことが望ましい。残念ながら、休止モードから復帰する
ために、マイクロコンピュータはクロック信号と共に動
作電力を必要とする。
（発明が解決しようとする課題） このため、ディジタル回路に対する既知の省電力装置は
マイクロコンピュータ回路から離して配置されていた。
しかしながら、このような構成をマイクロコンピュータ
回路から離して配置することは多くの電力に感応する用
途、たとえば、電池で動作する演算装置には使用できな
い。それ故この短所を克服する省電力装置が必要であ
る。
マイクロコンピュータ回路から離して配置されていた。
しかしながら、このような構成をマイクロコンピュータ
回路から離して配置することは多くの電力に感応する用
途、たとえば、電池で動作する演算装置には使用できな
い。それ故この短所を克服する省電力装置が必要であ
る。
本発明はクロック式ディジタル回路の省電力装置の提供
を目的としている。更に詳細に述べれば、本発明はマイ
クロコンピュータおよびその関連の周辺ICにより消費さ
れる電力を効果的に低減する方法に関する装置の提供を
目的としている。
を目的としている。更に詳細に述べれば、本発明はマイ
クロコンピュータおよびその関連の周辺ICにより消費さ
れる電力を効果的に低減する方法に関する装置の提供を
目的としている。
（課題を解決するための手段） 本発明は上述の問題点を解決し、休止モード中、同時に
周波数を下げたクロックを周辺回路に供給しながらマイ
クロコンピュータに対するクロックを排除することによ
り消費電力を低減し、休止コンピュータ回路に割込みを
かけ休止モードから復帰させる、マイクロコンピュータ
回路の省電力装置を提供する。
周波数を下げたクロックを周辺回路に供給しながらマイ
クロコンピュータに対するクロックを排除することによ
り消費電力を低減し、休止コンピュータ回路に割込みを
かけ休止モードから復帰させる、マイクロコンピュータ
回路の省電力装置を提供する。
（実施例） 第１図はマイクロコンピュータ回路のための省電力装置
を示す。この装置はザイログ社（Zilog Inc.）から入手
できるZ80のようなマイクロコンピュータ（MPU）および
MPU110に関連する周辺IC（PIC）115を備えている。典型
的なZ80MPUを使用することにより、PIC115は関連するPI
O、CTC、またはSIOとすることができ、これらはザイロ
グ社から入手可能である。
を示す。この装置はザイログ社（Zilog Inc.）から入手
できるZ80のようなマイクロコンピュータ（MPU）および
MPU110に関連する周辺IC（PIC）115を備えている。典型
的なZ80MPUを使用することにより、PIC115は関連するPI
O、CTC、またはSIOとすることができ、これらはザイロ
グ社から入手可能である。
MPU110およびPIC115はアドレスバス116、データバス11
7、IORQ/RD信号118および割込み（INT）信号119と従来
どおりに相互に接続されている。MPUクロック信号122は
MPU110に供給されるが、周辺クロック信号124はPIC115
に供給される。
7、IORQ/RD信号118および割込み（INT）信号119と従来
どおりに相互に接続されている。MPUクロック信号122は
MPU110に供給されるが、周辺クロック信号124はPIC115
に供給される。
MPUクロック信号122および周辺クロック信号124は本発
明による省電力装置には不可欠の部分である。これらの
クロック信号122および124は休止信号126（MPU110から
供給される）および割込み信号119（PIC115から供給さ
れる）と組み合わされて制御回路130により使用され、
本発明の省電力装置におけるMPUクロック信号122および
周辺クロック信号124となる。
明による省電力装置には不可欠の部分である。これらの
クロック信号122および124は休止信号126（MPU110から
供給される）および割込み信号119（PIC115から供給さ
れる）と組み合わされて制御回路130により使用され、
本発明の省電力装置におけるMPUクロック信号122および
周辺クロック信号124となる。
制御回路130は本発明による新規な方法で相互に接続さ
れ動作する多様な従来のディジタル回路を備えている。
これら従来のディジタル回路にはクロック発生器132、
４ビット・シフトレジスタ134、フリップフロップ136、
データ・セレクタ138、（10分周）分周回路140、ANDゲ
ート142、NORゲート144、および２個のインバータ146お
よび148がある。正常動作中、休止線は２進の高レベル
状態（高）にあり、シフトレジスタ134およびフリップ
フロップ136はリセット・モードに保持されており、ク
ロック無効化信号150がフリップフロップ136により供給
されて、クロック発生器132の出力をANDゲート142を通
過させる。このモードで、クロック無効化信号150は、
非活動状態になっているのが、データ・セレクタ138に
クロック発生器132の出力をPIC115に伝達させる。この
ようにして、正常動作のもとでMPU110およびPIC115が共
に最高速度で動作する。
れ動作する多様な従来のディジタル回路を備えている。
これら従来のディジタル回路にはクロック発生器132、
４ビット・シフトレジスタ134、フリップフロップ136、
データ・セレクタ138、（10分周）分周回路140、ANDゲ
ート142、NORゲート144、および２個のインバータ146お
よび148がある。正常動作中、休止線は２進の高レベル
状態（高）にあり、シフトレジスタ134およびフリップ
フロップ136はリセット・モードに保持されており、ク
ロック無効化信号150がフリップフロップ136により供給
されて、クロック発生器132の出力をANDゲート142を通
過させる。このモードで、クロック無効化信号150は、
非活動状態になっているのが、データ・セレクタ138に
クロック発生器132の出力をPIC115に伝達させる。この
ようにして、正常動作のもとでMPU110およびPIC115が共
に最高速度で動作する。
本発明により省電力モードでの動作は次のとおりであ
る。MPU110が、休止信号126により指示されるように、
無効状態にあることを示していると、PIC115から供給さ
れる割込み信号119が高であり（割込みが存在しないこ
とを示している）、シフトレジスタ134およびフリップ
フロップ136がリセット・モードから解放される。クロ
ック発生器132から供給される信号の次の立上りエッジ
からシフトレジスタ134のSI入力での論理「高」の状態
をシフトレジスタの第１段にシフトさせる。クロック発
生器132から供給される信号の次の三つの連続するエッ
ジにより、シフトレジスタ134におけるこのシフトはSI
入力での論理「高」の状態がシフトレジスタの最終段に
シフトされるまで続く。この時点で、論理「高」の状態
がシフトレジスタのSO出力に現われる。もう一度クロッ
ク発生器132の出力を参照すれば、次の立上りエッジの
後の立下りエッジで、インバータ148を経由して、シフ
トレジスタ134のSO出力のデータがフリップフロップ136
にラッチされる。これによりクロック無効化信号150が
「低」になり、これによりMPUクロック信号がANDゲート
142を通ってMPU110に伝わるのが防止される。「低」状
態に移行するクロック無効化信号150はデータ・セレク
タ138のチャンネルＡを選択して分周回路140が出力信号
をPIC115に供給できるようにする。このモードで、MPU1
10はクロック信号を受信せず、PIC115が、正常動作中受
信するクロック信号の周波数よりかなり低い周波数、す
なわち、その通常の速さの1/10、のクロック信号を受信
する。これによりMPUが消費する電力がかなり減少す
る。その他に、PIC115は低速で引続き動作するので、消
費する電力量はかなり減るが、なおも活動状態であり、
MPU110に対して割込みを発生し、これを無効（休止）モ
ードから脱出させることができる。
る。MPU110が、休止信号126により指示されるように、
無効状態にあることを示していると、PIC115から供給さ
れる割込み信号119が高であり（割込みが存在しないこ
とを示している）、シフトレジスタ134およびフリップ
フロップ136がリセット・モードから解放される。クロ
ック発生器132から供給される信号の次の立上りエッジ
からシフトレジスタ134のSI入力での論理「高」の状態
をシフトレジスタの第１段にシフトさせる。クロック発
生器132から供給される信号の次の三つの連続するエッ
ジにより、シフトレジスタ134におけるこのシフトはSI
入力での論理「高」の状態がシフトレジスタの最終段に
シフトされるまで続く。この時点で、論理「高」の状態
がシフトレジスタのSO出力に現われる。もう一度クロッ
ク発生器132の出力を参照すれば、次の立上りエッジの
後の立下りエッジで、インバータ148を経由して、シフ
トレジスタ134のSO出力のデータがフリップフロップ136
にラッチされる。これによりクロック無効化信号150が
「低」になり、これによりMPUクロック信号がANDゲート
142を通ってMPU110に伝わるのが防止される。「低」状
態に移行するクロック無効化信号150はデータ・セレク
タ138のチャンネルＡを選択して分周回路140が出力信号
をPIC115に供給できるようにする。このモードで、MPU1
10はクロック信号を受信せず、PIC115が、正常動作中受
信するクロック信号の周波数よりかなり低い周波数、す
なわち、その通常の速さの1/10、のクロック信号を受信
する。これによりMPUが消費する電力がかなり減少す
る。その他に、PIC115は低速で引続き動作するので、消
費する電力量はかなり減るが、なおも活動状態であり、
MPU110に対して割込みを発生し、これを無効（休止）モ
ードから脱出させることができる。
PIC115がMPU110を無効状態から脱出させるには、割込み
信号119がMPU110ならびにインバータ146およびNORゲー
ト144を経由して、シフトレジスタ134およびフリップフ
ロップ136に供給される。これによりシフトレジスタ134
およびフリップフロップ136が再びリセット・モードに
保持される。その結果、クロック無効化信号150が
「高」に遷移し、MPU110がその正常の活動状態における
MPUクロックを受信できるようにし、データ・セレクタ1
38がチャンネルＢ入力に切替わり、これによりクロック
発生器132の出力がPIC115に伝達される。この時点か
ら、MPU110はPUC115から供給される割込み要求を処理す
る。
信号119がMPU110ならびにインバータ146およびNORゲー
ト144を経由して、シフトレジスタ134およびフリップフ
ロップ136に供給される。これによりシフトレジスタ134
およびフリップフロップ136が再びリセット・モードに
保持される。その結果、クロック無効化信号150が
「高」に遷移し、MPU110がその正常の活動状態における
MPUクロックを受信できるようにし、データ・セレクタ1
38がチャンネルＢ入力に切替わり、これによりクロック
発生器132の出力がPIC115に伝達される。この時点か
ら、MPU110はPUC115から供給される割込み要求を処理す
る。
（発明の効果） 以上のように本発明に従えば、ディジタル回路における
消費電力を大幅に削減させることができる。
消費電力を大幅に削減させることができる。
また、休止モード中のディジタル回路を容易に復帰させ
ることができる。
ることができる。
第１図は本発明の一実施例である省電力装置のブロック
図である。 110……MPU、115……PIC、130……制御回路、132……ク
ロック発生器、134……シフトレジスタ、136……フリッ
プフロップ、138……データセレクタ
図である。 110……MPU、115……PIC、130……制御回路、132……ク
ロック発生器、134……シフトレジスタ、136……フリッ
プフロップ、138……データセレクタ
Claims (5)
- 【請求項１】割込み信号（119）を生成する制御手段（1
15），休止信号（126）を生成する処理手段（110），お
よび，予め定める第１の周波数の第１クロック信号を生
成するクロック手段（132）を有するディジタル回路用
電力制御装置において、 ａ）前記第１クロック信号を受信する入力，および出力
を有し、前記予め定める第１周波数の第２クロック信号
（122）を生成して前記処理手段に供給し、前記休止信
号に応答して前記第２クロック信号を無効にするととも
に、前記割込み信号に応答して前記第２クロック信号を
有効にする無効化手段（134,136,144,146）と、 ｂ）前記第１クロック信号を受信する入力，および出力
を有し、前記予め定める第１周波数の第３クロック信号
（124）を生成して前記制御手段に供給し、前記休止信
号に応答して前記第３クロック信号の前記予め定める第
１周波数を予め定める第２の周波数に逓減し、その後前
記割込み信号に応答して前記第３クロック信号の前記予
め定める第２周波数を前記予め定める第１周波数に増加
する逓減手段（138,140）と、から構成され、 前記第２クロック信号が無効にされる場合前記処理手段
は実質的に電力を消費せず、前記第３クロック信号の前
記予め定める第１周波数が前記予め定める第２周波数に
逓減される場合前記制御手段はより少ない電力を消費す
ることを特徴とするディジタル回路用電力制御装置。 - 【請求項２】前記制御手段（115）は、周辺用の入力／
出力集積回路から構成されることを特徴とする請求項１
記載のディジタル回路用電力制御装置。 - 【請求項３】前記処理手段（110）は、マイクロプロセ
ッサであることを特徴とする請求項１記載のディジタル
回路用電力制御装置。 - 【請求項４】逓減手段（138,140）は、周波数分周手段
から構成されることを特徴とする請求項１記載のディジ
タル回路用電力制御装置。 - 【請求項５】前記予め定める第２周波数は、前記予め定
める第１周波数の10分の１であることを特徴とする請求
項１記載のディジタル回路用電力制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24032088A | 1988-09-06 | 1988-09-06 | |
| US240,320 | 1988-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282306A JPH0282306A (ja) | 1990-03-22 |
| JPH0750420B2 true JPH0750420B2 (ja) | 1995-05-31 |
Family
ID=22906075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1183810A Expired - Fee Related JPH0750420B2 (ja) | 1988-09-06 | 1989-07-18 | デイジタル回路用電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750420B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69123770T2 (de) | 1990-03-23 | 1997-06-19 | Matsushita Electric Ind Co Ltd | Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch |
| US6941481B2 (en) | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP2643579B2 (ja) * | 1990-10-17 | 1997-08-20 | 日本電気株式会社 | マイクロコンピュータ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166419A (ja) * | 1986-01-17 | 1987-07-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多周波クロック発生装置 |
| JPS6370321A (ja) * | 1986-09-12 | 1988-03-30 | Yokogawa Electric Corp | マイクロプロセツサ |
-
1989
- 1989-07-18 JP JP1183810A patent/JPH0750420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0282306A (ja) | 1990-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025387A (en) | Power saving arrangement for a clocked digital circuit | |
| EP0242010B1 (en) | Clock circuit for a data processor | |
| US5086387A (en) | Multi-frequency clock generation with low state coincidence upon latching | |
| JP2762670B2 (ja) | データ処理装置 | |
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| US5452434A (en) | Clock control for power savings in high performance central processing units | |
| US7430673B2 (en) | Power management system for computing platform | |
| US20050215227A1 (en) | Method and apparatus for entering a low power mode | |
| JP3919740B2 (ja) | 回路動作制御装置および情報処理装置 | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| WO2001027728A1 (en) | Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state | |
| EP0421431B1 (en) | A computer system with a sleep function | |
| JPH07281782A (ja) | クロック制御回路 | |
| US5428765A (en) | Method and apparatus for disabling and restarting clocks | |
| JPH0750420B2 (ja) | デイジタル回路用電力制御装置 | |
| JPH10149237A (ja) | 半導体回路 | |
| JPS6312286B2 (ja) | ||
| KR100272531B1 (ko) | 전자기기에 있어서의 전원 소모 방지장치 및 방법 | |
| JP2835224B2 (ja) | クロック切り替え制御装置 | |
| US20060195714A1 (en) | Clock control device, microprocessor, electronic device, clock control method, and clock control program | |
| KR0150752B1 (ko) | 시스템의 전력소모를 줄이기 위한 전력 운영 방법 | |
| JPH0675654A (ja) | コンピュータの節電方式 | |
| US5974561A (en) | Method and apparatus for generating a reset signal within an integrated circuit | |
| KR960014157B1 (ko) | 퍼스널 컴퓨터에서의 절전장치 및 방법 | |
| JPH0527865A (ja) | プロセツサを備えた装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |