JPH04230533A - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPH04230533A JPH04230533A JP6391A JP6391A JPH04230533A JP H04230533 A JPH04230533 A JP H04230533A JP 6391 A JP6391 A JP 6391A JP 6391 A JP6391 A JP 6391A JP H04230533 A JPH04230533 A JP H04230533A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- instruction
- generating
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ソフトウエア割込命令
を発生させるための割込制御回路に関する。
を発生させるための割込制御回路に関する。
【０００２】
【従来の技術】ソフトウエア割込命令を発生させるため
の従来の割込制御回路は、割込発生条件を論理素子で構
成し、発生する割込みも、ハードウエア割込みのみであ
るのが一般的である。
の従来の割込制御回路は、割込発生条件を論理素子で構
成し、発生する割込みも、ハードウエア割込みのみであ
るのが一般的である。
【０００３】
【発明が解決しようとする課題】上述したように、従来
の割込制御回路は、論理素子によって固定的に構成され
ていて、変更できるのは割込み先のベクターアドレス程
度であり、また、発生する割込みも、ハードウエア割込
みのみであるのが一般的であるため、実際に制御を実行
しているソフトウエアで割込発生条件を変えながら処理
を進行させることができないという欠点がある。
の割込制御回路は、論理素子によって固定的に構成され
ていて、変更できるのは割込み先のベクターアドレス程
度であり、また、発生する割込みも、ハードウエア割込
みのみであるのが一般的であるため、実際に制御を実行
しているソフトウエアで割込発生条件を変えながら処理
を進行させることができないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の割込制御回路は
、ソフトウエアの割込みを発生させる条件を記憶する書
き替え可能な割込発生条件記憶部と、前記割込発生条件
記憶部に記憶した割込発生条件が満足されたときにソフ
トウエア割込命令を発生する割込命令発生部とを備えた
ものである。
、ソフトウエアの割込みを発生させる条件を記憶する書
き替え可能な割込発生条件記憶部と、前記割込発生条件
記憶部に記憶した割込発生条件が満足されたときにソフ
トウエア割込命令を発生する割込命令発生部とを備えた
ものである。
【０００５】すなわち、本発明の割込制御回路は、割込
発生条件記憶指示および割込発生条件読出指示を出すマ
イクロプロセッサとコントロールバスおよびアドレスバ
スおよびデータバスを介して接続されてソフトウエアの
割込みを発生させる条件を記憶する書き替え可能な割込
発生条件記憶部と、前記マイクロプロセッサとコントロ
ールバスおよびアドレスバスおよびデータバスを介して
接続され周辺回路とデータバスを介して接続されて前記
割込発生条件記憶部に記憶した割込発生条件が満足され
たときにソフトウエア割込命令を発生する割込命令発生
部とを備えたものである。
発生条件記憶指示および割込発生条件読出指示を出すマ
イクロプロセッサとコントロールバスおよびアドレスバ
スおよびデータバスを介して接続されてソフトウエアの
割込みを発生させる条件を記憶する書き替え可能な割込
発生条件記憶部と、前記マイクロプロセッサとコントロ
ールバスおよびアドレスバスおよびデータバスを介して
接続され周辺回路とデータバスを介して接続されて前記
割込発生条件記憶部に記憶した割込発生条件が満足され
たときにソフトウエア割込命令を発生する割込命令発生
部とを備えたものである。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の第一の実施例を示すブロッ
ク図である。
ク図である。
【０００８】図１の割込制御回路１において、割込命令
発生部２０は、マイクロプロセッサ６からの割込発生条
件記憶指示をコントロールバス２およびアドレスバス３
の状態から検知し、アドレス信号とデータ信号とコント
ロール信号およびそれぞれのマスク情報等の割込発生条
件情報をデータバス４から取込んだ後、内部コントロー
ルバス２１を介して割込発生条件記憶部１０に対して記
憶命令を出してそれらを記憶させる。割込発生条件記憶
部１０に記憶された割込発生条件情報は、割込発生条件
情報バス１１を介して常時割込命令発生部２０に出力さ
れており、そこでコントロールバス２およびアドレスバ
ス３およびデータバス４の状態と比較される。この比較
の結果割込発生条件が成立していることが確認されると
、割込命令発生部２０は、マイクロプロセッサ６側のデ
ータバス４とメモリを含む周辺回路７側のデータバス５
を次の命令のフェッチサイクルの先頭で遮断し、割込発
生条件記憶部１０から割込発生条件情報バス１１を介し
て入手した割込命令情報に従ってソフトウエア割込命令
を発生させ、該当する割込処理を実行した後、割込が発
生する直前の状態に復旧して元の状態に戻る。
発生部２０は、マイクロプロセッサ６からの割込発生条
件記憶指示をコントロールバス２およびアドレスバス３
の状態から検知し、アドレス信号とデータ信号とコント
ロール信号およびそれぞれのマスク情報等の割込発生条
件情報をデータバス４から取込んだ後、内部コントロー
ルバス２１を介して割込発生条件記憶部１０に対して記
憶命令を出してそれらを記憶させる。割込発生条件記憶
部１０に記憶された割込発生条件情報は、割込発生条件
情報バス１１を介して常時割込命令発生部２０に出力さ
れており、そこでコントロールバス２およびアドレスバ
ス３およびデータバス４の状態と比較される。この比較
の結果割込発生条件が成立していることが確認されると
、割込命令発生部２０は、マイクロプロセッサ６側のデ
ータバス４とメモリを含む周辺回路７側のデータバス５
を次の命令のフェッチサイクルの先頭で遮断し、割込発
生条件記憶部１０から割込発生条件情報バス１１を介し
て入手した割込命令情報に従ってソフトウエア割込命令
を発生させ、該当する割込処理を実行した後、割込が発
生する直前の状態に復旧して元の状態に戻る。
【０００９】また、マイクロプロセッサ６が割込発生条
件読出指示を出すと、割込命令発生部２０は、コントロ
ールバス２およびアドレスバス３の状態からそれを検知
し、割込発生条件記憶部１０に対してマイクロプロセッ
サ６から指示された情報をデータバス４に出力する指令
を内部コントロールバス２１を介して出してマイクロプ
ロセッサ６に渡す。
件読出指示を出すと、割込命令発生部２０は、コントロ
ールバス２およびアドレスバス３の状態からそれを検知
し、割込発生条件記憶部１０に対してマイクロプロセッ
サ６から指示された情報をデータバス４に出力する指令
を内部コントロールバス２１を介して出してマイクロプ
ロセッサ６に渡す。
【００１０】
【発明の効果】以上説明したように、本発明の割込制御
回路は、ソフトウエアの割込みを発生させる条件を記憶
する書き替え可能な割込発生条件記憶部と、この割込発
生条件記憶部に記憶した割込発生条件が満足されたとき
にソフトウエア割込命令を発生する割込命令発生部とを
設けることにより、ソフトウエアで割込み発生条件を変
えながら処理を進行させ、割込発生条件の成立の都度そ
れに応じた割込み処理を非同期で実行できるため、柔軟
性の高いシステムが実現できるという効果がある。
回路は、ソフトウエアの割込みを発生させる条件を記憶
する書き替え可能な割込発生条件記憶部と、この割込発
生条件記憶部に記憶した割込発生条件が満足されたとき
にソフトウエア割込命令を発生する割込命令発生部とを
設けることにより、ソフトウエアで割込み発生条件を変
えながら処理を進行させ、割込発生条件の成立の都度そ
れに応じた割込み処理を非同期で実行できるため、柔軟
性の高いシステムが実現できるという効果がある。
【図１】図１は本発明の第一の実施例を示すブロック図
である。
である。
Claims (2)
- 【請求項１】 ソフトウエアの割込みを発生させる条
件を記憶する書き替え可能な割込発生条件記憶部と、前
記割込発生条件記憶部に記憶した割込発生条件が満足さ
れたときにソフトウエア割込命令を発生する割込命令発
生部とを備えることを特徴とする割込制御回路。 - 【請求項２】 割込発生条件記憶指示および割込発生
条件読出指示を出すマイクロプロセッサとコントロール
バスおよびアドレスバスおよびデータバスを介して接続
されてソフトウエアの割込みを発生させる条件を記憶す
る書き替え可能な割込発生条件記憶部と、前記マイクロ
プロセッサとコントロールバスおよびアドレスバスおよ
びデータバスを介して接続され周辺回路とデータバスを
介して接続されて前記割込発生条件記憶部に記憶した割
込発生条件が満足されたときにソフトウエア割込命令を
発生する割込命令発生部とを備えることを特徴とする割
込制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6391A JPH04230533A (ja) | 1991-01-07 | 1991-01-07 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6391A JPH04230533A (ja) | 1991-01-07 | 1991-01-07 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04230533A true JPH04230533A (ja) | 1992-08-19 |
Family
ID=11463738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6391A Pending JPH04230533A (ja) | 1991-01-07 | 1991-01-07 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04230533A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010072915A (ja) * | 2008-09-18 | 2010-04-02 | Hitachi Industrial Equipment Systems Co Ltd | 割込制御装置、割込制御システム、割込制御方法および割込制御プログラム |
| WO2012086288A1 (ja) * | 2010-12-20 | 2012-06-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 例外の制御方法、システムおよびプログラム |
| US9710270B2 (en) | 2010-12-20 | 2017-07-18 | International Business Machines Corporation | Exception control method, system, and program |
-
1991
- 1991-01-07 JP JP6391A patent/JPH04230533A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010072915A (ja) * | 2008-09-18 | 2010-04-02 | Hitachi Industrial Equipment Systems Co Ltd | 割込制御装置、割込制御システム、割込制御方法および割込制御プログラム |
| WO2012086288A1 (ja) * | 2010-12-20 | 2012-06-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 例外の制御方法、システムおよびプログラム |
| JP5822848B2 (ja) * | 2010-12-20 | 2015-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 例外の制御方法、システムおよびプログラム |
| US9710270B2 (en) | 2010-12-20 | 2017-07-18 | International Business Machines Corporation | Exception control method, system, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961161A (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH04230533A (ja) | 割込制御回路 | |
| JP3145044B2 (ja) | 高速データ演算処理装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS623345A (ja) | 割込方式 | |
| JPH04311225A (ja) | マイクロプロセッサ命令実行方式 | |
| JP3900660B2 (ja) | シーケンスコントローラ | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JP3414579B2 (ja) | プログラマブルコントローラ | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPH0221331A (ja) | マイクロコンピュータのプログラム制御方式 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH04344947A (ja) | プログラム制御装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH0512097A (ja) | メモリアクセス方法及び回路 | |
| JPH04266129A (ja) | 割込み処理装置 | |
| JPH0276037A (ja) | 半導体集積回路 | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPS6027070A (ja) | ベクトル処理装置 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPS58109908A (ja) | シ−ケンスコントロ−ラのモニタ装置 |