JPH04221884A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH04221884A JPH04221884A JP40503590A JP40503590A JPH04221884A JP H04221884 A JPH04221884 A JP H04221884A JP 40503590 A JP40503590 A JP 40503590A JP 40503590 A JP40503590 A JP 40503590A JP H04221884 A JPH04221884 A JP H04221884A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- connection
- package
- type
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、等価機能を持ったパッ
ケージ形態の異なる半導体集積回路を択一的に実装でき
るようにした新しいプリント基板に関する。
ケージ形態の異なる半導体集積回路を択一的に実装でき
るようにした新しいプリント基板に関する。
【0002】
【従来の技術】従来のプリント基板に搭載される集積回
路パッケージには、パッケージとプリント基板の接続方
法がコネクタ形式のピングリッドアレイパッケージ型(
以下PGA型と称す)やデュアルインラインパッケージ
型(以下DIP型と称す)のもの、及びパッケージとプ
リント基板の接続方法がハンダ付け形式のクワッドフラ
ットエルリーテッドパッケージ型(以下QFP型と称す
)のものなどがある。
路パッケージには、パッケージとプリント基板の接続方
法がコネクタ形式のピングリッドアレイパッケージ型(
以下PGA型と称す)やデュアルインラインパッケージ
型(以下DIP型と称す)のもの、及びパッケージとプ
リント基板の接続方法がハンダ付け形式のクワッドフラ
ットエルリーテッドパッケージ型(以下QFP型と称す
)のものなどがある。
【0003】図3はDIPパッケージ用のプリント基板
の接続パターンを示す。図3に示すように、DIPパタ
ーン10は対称2列に配列されかつ垂直ピンが挿入でき
るパターン( DIP) であり、例えばタテ48.2
6mm ×ヨコ15.24mm の領域に2.54mm
のピッチ間隔で20個のDIPホール11を設けて一つ
のDIPパターン10を形成する。なお半導体集積回路
素子(以下、MPUと称す)の実装は、各DIPホール
11にDIP型ソケットをハンダ付け実装し、のち該D
IP型ソケットにMPUを挿入し実装する。
の接続パターンを示す。図3に示すように、DIPパタ
ーン10は対称2列に配列されかつ垂直ピンが挿入でき
るパターン( DIP) であり、例えばタテ48.2
6mm ×ヨコ15.24mm の領域に2.54mm
のピッチ間隔で20個のDIPホール11を設けて一つ
のDIPパターン10を形成する。なお半導体集積回路
素子(以下、MPUと称す)の実装は、各DIPホール
11にDIP型ソケットをハンダ付け実装し、のち該D
IP型ソケットにMPUを挿入し実装する。
【0004】図4はQFPパッケージ用のプリント基板
の接続パターンを示す。図4に示すように、QFPパタ
ーン20は例えばタテ14.5 mm ×ヨコ13.5
mm の四角形の領域に64個のQFPランド21を
設けて1個のQFPパターン20を形成する。なおMP
Uの実装は、各QFPランド21上に設けた図示せざる
位置ピンを基準にしてQFP型MPUの各端子を乗せて
、のちハンダ付けする。
の接続パターンを示す。図4に示すように、QFPパタ
ーン20は例えばタテ14.5 mm ×ヨコ13.5
mm の四角形の領域に64個のQFPランド21を
設けて1個のQFPパターン20を形成する。なおMP
Uの実装は、各QFPランド21上に設けた図示せざる
位置ピンを基準にしてQFP型MPUの各端子を乗せて
、のちハンダ付けする。
【0005】また、図5はPGAパッケージ用のプリン
ト基板の接続パターンを示す。図5に示すように、PG
Aパターン30は格子状に配列されかつ垂直ピンが挿入
できるパターン( PGA) であり、例えばタテ33
.02mm ×ヨコ33.02mm の領域に2.54
mmのピッチ間隔で136 個のPGAホール31を設
けて一つのPGAパターン30を形成する。なおMPU
の実装は、各PGAホール31にPGA型パッケージを
ハンダ付け実装し、のち該PGA型パッケージに半導体
集積回路素子を挿入実装する。
ト基板の接続パターンを示す。図5に示すように、PG
Aパターン30は格子状に配列されかつ垂直ピンが挿入
できるパターン( PGA) であり、例えばタテ33
.02mm ×ヨコ33.02mm の領域に2.54
mmのピッチ間隔で136 個のPGAホール31を設
けて一つのPGAパターン30を形成する。なおMPU
の実装は、各PGAホール31にPGA型パッケージを
ハンダ付け実装し、のち該PGA型パッケージに半導体
集積回路素子を挿入実装する。
【0006】一方、マイクロプロセッサとしての機能を
具えたMPUにも種々のパッケージ形態のものがあり、
これらのMPUを実装して用いる装置では、実装したM
PUの機能試験と等価な機能を有するエミュレータを用
いて行うことがある。この場合、エミュレータとして用
いるMPUが同一のパッケージ形態を有する場合は特に
問題ないのであるが、パッケージ形態が異なる場合には
、該エミュレータの接続プローブを実装していたMPU
を取り除いた接続パターンに結線しなければならず、エ
ミュレータの接続プローブがDIP型またはPGA型で
あり、実装するMPUがQFPパターンの場合、エミュ
レータによる接続試験はできなくなってしまう。
具えたMPUにも種々のパッケージ形態のものがあり、
これらのMPUを実装して用いる装置では、実装したM
PUの機能試験と等価な機能を有するエミュレータを用
いて行うことがある。この場合、エミュレータとして用
いるMPUが同一のパッケージ形態を有する場合は特に
問題ないのであるが、パッケージ形態が異なる場合には
、該エミュレータの接続プローブを実装していたMPU
を取り除いた接続パターンに結線しなければならず、エ
ミュレータの接続プローブがDIP型またはPGA型で
あり、実装するMPUがQFPパターンの場合、エミュ
レータによる接続試験はできなくなってしまう。
【0007】
【発明が解決しようとする課題】上記したように、従来
のプリント基板では一旦実装したパッケージのリード形
態が、例えばQFP型MPUであるとDIP型またはP
GA型のエミュレータによる接続試験ができないという
課題がある。本発明は、等価機能でパッケージ形態の異
なる2種のMPUを択一的に実装できるパターンが形成
されたプリント基板を提供し、エミュレータによるMP
Uの動作確認作業を簡易化しようとするものである。
のプリント基板では一旦実装したパッケージのリード形
態が、例えばQFP型MPUであるとDIP型またはP
GA型のエミュレータによる接続試験ができないという
課題がある。本発明は、等価機能でパッケージ形態の異
なる2種のMPUを択一的に実装できるパターンが形成
されたプリント基板を提供し、エミュレータによるMP
Uの動作確認作業を簡易化しようとするものである。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに本発明では、第一のリード接続形態を有する集積回
路パッケージに対応した第一の接続パターン10を具え
たプリント基板において、前記第一の接続パターン10
に近接せる位置に、前記第一のリード接続形態と異なる
第二のリード接続形態を具えた集積回路パッケージに対
応した第二の接続パターン20を形成し、かつ前記第一
の接続パターン10と第二の接続パターン20とを相互
に接続パターン12を介して結線し、2種類の集積回路
パッケージを択一的に実装できるように構成する。
めに本発明では、第一のリード接続形態を有する集積回
路パッケージに対応した第一の接続パターン10を具え
たプリント基板において、前記第一の接続パターン10
に近接せる位置に、前記第一のリード接続形態と異なる
第二のリード接続形態を具えた集積回路パッケージに対
応した第二の接続パターン20を形成し、かつ前記第一
の接続パターン10と第二の接続パターン20とを相互
に接続パターン12を介して結線し、2種類の集積回路
パッケージを択一的に実装できるように構成する。
【0009】
【作用】本発明では、パッケージ疑似動作確認時には2
種類の等価機能の集積回路パッケージを択一的に実装で
き、このことより外部からの試験器の接続が容易に可能
となる。
種類の等価機能の集積回路パッケージを択一的に実装で
き、このことより外部からの試験器の接続が容易に可能
となる。
【0010】
【実施例】以下、図1と図2を用いて本発明を説明する
。図1には、プリント基板に集積回路パッケージがハン
ダ付けするよう形成した第一の接続パターンに相当する
DIPパターン10と、前記第一の接続パターン10と
同一接続形状を有しかつソケットにより集積回路パッケ
ージに接続する第二の接続パターンに相当するQFPパ
ターン20の2種類のパターン、及び両者の接続パター
ン12などが示してある。また図2には、MPU1aを
QFPパターン20上にQFPピン1bを介して実装し
たものを示してある。なお図2では、DIPパターン1
0とQFPパターン20間の接続パターン12の記載は
省略してある。
。図1には、プリント基板に集積回路パッケージがハン
ダ付けするよう形成した第一の接続パターンに相当する
DIPパターン10と、前記第一の接続パターン10と
同一接続形状を有しかつソケットにより集積回路パッケ
ージに接続する第二の接続パターンに相当するQFPパ
ターン20の2種類のパターン、及び両者の接続パター
ン12などが示してある。また図2には、MPU1aを
QFPパターン20上にQFPピン1bを介して実装し
たものを示してある。なお図2では、DIPパターン1
0とQFPパターン20間の接続パターン12の記載は
省略してある。
【0011】先ず図1のように、設計時に例えば56個
のQFPランド21を平行2列に配列した合計40個の
DIPホール11の内部領域に設け、かつQFPランド
21とDIPホール11は接続パターン12により結び
、QFP型MPUは図2のように実装する。そしてプリ
ント基板に動作不良が生じた場合、QFP型のMPU1
aを除去した後にDIP型ソケットを実装し、そこへ疑
似試験装置の接続プローブを接続し試験を行う。なおこ
のMPU1aの取外しは、電源が切断したとしても信号
線による電源の引込み動作を持つものがあるため必要と
なるが、その可能性が無いときは必ずしも除去する必要
はない。
のQFPランド21を平行2列に配列した合計40個の
DIPホール11の内部領域に設け、かつQFPランド
21とDIPホール11は接続パターン12により結び
、QFP型MPUは図2のように実装する。そしてプリ
ント基板に動作不良が生じた場合、QFP型のMPU1
aを除去した後にDIP型ソケットを実装し、そこへ疑
似試験装置の接続プローブを接続し試験を行う。なおこ
のMPU1aの取外しは、電源が切断したとしても信号
線による電源の引込み動作を持つものがあるため必要と
なるが、その可能性が無いときは必ずしも除去する必要
はない。
【0012】
【発明の効果】以上の説明から明らかなように本発明に
よれば、従来から不可能であった疑似試験装置によるQ
FP型MPU実装のプリント基板の試験を可能とし、M
PUの開発と試験に大きく貢献する。
よれば、従来から不可能であった疑似試験装置によるQ
FP型MPU実装のプリント基板の試験を可能とし、M
PUの開発と試験に大きく貢献する。
【図1】本発明のパターンの一実施例を示す図である。
【図2】本発明のパターンにおける実装例を示す図であ
る。
る。
【図3】従来のパターンの第1の実施例を示す図である
。
。
【図4】従来のパターンの第2の実施例を示す図である
。
。
【図5】従来のパターンの第3 の実施例を示す図であ
る。
る。
10は第一の接続パターン( DIPパターン) 20
は第二の接続パターン( QFPパターン) 12は接
続パターン
は第二の接続パターン( QFPパターン) 12は接
続パターン
Claims (1)
- 【請求項1】 第一のリード接続形態を有する集積回
路パッケージに対応した第一の接続パターン(10)を
具えたプリント基板において、前記第一の接続パターン
(10)に近接せる位置に、前記第一のリード接続形態
と異なる第二のリード接続形態を具えた集積回路パッケ
ージに対応した第二の接続パターン(20)を形成し、
かつ前記第一の接続パターン(10)と第二の接続パタ
ーン(20)とを相互に接続パターン(12)を介して
結線し、2種類の集積回路パッケージを択一的に実装で
きるようにしたことを特徴とするプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40503590A JPH04221884A (ja) | 1990-12-21 | 1990-12-21 | プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40503590A JPH04221884A (ja) | 1990-12-21 | 1990-12-21 | プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04221884A true JPH04221884A (ja) | 1992-08-12 |
Family
ID=18514677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40503590A Withdrawn JPH04221884A (ja) | 1990-12-21 | 1990-12-21 | プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04221884A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408321B1 (ko) * | 2001-08-08 | 2003-12-06 | (주)원반도체 | 적외선 수광 센서 |
-
1990
- 1990-12-21 JP JP40503590A patent/JPH04221884A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408321B1 (ko) * | 2001-08-08 | 2003-12-06 | (주)원반도체 | 적외선 수광 센서 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
KR100989673B1 (ko) | 표면 실장형 집적회로 패키지용 테스트 소켓 | |
US6664794B1 (en) | Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture | |
US5743748A (en) | Emulator probe | |
JPH04221884A (ja) | プリント基板 | |
KR19980071445A (ko) | 집합기판 및 그 집합기판을 이용한 전자기기의 제조방법 | |
JPH1038972A (ja) | テスト用icソケット | |
EP0404940A1 (en) | Memory testing system | |
JPH0658987A (ja) | バーンイン基板 | |
JPH05110220A (ja) | プリント基板 | |
JPS6340391A (ja) | 表面実装プリント配線板 | |
JPH088000A (ja) | コネクタ | |
JPS6329273A (ja) | バ−ンイン基板 | |
JPS6288285A (ja) | 電子部品ソケツト | |
KR0131748Y1 (ko) | 반도체 소자의 소켓장치 | |
JPS6347273B2 (ja) | ||
JPS5935814Y2 (ja) | 半導体集積回路検査装置 | |
JPS5910757Y2 (ja) | 集積回路素子の端子取付装置 | |
JPH04309255A (ja) | 半導体装置 | |
JPH0425045A (ja) | Icモジュールの製造方法 | |
JPH05264653A (ja) | Soj型icソケット | |
JPH05234649A (ja) | Icソケット | |
KR20070065152A (ko) | 인쇄회로기판의 테스트 포인트 구조 | |
JPH04121772U (ja) | プリント基板 | |
KR20000059294A (ko) | Plcc형 반도체 칩 패키지용 소켓 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |