JPH0658987A - バーンイン基板 - Google Patents
バーンイン基板Info
- Publication number
- JPH0658987A JPH0658987A JP4211888A JP21188892A JPH0658987A JP H0658987 A JPH0658987 A JP H0658987A JP 4211888 A JP4211888 A JP 4211888A JP 21188892 A JP21188892 A JP 21188892A JP H0658987 A JPH0658987 A JP H0658987A
- Authority
- JP
- Japan
- Prior art keywords
- board
- burn
- pin
- socket
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ピン配列の異なる多品種のＬＳＩパッケージ
に共用できる汎用性の高いバーンイン基板を提供する。 【構成】 ＬＳＩパッケージ２を装着するソケット３
と、ソケット３のピン４が挿入されるスルーホールを備
えたバーンイン基板１と、バーンイン基板１の裏面から
突出したピン４が挿入されるスルーホール１１を備えた
交換基板１０とからなり、バーンイン基板１の裏面には
ソケット３のピン４と電気的に分離された中継ピン５ａ
が突出され、交換基板１０には、ソケットの電源ピン４
ａが挿入されるスルーホール１１ａと中継ピン５ａが挿
入されるスルーホール１１ｂとを電気的に接続する配線
パターン１３ａが形成されている。
に共用できる汎用性の高いバーンイン基板を提供する。 【構成】 ＬＳＩパッケージ２を装着するソケット３
と、ソケット３のピン４が挿入されるスルーホールを備
えたバーンイン基板１と、バーンイン基板１の裏面から
突出したピン４が挿入されるスルーホール１１を備えた
交換基板１０とからなり、バーンイン基板１の裏面には
ソケット３のピン４と電気的に分離された中継ピン５ａ
が突出され、交換基板１０には、ソケットの電源ピン４
ａが挿入されるスルーホール１１ａと中継ピン５ａが挿
入されるスルーホール１１ｂとを電気的に接続する配線
パターン１３ａが形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
検査工程で使用されるバーンイン基板に適用して有効な
技術に関するものである。
検査工程で使用されるバーンイン基板に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の検査工程では、所
定の配線を形成した基板本体とこの基板本体に搭載され
たソケットとで構成されるバーンイン基板を試験装置に
接続し、このソケットにＬＳＩパッケージを装着してバ
ーンイン試験を行っている。
定の配線を形成した基板本体とこの基板本体に搭載され
たソケットとで構成されるバーンイン基板を試験装置に
接続し、このソケットにＬＳＩパッケージを装着してバ
ーンイン試験を行っている。
【０００３】ところで、従来のバーンイン試験では、Ｌ
ＳＩパッケージのピン配列に応じて配線のパターンを変
更することにより、品種毎に専用のバーンイン基板を用
意していた。そのため、近年のように、ＬＳＩパッケー
ジの品種が増加してくると、それに伴ってバーンイン基
板の数も増加するため、バーンイン基板の開発、製造に
多大の費用および時間がかかるという問題が生じてく
る。
ＳＩパッケージのピン配列に応じて配線のパターンを変
更することにより、品種毎に専用のバーンイン基板を用
意していた。そのため、近年のように、ＬＳＩパッケー
ジの品種が増加してくると、それに伴ってバーンイン基
板の数も増加するため、バーンイン基板の開発、製造に
多大の費用および時間がかかるという問題が生じてく
る。
【０００４】その対策として、ピン配列の異なる多品種
のＬＳＩパッケージに共用することのできる各種のバー
ンイン基板が提案されている。例えば特開平２−２９６
１６３号公報には、表面にソケットを取着し、裏面に該
ソケットに接続される電極を形成した第１の基板と、表
面に電極を形成して試験装置に接続される第２の基板
と、前記第１の基板と第２の基板との間に介装され、表
裏面にそれぞれ第１の基板と第２の基板の各電極に接続
してこれら電極を相互に電気接続する配線電極を形成し
た第３の基板とからなり、この第３の基板は、テストさ
れるＬＳＩパッケージに応じて表裏面の配線電極の接続
状態が相違したものを複数個設け、これらをＬＳＩパッ
ケージの種類に応じて交換して介装し得るように構成し
たバイアステスト基板が記載されている。
のＬＳＩパッケージに共用することのできる各種のバー
ンイン基板が提案されている。例えば特開平２−２９６
１６３号公報には、表面にソケットを取着し、裏面に該
ソケットに接続される電極を形成した第１の基板と、表
面に電極を形成して試験装置に接続される第２の基板
と、前記第１の基板と第２の基板との間に介装され、表
裏面にそれぞれ第１の基板と第２の基板の各電極に接続
してこれら電極を相互に電気接続する配線電極を形成し
た第３の基板とからなり、この第３の基板は、テストさ
れるＬＳＩパッケージに応じて表裏面の配線電極の接続
状態が相違したものを複数個設け、これらをＬＳＩパッ
ケージの種類に応じて交換して介装し得るように構成し
たバイアステスト基板が記載されている。
【０００５】また、特開平１−２７０３８５号公報に
は、実装ソケット部の電極と共通信号入力用の配線を接
続する電極とを同一基板上に分離して形成したバーンイ
ン基板が記載されている。
は、実装ソケット部の電極と共通信号入力用の配線を接
続する電極とを同一基板上に分離して形成したバーンイ
ン基板が記載されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記の
従来技術は、部品点数が多い、交換部分の構造が複雑で
あるなどの理由から、製造コストが高価であったり交換
作業が煩雑であったりする問題点があり、必ずしも充分
な汎用性を得るには至っていない。
従来技術は、部品点数が多い、交換部分の構造が複雑で
あるなどの理由から、製造コストが高価であったり交換
作業が煩雑であったりする問題点があり、必ずしも充分
な汎用性を得るには至っていない。
【０００７】そこで、本発明の目的は、ピン配列の異な
る多品種のＬＳＩパッケージに共用できるバーンイン基
板を安価に提供することにある。
る多品種のＬＳＩパッケージに共用できるバーンイン基
板を安価に提供することにある。
【０００８】本発明の他の目的は、ピン配列の異なる多
品種のＬＳＩパッケージに共用でき、しかも交換作業も
簡便なバーンイン基板を提供することにある。
品種のＬＳＩパッケージに共用でき、しかも交換作業も
簡便なバーンイン基板を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】本発明のバーンイン基板は、ＬＳＩパッケ
ージを装着するソケットと、前記ソケットのピンが挿入
されるスルーホールを備えたバーンイン基板と、前記バ
ーンイン基板の裏面から突出した前記ピンが挿入される
スルーホールを備えた交換基板とからなり、前記バーン
イン基板の裏面には前記ソケットのピンと電気的に分離
された中継ピンが突出され、前記交換基板には、前記ソ
ケットの特定のピンが挿入されるスルーホールと前記中
継ピンが挿入されるスルーホールとを電気的に接続する
配線パターンが形成されている。前記交換基板は、前記
配線パターンが異なる複数枚の交換基板からなり、ＬＳ
Ｉパッケージの品種に応じて前記交換基板をバーンイン
基板に装着してバーンイン試験を行うように構成されて
いる。
ージを装着するソケットと、前記ソケットのピンが挿入
されるスルーホールを備えたバーンイン基板と、前記バ
ーンイン基板の裏面から突出した前記ピンが挿入される
スルーホールを備えた交換基板とからなり、前記バーン
イン基板の裏面には前記ソケットのピンと電気的に分離
された中継ピンが突出され、前記交換基板には、前記ソ
ケットの特定のピンが挿入されるスルーホールと前記中
継ピンが挿入されるスルーホールとを電気的に接続する
配線パターンが形成されている。前記交換基板は、前記
配線パターンが異なる複数枚の交換基板からなり、ＬＳ
Ｉパッケージの品種に応じて前記交換基板をバーンイン
基板に装着してバーンイン試験を行うように構成されて
いる。
【００１２】
【作用】上記した手段によれば、ＬＳＩパッケージの品
種に応じて交換基板を交換することにより、同一のバー
ンイン基板を使ってピン配列の異なる多品種のＬＳＩパ
ッケージのバーンイン試験を行うことが可能となる。
種に応じて交換基板を交換することにより、同一のバー
ンイン基板を使ってピン配列の異なる多品種のＬＳＩパ
ッケージのバーンイン試験を行うことが可能となる。
【００１３】交換基板の装着作業は、バーンイン基板の
裏面から突出したソケットのピンを交換基板のスルーホ
ールに挿入するだけでよいので極めて簡便である。ま
た、交換基板は、ソケットの特定のピンが挿入されるス
ルーホールと中継ピンが挿入されるスルーホールとを接
続する配線のパターンをＬＳＩパッケージの品種に応じ
て変更するだけでよいので、安価に提供することができ
る。
裏面から突出したソケットのピンを交換基板のスルーホ
ールに挿入するだけでよいので極めて簡便である。ま
た、交換基板は、ソケットの特定のピンが挿入されるス
ルーホールと中継ピンが挿入されるスルーホールとを接
続する配線のパターンをＬＳＩパッケージの品種に応じ
て変更するだけでよいので、安価に提供することができ
る。
【００１４】
【実施例１】図１は、本発明の一実施例であるバーンイ
ン基板と交換基板との接続関係を示す要部斜視図、図２
は、このバーンイン基板の要部平面図、図３は、交換基
板を装着したこのバーンイン基板の側面図である。
ン基板と交換基板との接続関係を示す要部斜視図、図２
は、このバーンイン基板の要部平面図、図３は、交換基
板を装着したこのバーンイン基板の側面図である。
【００１５】バーンイン基板１の主面上には、ＬＳＩパ
ッケージ２を装着したソケット３が搭載されている。こ
のソケット３には、ＬＳＩパッケージ２のリードに接触
する多数のピン４がその外周部に沿って設けられてい
る。これらのピン４の一端は、バーンイン基板１の図示
しないスルーホールを貫通してその裏面側に突出してい
る。ソケット３は、上記スルーホールに挿入されたピン
４を半田付けすることにより、バーンイン基板１上に固
定されている。
ッケージ２を装着したソケット３が搭載されている。こ
のソケット３には、ＬＳＩパッケージ２のリードに接触
する多数のピン４がその外周部に沿って設けられてい
る。これらのピン４の一端は、バーンイン基板１の図示
しないスルーホールを貫通してその裏面側に突出してい
る。ソケット３は、上記スルーホールに挿入されたピン
４を半田付けすることにより、バーンイン基板１上に固
定されている。
【００１６】上記バーンイン基板１の裏面には、ソケッ
ト３のピン４とは電気的に分離された中継ピン５ａ，５
ｂが突出している。中継ピン５ａには、バーンイン基板
１上の電源配線６およびこれと一体に形成された電源端
子７を通じて図示しないバーンイン試験装置から電源
〔ＶCC〕が供給される。また、中継ピン５ｂは、バーン
イン基板１上のＧＮＤ配線８およびこれと一体に形成さ
れたＧＮＤ端子９を通じてバーンイン試験装置のＧＮＤ
に接続されている。
ト３のピン４とは電気的に分離された中継ピン５ａ，５
ｂが突出している。中継ピン５ａには、バーンイン基板
１上の電源配線６およびこれと一体に形成された電源端
子７を通じて図示しないバーンイン試験装置から電源
〔ＶCC〕が供給される。また、中継ピン５ｂは、バーン
イン基板１上のＧＮＤ配線８およびこれと一体に形成さ
れたＧＮＤ端子９を通じてバーンイン試験装置のＧＮＤ
に接続されている。
【００１７】上記バーンイン基板１の裏面には、交換基
板１０が装着されるようになっている。この交換基板１
０には、バーンイン基板１の裏面から突出した前記ピン
４および中継ピン５ａ，５ｂが挿入される多数のスルー
ホール１１がその外周部に沿って設けられている。
板１０が装着されるようになっている。この交換基板１
０には、バーンイン基板１の裏面から突出した前記ピン
４および中継ピン５ａ，５ｂが挿入される多数のスルー
ホール１１がその外周部に沿って設けられている。
【００１８】上記スルーホール１１のうち、ソケット３
の電源ピン４ａが挿入されるスルーホール１１ａと前記
中継ピン５ａが挿入されるスルーホール１１ｂのそれぞ
れの内部には、電源ピン４ａ（中継ピン５ａ）をスルー
ホール１１ａ（１１ｂ）内に固定するためのピンソケッ
ト１２が設けられている。
の電源ピン４ａが挿入されるスルーホール１１ａと前記
中継ピン５ａが挿入されるスルーホール１１ｂのそれぞ
れの内部には、電源ピン４ａ（中継ピン５ａ）をスルー
ホール１１ａ（１１ｂ）内に固定するためのピンソケッ
ト１２が設けられている。
【００１９】また、上記交換基板１０の主面上には、電
源ピン４ａが挿入されるスルーホール１１ａと中継ピン
５ａが挿入されるスルーホール１１ｂとを電気的に接続
するための配線パターン１３ａが形成されている。従っ
て、バーンイン試験装置からの電源〔ＶCC〕は、バーン
イン基板１の電源端子７、電源配線６および中継ピン５
ａ、交換基板１０のスルーホール１１ｂ、配線パターン
１３ａおよびスルーホール１１ａ、次いでソケット３の
電源ピン４ａを経てＬＳＩパッケージ２の電源端子に供
給される。
源ピン４ａが挿入されるスルーホール１１ａと中継ピン
５ａが挿入されるスルーホール１１ｂとを電気的に接続
するための配線パターン１３ａが形成されている。従っ
て、バーンイン試験装置からの電源〔ＶCC〕は、バーン
イン基板１の電源端子７、電源配線６および中継ピン５
ａ、交換基板１０のスルーホール１１ｂ、配線パターン
１３ａおよびスルーホール１１ａ、次いでソケット３の
電源ピン４ａを経てＬＳＩパッケージ２の電源端子に供
給される。
【００２０】同様に、上記交換基板１０の主面上には、
ソケット３のＧＮＤピン４ｂが挿入されるスルーホール
１１ｃと中継ピン５ｂが挿入されるスルーホール１１ｄ
とを電気的に接続するための配線パターン１３ｂが形成
されている。従って、ＬＳＩパッケージ２のＧＮＤ端子
は、ソケット３のＧＮＤピン４ｂ、交換基板１０のスル
ーホール１１ｃ、配線パターン１３ｂおよびスルーホー
ル１１ｄ、次いでバーンイン基板１の中継ピン５ｂ、Ｇ
ＮＤ配線８およびＧＮＤ端子９を通じてバーンイン試験
装置のＧＮＤに接続される。なお、上記スルーホール１
１ｃ，１１ｄの内部にもピン固定用のピンソケット１２
が設けられている。
ソケット３のＧＮＤピン４ｂが挿入されるスルーホール
１１ｃと中継ピン５ｂが挿入されるスルーホール１１ｄ
とを電気的に接続するための配線パターン１３ｂが形成
されている。従って、ＬＳＩパッケージ２のＧＮＤ端子
は、ソケット３のＧＮＤピン４ｂ、交換基板１０のスル
ーホール１１ｃ、配線パターン１３ｂおよびスルーホー
ル１１ｄ、次いでバーンイン基板１の中継ピン５ｂ、Ｇ
ＮＤ配線８およびＧＮＤ端子９を通じてバーンイン試験
装置のＧＮＤに接続される。なお、上記スルーホール１
１ｃ，１１ｄの内部にもピン固定用のピンソケット１２
が設けられている。
【００２１】上記交換基板１０は、電源ピン４ａが挿入
されるスルーホール１１ａと中継ピン５ａが挿入される
スルーホール１１ｂとを接続する配線パターン１３ａ、
およびＧＮＤピン４ｂが挿入されるスルーホール１１ｃ
と中継ピン５ｂが挿入されるスルーホール１１ｄとを接
続する配線パターン１３ｂがそれぞれ異なった複数枚の
交換基板１０で構成されている。すなわち、これらの交
換基板１０は、電源端子やＧＮＤ端子の配列が異なるＬ
ＳＩパッケージ２の品種に応じてスルーホール１１ａ〜
１１ｄ間を接続する配線パターン１３ａ，１３ｂを変更
してある。
されるスルーホール１１ａと中継ピン５ａが挿入される
スルーホール１１ｂとを接続する配線パターン１３ａ、
およびＧＮＤピン４ｂが挿入されるスルーホール１１ｃ
と中継ピン５ｂが挿入されるスルーホール１１ｄとを接
続する配線パターン１３ｂがそれぞれ異なった複数枚の
交換基板１０で構成されている。すなわち、これらの交
換基板１０は、電源端子やＧＮＤ端子の配列が異なるＬ
ＳＩパッケージ２の品種に応じてスルーホール１１ａ〜
１１ｄ間を接続する配線パターン１３ａ，１３ｂを変更
してある。
【００２２】以上のように構成された本実施例によれ
ば、電源端子やＧＮＤ端子の配列が異なるＬＳＩパッケ
ージ２の品種に応じて交換基板１０をバーンイン基板１
に装着することにより、同一のバーンイン基板１を使っ
て多品種のＬＳＩパッケージ２のバーンイン試験を行う
ことが可能となる。
ば、電源端子やＧＮＤ端子の配列が異なるＬＳＩパッケ
ージ２の品種に応じて交換基板１０をバーンイン基板１
に装着することにより、同一のバーンイン基板１を使っ
て多品種のＬＳＩパッケージ２のバーンイン試験を行う
ことが可能となる。
【００２３】交換基板１０の装着は、バーンイン基板１
の裏面から突出したピン４および中継ピン５ａ，５ｂを
それぞれ対応するスルーホール１１に挿入するだけでよ
いので極めて簡便である。交換基板１０の取り外しも、
ピン４および中継ピン５ａ，５ｂをスルーホール１１か
ら引き抜くだけでよいので極めて簡便である。
の裏面から突出したピン４および中継ピン５ａ，５ｂを
それぞれ対応するスルーホール１１に挿入するだけでよ
いので極めて簡便である。交換基板１０の取り外しも、
ピン４および中継ピン５ａ，５ｂをスルーホール１１か
ら引き抜くだけでよいので極めて簡便である。
【００２４】また、スルーホール１１に挿入されたピン
４および中継ピン５ａ，５ｂは、スルーホール１１内の
ピンソケット１２によって確実に固定されるので、ピン
４または中継ピン５ａ，５ｂとスルーホール１１とが導
通不良になったり、交換基板１０がバーンイン基板１の
裏面から脱落したりすることがなく、交換基板１０とバ
ーンイン基板１との接続信頼性が高い。
４および中継ピン５ａ，５ｂは、スルーホール１１内の
ピンソケット１２によって確実に固定されるので、ピン
４または中継ピン５ａ，５ｂとスルーホール１１とが導
通不良になったり、交換基板１０がバーンイン基板１の
裏面から脱落したりすることがなく、交換基板１０とバ
ーンイン基板１との接続信頼性が高い。
【００２５】さらに、交換基板１０は、スルーホール１
１ａ〜１１ｄ間を接続する配線パターン１３ａ，１３ｂ
と、ピンソケット取付位置とを変更するだけで多数枚の
ものを用意することができるので、極めて安価に提供す
ることができる。
１ａ〜１１ｄ間を接続する配線パターン１３ａ，１３ｂ
と、ピンソケット取付位置とを変更するだけで多数枚の
ものを用意することができるので、極めて安価に提供す
ることができる。
【００２６】
【実施例２】図４は、本発明の他の実施例であるバーン
イン基板と交換基板との接続関係を示す要部斜視図であ
り、図５は、交換基板を装着したバーンイン基板の側面
図である。
イン基板と交換基板との接続関係を示す要部斜視図であ
り、図５は、交換基板を装着したバーンイン基板の側面
図である。
【００２７】本実施例のバーンイン基板１は、その主面
上で交換基板１０の着脱が可能なように構成されてい
る。すなわち、バーンイン基板１の主面上には、ＬＳＩ
パッケージ２を装着したソケット３の周囲を囲むように
インターコネクトターミナル１４が搭載され、それぞれ
のインターコネクトターミナル１４の上面には、交換基
板１０のスルーホール１１に挿入される多数のピン４が
突出している。これらのピン４は、バーンイン基板１の
主面上に形成された拡張配線１５を通じてソケット３に
装着されたＬＳＩパッケージ２のリードと電気的に接続
されている。
上で交換基板１０の着脱が可能なように構成されてい
る。すなわち、バーンイン基板１の主面上には、ＬＳＩ
パッケージ２を装着したソケット３の周囲を囲むように
インターコネクトターミナル１４が搭載され、それぞれ
のインターコネクトターミナル１４の上面には、交換基
板１０のスルーホール１１に挿入される多数のピン４が
突出している。これらのピン４は、バーンイン基板１の
主面上に形成された拡張配線１５を通じてソケット３に
装着されたＬＳＩパッケージ２のリードと電気的に接続
されている。
【００２８】また、インターコネクトターミナル１４の
上面には、ピン４や拡張配線１５とは電気的に分離され
た中継ピン５ａ，５ｂが突出している。中継ピン５ａに
は、バーンイン基板１上の電源配線６およびこれと一体
に形成された電源端子７を通じてバーンイン試験装置か
ら電源〔ＶCC〕が供給され、中継ピン５ｂは、バーンイ
ン基板１上のＧＮＤ配線８およびこれと一体に形成され
たＧＮＤ端子９を通じてバーンイン試験装置のＧＮＤに
接続されている。
上面には、ピン４や拡張配線１５とは電気的に分離され
た中継ピン５ａ，５ｂが突出している。中継ピン５ａに
は、バーンイン基板１上の電源配線６およびこれと一体
に形成された電源端子７を通じてバーンイン試験装置か
ら電源〔ＶCC〕が供給され、中継ピン５ｂは、バーンイ
ン基板１上のＧＮＤ配線８およびこれと一体に形成され
たＧＮＤ端子９を通じてバーンイン試験装置のＧＮＤに
接続されている。
【００２９】交換基板１０は、前記実施例と同様の構成
になっている。すなわち、交換基板１０は、電源ピン４
ａが挿入されるスルーホール１１ａと中継ピン５ａが挿
入されるスルーホール１１ｂとを接続する配線パターン
１３ａ、およびＧＮＤピン４ｂが挿入されるスルーホー
ル１１ｃと中継ピン５ｂが挿入されるスルーホール１１
ｄとを接続する配線パターン１３ｂがそれぞれ異なった
複数枚の交換基板１０で構成されている。
になっている。すなわち、交換基板１０は、電源ピン４
ａが挿入されるスルーホール１１ａと中継ピン５ａが挿
入されるスルーホール１１ｂとを接続する配線パターン
１３ａ、およびＧＮＤピン４ｂが挿入されるスルーホー
ル１１ｃと中継ピン５ｂが挿入されるスルーホール１１
ｄとを接続する配線パターン１３ｂがそれぞれ異なった
複数枚の交換基板１０で構成されている。
【００３０】本実施例によれば、バーンイン基板１の主
面上で交換基板１０の着脱が可能なことから、交換基板
１０の装着および取り外しがさらに容易になるという効
果がある。
面上で交換基板１０の着脱が可能なことから、交換基板
１０の装着および取り外しがさらに容易になるという効
果がある。
【００３１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３３】本発明によれば、ピン配列の異なる多品種
のＬＳＩパッケージに共用できるバーンイン基板を安価
に提供することができる。
のＬＳＩパッケージに共用できるバーンイン基板を安価
に提供することができる。
【００３４】また、本発明によれば、ピン配列の異なる
多品種のＬＳＩパッケージに共用でき、しかも交換作業
も簡便なバーンイン基板を提供することができる。
多品種のＬＳＩパッケージに共用でき、しかも交換作業
も簡便なバーンイン基板を提供することができる。
【図１】本発明の一実施例であるバーンイン基板と交換
基板との接続関係を示す要部斜視図である。
基板との接続関係を示す要部斜視図である。
【図２】バーンイン基板の要部平面図である。
【図３】交換基板を装着したバーンイン基板の側面図で
ある。
ある。
【図４】本発明の他の実施例であるバーンイン基板と交
換基板との接続関係を示す要部斜視図である。
換基板との接続関係を示す要部斜視図である。
【図５】交換基板を装着したバーンイン基板の側面図で
ある。
ある。
１ バーンイン基板 ２ ＬＳＩパッケージ ３ ソケット ４ ピン ４ａ 電源ピン ４ｂ ＧＮＤピン ５ａ 中継ピン ５ｂ 中継ピン ６ 電源配線 ７ 電源端子 ８ ＧＮＤ配線 ９ ＧＮＤ端子 １０ 交換基板 １１ スルーホール １１ａ〜１１ｄ スルーホール １２ ピンソケット １３ａ 配線パターン １３ｂ 配線パターン １４ インターコネクトターミナル １５ 拡張配線
Claims (4)
- 【請求項１】 ＬＳＩパッケージを装着するソケット
と、前記ソケットのピンが挿入されるスルーホールを備
えたバーンイン基板と、前記バーンイン基板の裏面から
突出した前記ピンが挿入されるスルーホールを備えた交
換基板とからなり、前記バーンイン基板の裏面には前記
ソケットのピンと電気的に分離された中継ピンが突出さ
れ、前記交換基板には、前記ソケットの特定のピンが挿
入されるスルーホールと前記中継ピンが挿入されるスル
ーホールとを電気的に接続する配線パターンが形成さ
れ、前記交換基板は、前記配線パターンが異なる複数枚
の交換基板からなり、ＬＳＩパッケージの品種に応じて
これらの交換基板を前記バーンイン基板に装着してバー
ンイン試験を行うように構成したことを特徴とするバー
ンイン基板。 - 【請求項２】 前記ソケットのピンおよび前記中継ピン
をバーンイン基板の主面上に突出させ、前記交換基板を
前記バーンイン基板の主面上で交換可能に構成したこと
を特徴とする請求項１記載のバーンイン基板。 - 【請求項３】 前記ソケットの特定のピンが電源ピンま
たはＧＮＤピンであることを特徴とする請求項１または
２記載のバーンイン基板。 - 【請求項４】 前記交換基板のスルーホールのうち、前
記ソケットの特定のピンおよび中継ピンが挿入されるス
ルーホールの内部にピンソケットを設けたことを特徴と
する請求項１、２または３記載のバーンイン基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4211888A JPH0658987A (ja) | 1992-08-10 | 1992-08-10 | バーンイン基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4211888A JPH0658987A (ja) | 1992-08-10 | 1992-08-10 | バーンイン基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0658987A true JPH0658987A (ja) | 1994-03-04 |
Family
ID=16613302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4211888A Pending JPH0658987A (ja) | 1992-08-10 | 1992-08-10 | バーンイン基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658987A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393938B1 (ko) * | 2000-06-09 | 2003-08-06 | 미쓰비시덴키 가부시키가이샤 | 반도체 집적회로의 검사장치 |
| US7944223B2 (en) * | 2009-10-09 | 2011-05-17 | Semiconductor Manufacturing International (Shanghai) Corporation | Burn-in testing system |
| WO2017044243A1 (en) * | 2015-09-11 | 2017-03-16 | Intel Corporation | System, apparatus and method for interconnecting circuit boards |
-
1992
- 1992-08-10 JP JP4211888A patent/JPH0658987A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393938B1 (ko) * | 2000-06-09 | 2003-08-06 | 미쓰비시덴키 가부시키가이샤 | 반도체 집적회로의 검사장치 |
| US6774657B2 (en) | 2000-06-09 | 2004-08-10 | Renesas Technology Corp. | Apparatus and method of inspecting semiconductor integrated circuit |
| US7944223B2 (en) * | 2009-10-09 | 2011-05-17 | Semiconductor Manufacturing International (Shanghai) Corporation | Burn-in testing system |
| WO2017044243A1 (en) * | 2015-09-11 | 2017-03-16 | Intel Corporation | System, apparatus and method for interconnecting circuit boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| JP2000088920A (ja) | 検査装置用インターフェイスユニット | |
| KR100989673B1 (ko) | 표면 실장형 집적회로 패키지용 테스트 소켓 | |
| JPH09178804A (ja) | 半導体装置試験用のバーンインボード | |
| JPH10321772A (ja) | 回路基板に対するデバイスの実装構造 | |
| JPH0658987A (ja) | バーンイン基板 | |
| KR102077471B1 (ko) | 표면 실장형 집적회로 패키지용 테스트 소켓 | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JP4147575B2 (ja) | 中継基板 | |
| JPH1038972A (ja) | テスト用ｉｃソケット | |
| KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 | |
| JPH0566243A (ja) | Ｌｓｉ評価用治具 | |
| KR100868452B1 (ko) | 유니버셜 패키지 테스트 보드 어셈블리 | |
| KR20030068629A (ko) | 테스트 보드 어셈블리 | |
| JPS5935814Y2 (ja) | 半導体集積回路検査装置 | |
| JPH05110220A (ja) | プリント基板 | |
| KR100190930B1 (ko) | 베어 다이의 테스트 지그 | |
| KR0136814Y1 (ko) | 반도체 장치의 메뉴얼 소켓 | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| JPS5910757Y2 (ja) | 集積回路素子の端子取付装置 | |
| JPH05144893A (ja) | プローブカード | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| JPH0645718A (ja) | 印刷配線基板 | |
| KR980012339A (ko) | 반도체 패키지 테스트 보드 |