JPH0658987A - バーンイン基板 - Google Patents
バーンイン基板Info
- Publication number
- JPH0658987A JPH0658987A JP4211888A JP21188892A JPH0658987A JP H0658987 A JPH0658987 A JP H0658987A JP 4211888 A JP4211888 A JP 4211888A JP 21188892 A JP21188892 A JP 21188892A JP H0658987 A JPH0658987 A JP H0658987A
- Authority
- JP
- Japan
- Prior art keywords
- board
- burn
- pin
- socket
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ピン配列の異なる多品種のLSIパッケージ
に共用できる汎用性の高いバーンイン基板を提供する。 【構成】 LSIパッケージ2を装着するソケット3
と、ソケット3のピン4が挿入されるスルーホールを備
えたバーンイン基板1と、バーンイン基板1の裏面から
突出したピン4が挿入されるスルーホール11を備えた
交換基板10とからなり、バーンイン基板1の裏面には
ソケット3のピン4と電気的に分離された中継ピン5a
が突出され、交換基板10には、ソケットの電源ピン4
aが挿入されるスルーホール11aと中継ピン5aが挿
入されるスルーホール11bとを電気的に接続する配線
パターン13aが形成されている。
に共用できる汎用性の高いバーンイン基板を提供する。 【構成】 LSIパッケージ2を装着するソケット3
と、ソケット3のピン4が挿入されるスルーホールを備
えたバーンイン基板1と、バーンイン基板1の裏面から
突出したピン4が挿入されるスルーホール11を備えた
交換基板10とからなり、バーンイン基板1の裏面には
ソケット3のピン4と電気的に分離された中継ピン5a
が突出され、交換基板10には、ソケットの電源ピン4
aが挿入されるスルーホール11aと中継ピン5aが挿
入されるスルーホール11bとを電気的に接続する配線
パターン13aが形成されている。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置の
検査工程で使用されるバーンイン基板に適用して有効な
技術に関するものである。
検査工程で使用されるバーンイン基板に適用して有効な
技術に関するものである。
【0002】
【従来の技術】半導体集積回路装置の検査工程では、所
定の配線を形成した基板本体とこの基板本体に搭載され
たソケットとで構成されるバーンイン基板を試験装置に
接続し、このソケットにLSIパッケージを装着してバ
ーンイン試験を行っている。
定の配線を形成した基板本体とこの基板本体に搭載され
たソケットとで構成されるバーンイン基板を試験装置に
接続し、このソケットにLSIパッケージを装着してバ
ーンイン試験を行っている。
【0003】ところで、従来のバーンイン試験では、L
SIパッケージのピン配列に応じて配線のパターンを変
更することにより、品種毎に専用のバーンイン基板を用
意していた。そのため、近年のように、LSIパッケー
ジの品種が増加してくると、それに伴ってバーンイン基
板の数も増加するため、バーンイン基板の開発、製造に
多大の費用および時間がかかるという問題が生じてく
る。
SIパッケージのピン配列に応じて配線のパターンを変
更することにより、品種毎に専用のバーンイン基板を用
意していた。そのため、近年のように、LSIパッケー
ジの品種が増加してくると、それに伴ってバーンイン基
板の数も増加するため、バーンイン基板の開発、製造に
多大の費用および時間がかかるという問題が生じてく
る。
【0004】その対策として、ピン配列の異なる多品種
のLSIパッケージに共用することのできる各種のバー
ンイン基板が提案されている。例えば特開平2−296
163号公報には、表面にソケットを取着し、裏面に該
ソケットに接続される電極を形成した第1の基板と、表
面に電極を形成して試験装置に接続される第2の基板
と、前記第1の基板と第2の基板との間に介装され、表
裏面にそれぞれ第1の基板と第2の基板の各電極に接続
してこれら電極を相互に電気接続する配線電極を形成し
た第3の基板とからなり、この第3の基板は、テストさ
れるLSIパッケージに応じて表裏面の配線電極の接続
状態が相違したものを複数個設け、これらをLSIパッ
ケージの種類に応じて交換して介装し得るように構成し
たバイアステスト基板が記載されている。
のLSIパッケージに共用することのできる各種のバー
ンイン基板が提案されている。例えば特開平2−296
163号公報には、表面にソケットを取着し、裏面に該
ソケットに接続される電極を形成した第1の基板と、表
面に電極を形成して試験装置に接続される第2の基板
と、前記第1の基板と第2の基板との間に介装され、表
裏面にそれぞれ第1の基板と第2の基板の各電極に接続
してこれら電極を相互に電気接続する配線電極を形成し
た第3の基板とからなり、この第3の基板は、テストさ
れるLSIパッケージに応じて表裏面の配線電極の接続
状態が相違したものを複数個設け、これらをLSIパッ
ケージの種類に応じて交換して介装し得るように構成し
たバイアステスト基板が記載されている。
【0005】また、特開平1−270385号公報に
は、実装ソケット部の電極と共通信号入力用の配線を接
続する電極とを同一基板上に分離して形成したバーンイ
ン基板が記載されている。
は、実装ソケット部の電極と共通信号入力用の配線を接
続する電極とを同一基板上に分離して形成したバーンイ
ン基板が記載されている。
【0006】
【発明が解決しようとする課題】しかしながら、前記の
従来技術は、部品点数が多い、交換部分の構造が複雑で
あるなどの理由から、製造コストが高価であったり交換
作業が煩雑であったりする問題点があり、必ずしも充分
な汎用性を得るには至っていない。
従来技術は、部品点数が多い、交換部分の構造が複雑で
あるなどの理由から、製造コストが高価であったり交換
作業が煩雑であったりする問題点があり、必ずしも充分
な汎用性を得るには至っていない。
【0007】そこで、本発明の目的は、ピン配列の異な
る多品種のLSIパッケージに共用できるバーンイン基
板を安価に提供することにある。
る多品種のLSIパッケージに共用できるバーンイン基
板を安価に提供することにある。
【0008】本発明の他の目的は、ピン配列の異なる多
品種のLSIパッケージに共用でき、しかも交換作業も
簡便なバーンイン基板を提供することにある。
品種のLSIパッケージに共用でき、しかも交換作業も
簡便なバーンイン基板を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0011】本発明のバーンイン基板は、LSIパッケ
ージを装着するソケットと、前記ソケットのピンが挿入
されるスルーホールを備えたバーンイン基板と、前記バ
ーンイン基板の裏面から突出した前記ピンが挿入される
スルーホールを備えた交換基板とからなり、前記バーン
イン基板の裏面には前記ソケットのピンと電気的に分離
された中継ピンが突出され、前記交換基板には、前記ソ
ケットの特定のピンが挿入されるスルーホールと前記中
継ピンが挿入されるスルーホールとを電気的に接続する
配線パターンが形成されている。前記交換基板は、前記
配線パターンが異なる複数枚の交換基板からなり、LS
Iパッケージの品種に応じて前記交換基板をバーンイン
基板に装着してバーンイン試験を行うように構成されて
いる。
ージを装着するソケットと、前記ソケットのピンが挿入
されるスルーホールを備えたバーンイン基板と、前記バ
ーンイン基板の裏面から突出した前記ピンが挿入される
スルーホールを備えた交換基板とからなり、前記バーン
イン基板の裏面には前記ソケットのピンと電気的に分離
された中継ピンが突出され、前記交換基板には、前記ソ
ケットの特定のピンが挿入されるスルーホールと前記中
継ピンが挿入されるスルーホールとを電気的に接続する
配線パターンが形成されている。前記交換基板は、前記
配線パターンが異なる複数枚の交換基板からなり、LS
Iパッケージの品種に応じて前記交換基板をバーンイン
基板に装着してバーンイン試験を行うように構成されて
いる。
【0012】
【作用】上記した手段によれば、LSIパッケージの品
種に応じて交換基板を交換することにより、同一のバー
ンイン基板を使ってピン配列の異なる多品種のLSIパ
ッケージのバーンイン試験を行うことが可能となる。
種に応じて交換基板を交換することにより、同一のバー
ンイン基板を使ってピン配列の異なる多品種のLSIパ
ッケージのバーンイン試験を行うことが可能となる。
【0013】交換基板の装着作業は、バーンイン基板の
裏面から突出したソケットのピンを交換基板のスルーホ
ールに挿入するだけでよいので極めて簡便である。ま
た、交換基板は、ソケットの特定のピンが挿入されるス
ルーホールと中継ピンが挿入されるスルーホールとを接
続する配線のパターンをLSIパッケージの品種に応じ
て変更するだけでよいので、安価に提供することができ
る。
裏面から突出したソケットのピンを交換基板のスルーホ
ールに挿入するだけでよいので極めて簡便である。ま
た、交換基板は、ソケットの特定のピンが挿入されるス
ルーホールと中継ピンが挿入されるスルーホールとを接
続する配線のパターンをLSIパッケージの品種に応じ
て変更するだけでよいので、安価に提供することができ
る。
【0014】
【実施例1】図1は、本発明の一実施例であるバーンイ
ン基板と交換基板との接続関係を示す要部斜視図、図2
は、このバーンイン基板の要部平面図、図3は、交換基
板を装着したこのバーンイン基板の側面図である。
ン基板と交換基板との接続関係を示す要部斜視図、図2
は、このバーンイン基板の要部平面図、図3は、交換基
板を装着したこのバーンイン基板の側面図である。
【0015】バーンイン基板1の主面上には、LSIパ
ッケージ2を装着したソケット3が搭載されている。こ
のソケット3には、LSIパッケージ2のリードに接触
する多数のピン4がその外周部に沿って設けられてい
る。これらのピン4の一端は、バーンイン基板1の図示
しないスルーホールを貫通してその裏面側に突出してい
る。ソケット3は、上記スルーホールに挿入されたピン
4を半田付けすることにより、バーンイン基板1上に固
定されている。
ッケージ2を装着したソケット3が搭載されている。こ
のソケット3には、LSIパッケージ2のリードに接触
する多数のピン4がその外周部に沿って設けられてい
る。これらのピン4の一端は、バーンイン基板1の図示
しないスルーホールを貫通してその裏面側に突出してい
る。ソケット3は、上記スルーホールに挿入されたピン
4を半田付けすることにより、バーンイン基板1上に固
定されている。
【0016】上記バーンイン基板1の裏面には、ソケッ
ト3のピン4とは電気的に分離された中継ピン5a,5
bが突出している。中継ピン5aには、バーンイン基板
1上の電源配線6およびこれと一体に形成された電源端
子7を通じて図示しないバーンイン試験装置から電源
〔VCC〕が供給される。また、中継ピン5bは、バーン
イン基板1上のGND配線8およびこれと一体に形成さ
れたGND端子9を通じてバーンイン試験装置のGND
に接続されている。
ト3のピン4とは電気的に分離された中継ピン5a,5
bが突出している。中継ピン5aには、バーンイン基板
1上の電源配線6およびこれと一体に形成された電源端
子7を通じて図示しないバーンイン試験装置から電源
〔VCC〕が供給される。また、中継ピン5bは、バーン
イン基板1上のGND配線8およびこれと一体に形成さ
れたGND端子9を通じてバーンイン試験装置のGND
に接続されている。
【0017】上記バーンイン基板1の裏面には、交換基
板10が装着されるようになっている。この交換基板1
0には、バーンイン基板1の裏面から突出した前記ピン
4および中継ピン5a,5bが挿入される多数のスルー
ホール11がその外周部に沿って設けられている。
板10が装着されるようになっている。この交換基板1
0には、バーンイン基板1の裏面から突出した前記ピン
4および中継ピン5a,5bが挿入される多数のスルー
ホール11がその外周部に沿って設けられている。
【0018】上記スルーホール11のうち、ソケット3
の電源ピン4aが挿入されるスルーホール11aと前記
中継ピン5aが挿入されるスルーホール11bのそれぞ
れの内部には、電源ピン4a(中継ピン5a)をスルー
ホール11a(11b)内に固定するためのピンソケッ
ト12が設けられている。
の電源ピン4aが挿入されるスルーホール11aと前記
中継ピン5aが挿入されるスルーホール11bのそれぞ
れの内部には、電源ピン4a(中継ピン5a)をスルー
ホール11a(11b)内に固定するためのピンソケッ
ト12が設けられている。
【0019】また、上記交換基板10の主面上には、電
源ピン4aが挿入されるスルーホール11aと中継ピン
5aが挿入されるスルーホール11bとを電気的に接続
するための配線パターン13aが形成されている。従っ
て、バーンイン試験装置からの電源〔VCC〕は、バーン
イン基板1の電源端子7、電源配線6および中継ピン5
a、交換基板10のスルーホール11b、配線パターン
13aおよびスルーホール11a、次いでソケット3の
電源ピン4aを経てLSIパッケージ2の電源端子に供
給される。
源ピン4aが挿入されるスルーホール11aと中継ピン
5aが挿入されるスルーホール11bとを電気的に接続
するための配線パターン13aが形成されている。従っ
て、バーンイン試験装置からの電源〔VCC〕は、バーン
イン基板1の電源端子7、電源配線6および中継ピン5
a、交換基板10のスルーホール11b、配線パターン
13aおよびスルーホール11a、次いでソケット3の
電源ピン4aを経てLSIパッケージ2の電源端子に供
給される。
【0020】同様に、上記交換基板10の主面上には、
ソケット3のGNDピン4bが挿入されるスルーホール
11cと中継ピン5bが挿入されるスルーホール11d
とを電気的に接続するための配線パターン13bが形成
されている。従って、LSIパッケージ2のGND端子
は、ソケット3のGNDピン4b、交換基板10のスル
ーホール11c、配線パターン13bおよびスルーホー
ル11d、次いでバーンイン基板1の中継ピン5b、G
ND配線8およびGND端子9を通じてバーンイン試験
装置のGNDに接続される。なお、上記スルーホール1
1c,11dの内部にもピン固定用のピンソケット12
が設けられている。
ソケット3のGNDピン4bが挿入されるスルーホール
11cと中継ピン5bが挿入されるスルーホール11d
とを電気的に接続するための配線パターン13bが形成
されている。従って、LSIパッケージ2のGND端子
は、ソケット3のGNDピン4b、交換基板10のスル
ーホール11c、配線パターン13bおよびスルーホー
ル11d、次いでバーンイン基板1の中継ピン5b、G
ND配線8およびGND端子9を通じてバーンイン試験
装置のGNDに接続される。なお、上記スルーホール1
1c,11dの内部にもピン固定用のピンソケット12
が設けられている。
【0021】上記交換基板10は、電源ピン4aが挿入
されるスルーホール11aと中継ピン5aが挿入される
スルーホール11bとを接続する配線パターン13a、
およびGNDピン4bが挿入されるスルーホール11c
と中継ピン5bが挿入されるスルーホール11dとを接
続する配線パターン13bがそれぞれ異なった複数枚の
交換基板10で構成されている。すなわち、これらの交
換基板10は、電源端子やGND端子の配列が異なるL
SIパッケージ2の品種に応じてスルーホール11a〜
11d間を接続する配線パターン13a,13bを変更
してある。
されるスルーホール11aと中継ピン5aが挿入される
スルーホール11bとを接続する配線パターン13a、
およびGNDピン4bが挿入されるスルーホール11c
と中継ピン5bが挿入されるスルーホール11dとを接
続する配線パターン13bがそれぞれ異なった複数枚の
交換基板10で構成されている。すなわち、これらの交
換基板10は、電源端子やGND端子の配列が異なるL
SIパッケージ2の品種に応じてスルーホール11a〜
11d間を接続する配線パターン13a,13bを変更
してある。
【0022】以上のように構成された本実施例によれ
ば、電源端子やGND端子の配列が異なるLSIパッケ
ージ2の品種に応じて交換基板10をバーンイン基板1
に装着することにより、同一のバーンイン基板1を使っ
て多品種のLSIパッケージ2のバーンイン試験を行う
ことが可能となる。
ば、電源端子やGND端子の配列が異なるLSIパッケ
ージ2の品種に応じて交換基板10をバーンイン基板1
に装着することにより、同一のバーンイン基板1を使っ
て多品種のLSIパッケージ2のバーンイン試験を行う
ことが可能となる。
【0023】交換基板10の装着は、バーンイン基板1
の裏面から突出したピン4および中継ピン5a,5bを
それぞれ対応するスルーホール11に挿入するだけでよ
いので極めて簡便である。交換基板10の取り外しも、
ピン4および中継ピン5a,5bをスルーホール11か
ら引き抜くだけでよいので極めて簡便である。
の裏面から突出したピン4および中継ピン5a,5bを
それぞれ対応するスルーホール11に挿入するだけでよ
いので極めて簡便である。交換基板10の取り外しも、
ピン4および中継ピン5a,5bをスルーホール11か
ら引き抜くだけでよいので極めて簡便である。
【0024】また、スルーホール11に挿入されたピン
4および中継ピン5a,5bは、スルーホール11内の
ピンソケット12によって確実に固定されるので、ピン
4または中継ピン5a,5bとスルーホール11とが導
通不良になったり、交換基板10がバーンイン基板1の
裏面から脱落したりすることがなく、交換基板10とバ
ーンイン基板1との接続信頼性が高い。
4および中継ピン5a,5bは、スルーホール11内の
ピンソケット12によって確実に固定されるので、ピン
4または中継ピン5a,5bとスルーホール11とが導
通不良になったり、交換基板10がバーンイン基板1の
裏面から脱落したりすることがなく、交換基板10とバ
ーンイン基板1との接続信頼性が高い。
【0025】さらに、交換基板10は、スルーホール1
1a〜11d間を接続する配線パターン13a,13b
と、ピンソケット取付位置とを変更するだけで多数枚の
ものを用意することができるので、極めて安価に提供す
ることができる。
1a〜11d間を接続する配線パターン13a,13b
と、ピンソケット取付位置とを変更するだけで多数枚の
ものを用意することができるので、極めて安価に提供す
ることができる。
【0026】
【実施例2】図4は、本発明の他の実施例であるバーン
イン基板と交換基板との接続関係を示す要部斜視図であ
り、図5は、交換基板を装着したバーンイン基板の側面
図である。
イン基板と交換基板との接続関係を示す要部斜視図であ
り、図5は、交換基板を装着したバーンイン基板の側面
図である。
【0027】本実施例のバーンイン基板1は、その主面
上で交換基板10の着脱が可能なように構成されてい
る。すなわち、バーンイン基板1の主面上には、LSI
パッケージ2を装着したソケット3の周囲を囲むように
インターコネクトターミナル14が搭載され、それぞれ
のインターコネクトターミナル14の上面には、交換基
板10のスルーホール11に挿入される多数のピン4が
突出している。これらのピン4は、バーンイン基板1の
主面上に形成された拡張配線15を通じてソケット3に
装着されたLSIパッケージ2のリードと電気的に接続
されている。
上で交換基板10の着脱が可能なように構成されてい
る。すなわち、バーンイン基板1の主面上には、LSI
パッケージ2を装着したソケット3の周囲を囲むように
インターコネクトターミナル14が搭載され、それぞれ
のインターコネクトターミナル14の上面には、交換基
板10のスルーホール11に挿入される多数のピン4が
突出している。これらのピン4は、バーンイン基板1の
主面上に形成された拡張配線15を通じてソケット3に
装着されたLSIパッケージ2のリードと電気的に接続
されている。
【0028】また、インターコネクトターミナル14の
上面には、ピン4や拡張配線15とは電気的に分離され
た中継ピン5a,5bが突出している。中継ピン5aに
は、バーンイン基板1上の電源配線6およびこれと一体
に形成された電源端子7を通じてバーンイン試験装置か
ら電源〔VCC〕が供給され、中継ピン5bは、バーンイ
ン基板1上のGND配線8およびこれと一体に形成され
たGND端子9を通じてバーンイン試験装置のGNDに
接続されている。
上面には、ピン4や拡張配線15とは電気的に分離され
た中継ピン5a,5bが突出している。中継ピン5aに
は、バーンイン基板1上の電源配線6およびこれと一体
に形成された電源端子7を通じてバーンイン試験装置か
ら電源〔VCC〕が供給され、中継ピン5bは、バーンイ
ン基板1上のGND配線8およびこれと一体に形成され
たGND端子9を通じてバーンイン試験装置のGNDに
接続されている。
【0029】交換基板10は、前記実施例と同様の構成
になっている。すなわち、交換基板10は、電源ピン4
aが挿入されるスルーホール11aと中継ピン5aが挿
入されるスルーホール11bとを接続する配線パターン
13a、およびGNDピン4bが挿入されるスルーホー
ル11cと中継ピン5bが挿入されるスルーホール11
dとを接続する配線パターン13bがそれぞれ異なった
複数枚の交換基板10で構成されている。
になっている。すなわち、交換基板10は、電源ピン4
aが挿入されるスルーホール11aと中継ピン5aが挿
入されるスルーホール11bとを接続する配線パターン
13a、およびGNDピン4bが挿入されるスルーホー
ル11cと中継ピン5bが挿入されるスルーホール11
dとを接続する配線パターン13bがそれぞれ異なった
複数枚の交換基板10で構成されている。
【0030】本実施例によれば、バーンイン基板1の主
面上で交換基板10の着脱が可能なことから、交換基板
10の装着および取り外しがさらに容易になるという効
果がある。
面上で交換基板10の着脱が可能なことから、交換基板
10の装着および取り外しがさらに容易になるという効
果がある。
【0031】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0032】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0033】本発明によれば、ピン配列の異なる多品種
のLSIパッケージに共用できるバーンイン基板を安価
に提供することができる。
のLSIパッケージに共用できるバーンイン基板を安価
に提供することができる。
【0034】また、本発明によれば、ピン配列の異なる
多品種のLSIパッケージに共用でき、しかも交換作業
も簡便なバーンイン基板を提供することができる。
多品種のLSIパッケージに共用でき、しかも交換作業
も簡便なバーンイン基板を提供することができる。
【図1】本発明の一実施例であるバーンイン基板と交換
基板との接続関係を示す要部斜視図である。
基板との接続関係を示す要部斜視図である。
【図2】バーンイン基板の要部平面図である。
【図3】交換基板を装着したバーンイン基板の側面図で
ある。
ある。
【図4】本発明の他の実施例であるバーンイン基板と交
換基板との接続関係を示す要部斜視図である。
換基板との接続関係を示す要部斜視図である。
【図5】交換基板を装着したバーンイン基板の側面図で
ある。
ある。
1 バーンイン基板 2 LSIパッケージ 3 ソケット 4 ピン 4a 電源ピン 4b GNDピン 5a 中継ピン 5b 中継ピン 6 電源配線 7 電源端子 8 GND配線 9 GND端子 10 交換基板 11 スルーホール 11a〜11d スルーホール 12 ピンソケット 13a 配線パターン 13b 配線パターン 14 インターコネクトターミナル 15 拡張配線
Claims (4)
- 【請求項1】 LSIパッケージを装着するソケット
と、前記ソケットのピンが挿入されるスルーホールを備
えたバーンイン基板と、前記バーンイン基板の裏面から
突出した前記ピンが挿入されるスルーホールを備えた交
換基板とからなり、前記バーンイン基板の裏面には前記
ソケットのピンと電気的に分離された中継ピンが突出さ
れ、前記交換基板には、前記ソケットの特定のピンが挿
入されるスルーホールと前記中継ピンが挿入されるスル
ーホールとを電気的に接続する配線パターンが形成さ
れ、前記交換基板は、前記配線パターンが異なる複数枚
の交換基板からなり、LSIパッケージの品種に応じて
これらの交換基板を前記バーンイン基板に装着してバー
ンイン試験を行うように構成したことを特徴とするバー
ンイン基板。 - 【請求項2】 前記ソケットのピンおよび前記中継ピン
をバーンイン基板の主面上に突出させ、前記交換基板を
前記バーンイン基板の主面上で交換可能に構成したこと
を特徴とする請求項1記載のバーンイン基板。 - 【請求項3】 前記ソケットの特定のピンが電源ピンま
たはGNDピンであることを特徴とする請求項1または
2記載のバーンイン基板。 - 【請求項4】 前記交換基板のスルーホールのうち、前
記ソケットの特定のピンおよび中継ピンが挿入されるス
ルーホールの内部にピンソケットを設けたことを特徴と
する請求項1、2または3記載のバーンイン基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4211888A JPH0658987A (ja) | 1992-08-10 | 1992-08-10 | バーンイン基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4211888A JPH0658987A (ja) | 1992-08-10 | 1992-08-10 | バーンイン基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0658987A true JPH0658987A (ja) | 1994-03-04 |
Family
ID=16613302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4211888A Pending JPH0658987A (ja) | 1992-08-10 | 1992-08-10 | バーンイン基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0658987A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393938B1 (ko) * | 2000-06-09 | 2003-08-06 | 미쓰비시덴키 가부시키가이샤 | 반도체 집적회로의 검사장치 |
US7944223B2 (en) * | 2009-10-09 | 2011-05-17 | Semiconductor Manufacturing International (Shanghai) Corporation | Burn-in testing system |
WO2017044243A1 (en) * | 2015-09-11 | 2017-03-16 | Intel Corporation | System, apparatus and method for interconnecting circuit boards |
-
1992
- 1992-08-10 JP JP4211888A patent/JPH0658987A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393938B1 (ko) * | 2000-06-09 | 2003-08-06 | 미쓰비시덴키 가부시키가이샤 | 반도체 집적회로의 검사장치 |
US6774657B2 (en) | 2000-06-09 | 2004-08-10 | Renesas Technology Corp. | Apparatus and method of inspecting semiconductor integrated circuit |
US7944223B2 (en) * | 2009-10-09 | 2011-05-17 | Semiconductor Manufacturing International (Shanghai) Corporation | Burn-in testing system |
WO2017044243A1 (en) * | 2015-09-11 | 2017-03-16 | Intel Corporation | System, apparatus and method for interconnecting circuit boards |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
JP2000088920A (ja) | 検査装置用インターフェイスユニット | |
KR100989673B1 (ko) | 표면 실장형 집적회로 패키지용 테스트 소켓 | |
JPH09178804A (ja) | 半導体装置試験用のバーンインボード | |
JPH10321772A (ja) | 回路基板に対するデバイスの実装構造 | |
JPH0658987A (ja) | バーンイン基板 | |
KR102077471B1 (ko) | 표면 실장형 집적회로 패키지용 테스트 소켓 | |
JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
JP4147575B2 (ja) | 中継基板 | |
JPH1038972A (ja) | テスト用icソケット | |
KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 | |
JPH0566243A (ja) | Lsi評価用治具 | |
KR100868452B1 (ko) | 유니버셜 패키지 테스트 보드 어셈블리 | |
KR20030068629A (ko) | 테스트 보드 어셈블리 | |
JPS5935814Y2 (ja) | 半導体集積回路検査装置 | |
JPH05110220A (ja) | プリント基板 | |
KR100190930B1 (ko) | 베어 다이의 테스트 지그 | |
KR0136814Y1 (ko) | 반도체 장치의 메뉴얼 소켓 | |
JPH0720193A (ja) | Dutボード | |
JPS5910757Y2 (ja) | 集積回路素子の端子取付装置 | |
JPH05144893A (ja) | プローブカード | |
JPS6329273A (ja) | バ−ンイン基板 | |
JPH0645718A (ja) | 印刷配線基板 | |
KR980012339A (ko) | 반도체 패키지 테스트 보드 |