JPH04220784A - ピン使用方法 - Google Patents
ピン使用方法Info
- Publication number
- JPH04220784A JPH04220784A JP2404700A JP40470090A JPH04220784A JP H04220784 A JPH04220784 A JP H04220784A JP 2404700 A JP2404700 A JP 2404700A JP 40470090 A JP40470090 A JP 40470090A JP H04220784 A JPH04220784 A JP H04220784A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pin
- input
- output
- control function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 4
- 239000000872 buffer Substances 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000002457 bidirectional effect Effects 0.000 claims description 12
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は大形集積回路(LSI)
用のピン、特にピンの数に余裕のない場合のピン使用方
法に関する。
用のピン、特にピンの数に余裕のない場合のピン使用方
法に関する。
【0002】
【従来の技術】LSI用のピンは通常信号の入力用又は
出力用の何れかに使用している。LSIを開発する場合
、各種回路を集積する以外に、各種回路を外部からテス
ト出来るようにする必要がある。
出力用の何れかに使用している。LSIを開発する場合
、各種回路を集積する以外に、各種回路を外部からテス
ト出来るようにする必要がある。
【0003】このテストは、一般的に、各種回路に外部
より信号を入力し、各種回路の特定部分の信号をモニタ
する為に外部に出力して良否を判定するものである。こ
の外部に出力して良否を判定する為に使用するピンは、
LSIのピンの内、各種回路を使用する為に用いた残り
を充当するようにしている。
より信号を入力し、各種回路の特定部分の信号をモニタ
する為に外部に出力して良否を判定するものである。こ
の外部に出力して良否を判定する為に使用するピンは、
LSIのピンの内、各種回路を使用する為に用いた残り
を充当するようにしている。
【0004】
【発明が解決しようとする課題】しかしながら、残りの
ピンの数が少ない場合は、モニタする部分が少なくなり
、充分テストが出来なくなる問題点がある。
ピンの数が少ない場合は、モニタする部分が少なくなり
、充分テストが出来なくなる問題点がある。
【0005】本発明は、ピンを入力用及び出力用の2つ
の用途に使用出来るピン使用方法の提供を目的としてい
る。
の用途に使用出来るピン使用方法の提供を目的としてい
る。
【0006】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図1に示す如く、第1のピン1に、制御
信号により入力方向又は出力方向に信号を流すようにす
る制御機能付双方向バッフア3を接続し、第2のピン2
に、特定パターンの信号を検出すると該制御機能付双方
向バッフア3に制御信号を送出する特定パターン検出部
4を設け、該第2のピン2に特定パターンの信号を入力
して該制御機能付双方向バッフア3の信号を流す方向を
変化し、該第1のピン1を、信号の入力用及び出力用に
使用出来るようにする。
ック図である。図1に示す如く、第1のピン1に、制御
信号により入力方向又は出力方向に信号を流すようにす
る制御機能付双方向バッフア3を接続し、第2のピン2
に、特定パターンの信号を検出すると該制御機能付双方
向バッフア3に制御信号を送出する特定パターン検出部
4を設け、該第2のピン2に特定パターンの信号を入力
して該制御機能付双方向バッフア3の信号を流す方向を
変化し、該第1のピン1を、信号の入力用及び出力用に
使用出来るようにする。
【0007】
【作用】本発明によれば、第2のピン2に、特定パター
ンの信号を入力することにより、第1のピン1を、例え
ば信号入力用に使用していたものを信号出力用に使用出
来るようになる。
ンの信号を入力することにより、第1のピン1を、例え
ば信号入力用に使用していたものを信号出力用に使用出
来るようになる。
【0008】よって、テストする時モニタしたい回路の
部分を該制御機能付双方向バッフア3の出力信号用の部
分に接続しておけば、ピンを増加することなくモニタす
ることが出来るようになる。
部分を該制御機能付双方向バッフア3の出力信号用の部
分に接続しておけば、ピンを増加することなくモニタす
ることが出来るようになる。
【0009】
【実施例】図2は本発明の実施例のブロック図、図3は
図2の各部の波形のタイムチャートである。
図2の各部の波形のタイムチャートである。
【0010】図2のピン1には、信号を入力方向に流す
バッフア5とLレベルの制御信号が入力すると、信号を
出力方向に流すバッフア6よりなる制御機能付双方向バ
ッフア3を接続し、図3(A)に示す如き、先頭に1ビ
ットのパルスを持つフレームパターンを入力するピン2
に、上記フレームパターンに更に3ビット目にパルスを
持つ特定パターン信号を入力して、特定パターン検出部
4にて検出させ、制御機能付双方向バッフア3にLレベ
ルの信号を出力させ、バッフア6を信号を出力方向に流
すようにさせる場合の例である。
バッフア5とLレベルの制御信号が入力すると、信号を
出力方向に流すバッフア6よりなる制御機能付双方向バ
ッフア3を接続し、図3(A)に示す如き、先頭に1ビ
ットのパルスを持つフレームパターンを入力するピン2
に、上記フレームパターンに更に3ビット目にパルスを
持つ特定パターン信号を入力して、特定パターン検出部
4にて検出させ、制御機能付双方向バッフア3にLレベ
ルの信号を出力させ、バッフア6を信号を出力方向に流
すようにさせる場合の例である。
【0011】次に図2,図3を用いて、特定パターン検
出部4を主体にして説明する。図2の特定パターン検出
部4は、ピン2より入力する信号が図3(A)に示す通
常のフレームパターンの場合は、フリップフロップ(以
下FFと称す)10,11,12を通り出力され、FF
14の出力よりは(B)に示す如くHレベルを出力しバ
ッフア6は信号を流さず、ピン1は、信号を入力方向に
流すバッフア5により、信号入力用として使用する。
出部4を主体にして説明する。図2の特定パターン検出
部4は、ピン2より入力する信号が図3(A)に示す通
常のフレームパターンの場合は、フリップフロップ(以
下FFと称す)10,11,12を通り出力され、FF
14の出力よりは(B)に示す如くHレベルを出力しバ
ッフア6は信号を流さず、ピン1は、信号を入力方向に
流すバッフア5により、信号入力用として使用する。
【0012】次に、図3(A)に示す如き特定パターン
が入力すると、アンド回路15よりHレベルが出力され
、FF14よりは図3(B)に示す如くLレベルが出力
され、バッフア6は信号を出力方向に流すようになり、
ピン1は、信号出力用として使用出来るようになり、バ
ッフア6の入力側にモニタする回路の部分を接続してお
けば、モニタ信号の出力用として使用出来るようになる
。
が入力すると、アンド回路15よりHレベルが出力され
、FF14よりは図3(B)に示す如くLレベルが出力
され、バッフア6は信号を出力方向に流すようになり、
ピン1は、信号出力用として使用出来るようになり、バ
ッフア6の入力側にモニタする回路の部分を接続してお
けば、モニタ信号の出力用として使用出来るようになる
。
【0013】次に、又図3(A)に示す如く特定パター
ンが入力すると、アンド回路15よりHレベルが出力さ
れ、FF14よりは図3(B)に示す如くHレベルが出
力されるようになり、バッフア6は信号を流さなくなり
、ピン1は、信号入力用として使用するようになる。
ンが入力すると、アンド回路15よりHレベルが出力さ
れ、FF14よりは図3(B)に示す如くHレベルが出
力されるようになり、バッフア6は信号を流さなくなり
、ピン1は、信号入力用として使用するようになる。
【0014】即ち、ピン1を入力用,出力用の2通りに
使用出来るようになるので、LSIテスト時、データ入
力用として使用していたピン1を、モニタ用にも使用出
来るので、LSI内部のモニタ点を増加することが出来
充分なテストが出来るようになる。
使用出来るようになるので、LSIテスト時、データ入
力用として使用していたピン1を、モニタ用にも使用出
来るので、LSI内部のモニタ点を増加することが出来
充分なテストが出来るようになる。
【0015】尚特定パターン検出部4のFF14のリセ
ット端子は、LSIには必ずあるリセットピン20に接
続してあり、テストの始め等にLSIをリセットする時
一緒にリセットされるようになっている。又特定パター
ン検出部4用のクロックはLSI内部より加えるように
してある。
ット端子は、LSIには必ずあるリセットピン20に接
続してあり、テストの始め等にLSIをリセットする時
一緒にリセットされるようになっている。又特定パター
ン検出部4用のクロックはLSI内部より加えるように
してある。
【0016】
【発明の効果】以上詳細に説明せる如く本発明によれば
、1つのピンを入力用,出力用の2通りに用いることが
出来るようになる効果がある。
、1つのピンを入力用,出力用の2通りに用いることが
出来るようになる効果がある。
【図1】は本発明の原理ブロック図、
【図2】本発明の実施例のブロック図、
【図3】は図2
の各部の波形のタイムチャートである。
の各部の波形のタイムチャートである。
1,2,20はピン、3は制御機能付双方向バッフア、
4は特定パターン検出部、5,6はバッフア、10〜1
4はフリップフロップ、15はアンド回路を示す。
4は特定パターン検出部、5,6はバッフア、10〜1
4はフリップフロップ、15はアンド回路を示す。
Claims (1)
- 【請求項1】 第1のピン(1)に、制御信号により
入力方向又は出力方向に信号を流すようにする制御機能
付双方向バッフア(3)を接続し、第2のピン(2)に
、特定パターンの信号を検出すると該制御機能付双方向
バッフア(3)に制御信号を送出する特定パターン検出
部(4)を設け、該第2のピン(2)に特定パターンの
信号を入力して該制御機能付双方向バッフア(3)の信
号を流す方向を変化し、該第1のピン(1)を、信号の
入力用及び出力用に使用出来るようにしたことを特徴と
するピン使用方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2404700A JPH04220784A (ja) | 1990-12-21 | 1990-12-21 | ピン使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2404700A JPH04220784A (ja) | 1990-12-21 | 1990-12-21 | ピン使用方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04220784A true JPH04220784A (ja) | 1992-08-11 |
Family
ID=18514353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2404700A Withdrawn JPH04220784A (ja) | 1990-12-21 | 1990-12-21 | ピン使用方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04220784A (ja) |
-
1990
- 1990-12-21 JP JP2404700A patent/JPH04220784A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900005472A (ko) | 검사 버퍼/레지스터 | |
JPH04220784A (ja) | ピン使用方法 | |
KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
JP3025551B2 (ja) | 直流特性試験回路 | |
KR960024426A (ko) | 마이크로 컨트롤러의 테스트회로 | |
JP2610824B2 (ja) | ハイ・インピーダンス機能素子を備えた論理回路の測定装置 | |
JPS6213697B2 (ja) | ||
JPH04296112A (ja) | レジスタ回路 | |
JP2815041B2 (ja) | Lsi内部状態確認回路 | |
KR19980065718A (ko) | 집적회로의 테스트 핀수 감소 장치 | |
JPS61195431A (ja) | 自動検査可能なパリテイチエツク回路 | |
JPH0231179A (ja) | スキャンパスを持つ大規模集積回路装置 | |
JPH0611486Y2 (ja) | リセツト状態検出回路 | |
JPH01184550A (ja) | 中間制御装置のテスト回路 | |
JPH0257990A (ja) | Lsiテスト回路 | |
JPH03152485A (ja) | 半導体評価装置 | |
JPH05236026A (ja) | デジタル信号監視回路 | |
JPH0682148B2 (ja) | テストパターン発生器 | |
JPH0746123B2 (ja) | 集積回路の試験方式 | |
JPH04141745A (ja) | 半導体集積回路装置 | |
JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
JPS60111173A (ja) | Ic試験装置 | |
JPH09178815A (ja) | テスト回路 | |
JPS6285344A (ja) | パリテイチエツク装置 | |
JPH01278128A (ja) | パリティ監視回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |