JPH0421188A - 画像情報の処理方法 - Google Patents
画像情報の処理方法Info
- Publication number
- JPH0421188A JPH0421188A JP2126117A JP12611790A JPH0421188A JP H0421188 A JPH0421188 A JP H0421188A JP 2126117 A JP2126117 A JP 2126117A JP 12611790 A JP12611790 A JP 12611790A JP H0421188 A JPH0421188 A JP H0421188A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- image information
- information
- image
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 230000010365 information processing Effects 0.000 description 8
- 238000003672 processing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Image Input (AREA)
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は1 ディジタル画像処理を行うためにアナロ
グビデオ信号をディジタル信号に変換する画像情報の処
理方法に関するものである。
グビデオ信号をディジタル信号に変換する画像情報の処
理方法に関するものである。
「従来の技術]
第5図は従来の画像情報の処理方法が適用された従来の
画像情報を処理する装置の構成を示す図である。第5図
において、(1)は対象物を撮像する画像入力手段2例
えば、テレビカメラ、(2)はテレビカメラ(1)で撮
像されたアナログビデオ信号をディジタル信号に変換す
るA/D変換回路、(3)は画素ごとに色彩または濃淡
情報を有する1画面分の画像情報が格納されるフレーム
メモリ、(4)は1画面分のすべての画素データがフレ
ームメモリ (3)に記憶された後、順に画素データを
取出して処理する画像処理装置である。なお2画像処理
装置(4)は1一般にマイクロコンピュータまたは専用
複合回路素子を使用して構成される。
画像情報を処理する装置の構成を示す図である。第5図
において、(1)は対象物を撮像する画像入力手段2例
えば、テレビカメラ、(2)はテレビカメラ(1)で撮
像されたアナログビデオ信号をディジタル信号に変換す
るA/D変換回路、(3)は画素ごとに色彩または濃淡
情報を有する1画面分の画像情報が格納されるフレーム
メモリ、(4)は1画面分のすべての画素データがフレ
ームメモリ (3)に記憶された後、順に画素データを
取出して処理する画像処理装置である。なお2画像処理
装置(4)は1一般にマイクロコンピュータまたは専用
複合回路素子を使用して構成される。
次に、従来装置による画像情報の処理方法について説明
する。従来方法の説明に入る前に2画面の走査方法につ
いて、その概略を述べる。画面の走査方法にはインター
レース走査方式とノンインターレース走査方式があり1
通常のテレビカメラではインターレース走査方式によっ
て撮像している。インターレース走査方式は1回目の走
査では奇数番目の走査線を走査して第1の画像情報を作
成し、2回目の走査では偶数番目の走査線を走査して第
2の画像情報を作成し、第1.第2の画像情報を9両方
あわせて1画面分の走査を完了する方式である。
する。従来方法の説明に入る前に2画面の走査方法につ
いて、その概略を述べる。画面の走査方法にはインター
レース走査方式とノンインターレース走査方式があり1
通常のテレビカメラではインターレース走査方式によっ
て撮像している。インターレース走査方式は1回目の走
査では奇数番目の走査線を走査して第1の画像情報を作
成し、2回目の走査では偶数番目の走査線を走査して第
2の画像情報を作成し、第1.第2の画像情報を9両方
あわせて1画面分の走査を完了する方式である。
一方、ノンインターレース走査方式は単に走査線を順に
走査する方式であるが、この方式による画像はちらつき
が感じられる欠点があり、走査線の総本数の少ない場合
に限られ利用されているにすぎない方式である。
走査する方式であるが、この方式による画像はちらつき
が感じられる欠点があり、走査線の総本数の少ない場合
に限られ利用されているにすぎない方式である。
さて、第5図において、テレビカメラ(1)で撮像され
たインターレース走査方式によるアナログビデオ信号を
A/D変換回路(2)によりA/D変換したものを直接
画像処理装置(4)へ出力すると、奇数番目の走査線を
走査したインターレース画像情報としての第1の画像情
報と偶数番目の走査線を走査したインターレース画像情
報としての第2の画像情報とが時間的に直列に画像処理
装置(4)へ入力されることになり2画像処理装置(4
)はこれを直接処理することができない。そこで、第5
図に示すように第1の画像情報と第2の画像情報を一旦
1画面分の情報の記憶容量を有するフレームメモリ(3
)にノンインターレース画像情報になるように重ねあわ
せて記憶することによりノンインターレース画像情報に
復元して、改めてこれを読出し2画像処理装置(4)へ
送出する方法がとられている。
たインターレース走査方式によるアナログビデオ信号を
A/D変換回路(2)によりA/D変換したものを直接
画像処理装置(4)へ出力すると、奇数番目の走査線を
走査したインターレース画像情報としての第1の画像情
報と偶数番目の走査線を走査したインターレース画像情
報としての第2の画像情報とが時間的に直列に画像処理
装置(4)へ入力されることになり2画像処理装置(4
)はこれを直接処理することができない。そこで、第5
図に示すように第1の画像情報と第2の画像情報を一旦
1画面分の情報の記憶容量を有するフレームメモリ(3
)にノンインターレース画像情報になるように重ねあわ
せて記憶することによりノンインターレース画像情報に
復元して、改めてこれを読出し2画像処理装置(4)へ
送出する方法がとられている。
この方法によれば2画像はテレビカメラ(1)からAI
D変換回路(2)を経てフレームメモリ(3)へ1画面
につき1フレ一ム時間(1730秒)かかつて書き込ま
れ1画像処理装置(4)へ情報を送出するのはその後に
なるので2画像処理装置(4)やフレームメモリ(3)
が高速であっても、フレームメモリ(3)への画像情報
の書き込みのための時間が隘路となり。
D変換回路(2)を経てフレームメモリ(3)へ1画面
につき1フレ一ム時間(1730秒)かかつて書き込ま
れ1画像処理装置(4)へ情報を送出するのはその後に
なるので2画像処理装置(4)やフレームメモリ(3)
が高速であっても、フレームメモリ(3)への画像情報
の書き込みのための時間が隘路となり。
画像認識処理の速度を向上させることが出来ないという
問題点がある。
問題点がある。
また1第5図に示される方法では、フレームメモリ(3
)から情報を読出している時間は、テレビカメラ(1)
からA/D変換回路(2)を経て送られて来る画像情報
をフレームメモリ(3)に書き込むことができないので
、連続して送られて来る画像情報を連続して処理するリ
アルタイム処理がなされない。
)から情報を読出している時間は、テレビカメラ(1)
からA/D変換回路(2)を経て送られて来る画像情報
をフレームメモリ(3)に書き込むことができないので
、連続して送られて来る画像情報を連続して処理するリ
アルタイム処理がなされない。
このリアルタイム処理の問題を解決するものとして、特
開昭63−205778号公報に示された第6図に示さ
れる方法がある。この方法は2画面分の情報の記憶容量
をもつフレームメモリ(30)を用意しフレームメモリ
(30)のうち1画面分の情報を記憶する領域をフレー
ムメモリAとし、残りの1画面分の情報を記憶する領域
をフレームメモリBとしている。そして、テレビカメラ
(1)から送られて来たインターレース・アナログビデ
オ信号がA/D変換回路(2)を経てフレームメモリA
側に入力されている間に、直前(1フレ一ム時間前)の
画像情報が記憶されているフレームメモリB側の内容を
読み出すようにし、またフレームメモリB側の内容の読
み出し完了後はテレビカメラ(])から送うれて来たイ
ンターレース・アナログビデオ信号がA/D変換回路(
2)を経た画像情報がフレームメモリB側に書き込まれ
ると同時に、先に書き込みを完了したフレームメモリA
側の内容を読み出すようにして、リアルタイム処理を実
現するものである。この方法では、インターレース画像
情報をノンインターレース画像情報に変換するのに、や
はり、1フレ一ム時間(1/30秒)かかり、フレーム
メモリ(30)より送出される画像は常にテレビカメラ
(1)より送出される画像情報に対して1フレ一ム時間
(1/30秒)の遅れがある。
開昭63−205778号公報に示された第6図に示さ
れる方法がある。この方法は2画面分の情報の記憶容量
をもつフレームメモリ(30)を用意しフレームメモリ
(30)のうち1画面分の情報を記憶する領域をフレー
ムメモリAとし、残りの1画面分の情報を記憶する領域
をフレームメモリBとしている。そして、テレビカメラ
(1)から送られて来たインターレース・アナログビデ
オ信号がA/D変換回路(2)を経てフレームメモリA
側に入力されている間に、直前(1フレ一ム時間前)の
画像情報が記憶されているフレームメモリB側の内容を
読み出すようにし、またフレームメモリB側の内容の読
み出し完了後はテレビカメラ(])から送うれて来たイ
ンターレース・アナログビデオ信号がA/D変換回路(
2)を経た画像情報がフレームメモリB側に書き込まれ
ると同時に、先に書き込みを完了したフレームメモリA
側の内容を読み出すようにして、リアルタイム処理を実
現するものである。この方法では、インターレース画像
情報をノンインターレース画像情報に変換するのに、や
はり、1フレ一ム時間(1/30秒)かかり、フレーム
メモリ(30)より送出される画像は常にテレビカメラ
(1)より送出される画像情報に対して1フレ一ム時間
(1/30秒)の遅れがある。
また、第6図における同期信号分離回路(6)はテレビ
カメラ(1)から送られて来たインターレース・アナロ
グビデオ信号に含まれる同期信号部を分離し、これをも
とに、クロック発生回路(5)によりA/D変換回路(
2)および書き込み制御回路(7)、読出し制御回路(
8)にタイミング信号を供給している。
カメラ(1)から送られて来たインターレース・アナロ
グビデオ信号に含まれる同期信号部を分離し、これをも
とに、クロック発生回路(5)によりA/D変換回路(
2)および書き込み制御回路(7)、読出し制御回路(
8)にタイミング信号を供給している。
さらに、書き込み制御回路(7)および読出し制御回路
(8)はフレームメモリA、フレームメモリBのいずれ
をアクセスするかの制御も行っている。
(8)はフレームメモリA、フレームメモリBのいずれ
をアクセスするかの制御も行っている。
なお、第5図においては第6図におけるクロック発生回
路(5)、同期信号分離回路(6)は説明の便宜上省略
されている。
路(5)、同期信号分離回路(6)は説明の便宜上省略
されている。
[発明が解決しようとする課題]
従来の画像情報の処理方法は以上のように行われていた
ので、インターレース走査方式によるアナログ画像情報
をディジタル情報としてのノンインターレース画像情報
に変換するには少なくともlフレーム時間を要し、また
連続した画像情報のリアルタイム処理を行うには2画面
分の画像情報が記憶できる容量のフレームメモリ(30
)を必要とするなどの課題があった。
ので、インターレース走査方式によるアナログ画像情報
をディジタル情報としてのノンインターレース画像情報
に変換するには少なくともlフレーム時間を要し、また
連続した画像情報のリアルタイム処理を行うには2画面
分の画像情報が記憶できる容量のフレームメモリ(30
)を必要とするなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、インターレース走査方式によるアナログ画像情
報を1フレ一ム時間の172の時間でディジタル情報と
してのノンインターレース画像情報に変換することがで
き、連続した画像情報のリアルタイム処理が可能であり
、フレームメモリの容量は1画面分の画像情報が記憶で
きる容量でよい画像情報の処理方法を得ることを目的と
する。
もので、インターレース走査方式によるアナログ画像情
報を1フレ一ム時間の172の時間でディジタル情報と
してのノンインターレース画像情報に変換することがで
き、連続した画像情報のリアルタイム処理が可能であり
、フレームメモリの容量は1画面分の画像情報が記憶で
きる容量でよい画像情報の処理方法を得ることを目的と
する。
[課題を解決するための手段]
この発明に係る画像情報の処理方法は1画像入力手段に
より奇数行を走査された画像情報をA/D変換してフレ
ームメモリの奇数行に入力するステップ 奇数行の画像情報をフレームメモリに入力した後7画像
入力手段により偶数行を走査された画像情報をA/D変
換してフレームメモリの偶数行に入力するステップ。
より奇数行を走査された画像情報をA/D変換してフレ
ームメモリの奇数行に入力するステップ 奇数行の画像情報をフレームメモリに入力した後7画像
入力手段により偶数行を走査された画像情報をA/D変
換してフレームメモリの偶数行に入力するステップ。
奇数行に入力するステップと偶数行に入力するステップ
を繰返すステップ。
を繰返すステップ。
フレームメモリに入力された1画面のディジタル画像情
報を順次読み出す際に、偶数行に入力するステップと同
期させて1画面の前半部を読み出し、奇数行を入力する
ステップと同期させて1画面の後半部を読み出すステッ
プ。
報を順次読み出す際に、偶数行に入力するステップと同
期させて1画面の前半部を読み出し、奇数行を入力する
ステップと同期させて1画面の後半部を読み出すステッ
プ。
をフレームメモリに入力するステップと同期してフレー
ムメモリから1画面の前半部が読み出され奇数行をフレ
ームメモリに入力するステップと同期して、フレームメ
モリから1画面の後半部が読み出される。
ムメモリから1画面の前半部が読み出され奇数行をフレ
ームメモリに入力するステップと同期して、フレームメ
モリから1画面の後半部が読み出される。
[発明の実施例コ
以下、この発明の一実施例を図について説明する。第1
図は、この発明方法を実施するための構成を示す図で、
(1)はインターレース走査方式により走査し撮像する
テレビカメラ、(2)はA/D変換回路、(3)は1画
像分の情報が記憶されるフレームメモリ、(4)はフレ
ームメモリ(3)より読出されたノンインターレース画
像情報の処理を行う画像処理装置、(9)はテレビカメ
ラ(1)より出力されたアナログビデオ情報より同期信
号部を分離し、この分離された同期信号部をもとに同期
信号を発生する同期信号発生回路である。なお、A/D
変換回路(2)はこの同期信号発生回路から基準動作タ
イミング信号としての同期信号を受けとっている。
図は、この発明方法を実施するための構成を示す図で、
(1)はインターレース走査方式により走査し撮像する
テレビカメラ、(2)はA/D変換回路、(3)は1画
像分の情報が記憶されるフレームメモリ、(4)はフレ
ームメモリ(3)より読出されたノンインターレース画
像情報の処理を行う画像処理装置、(9)はテレビカメ
ラ(1)より出力されたアナログビデオ情報より同期信
号部を分離し、この分離された同期信号部をもとに同期
信号を発生する同期信号発生回路である。なお、A/D
変換回路(2)はこの同期信号発生回路から基準動作タ
イミング信号としての同期信号を受けとっている。
(10)は同期信号発生回路(9)より出力された同期
信号を基準タイミングとしてフレームメモリ (3)ヘ
アドレス情報および制御情報を与えるフレームメモリ制
御回路である。
信号を基準タイミングとしてフレームメモリ (3)ヘ
アドレス情報および制御情報を与えるフレームメモリ制
御回路である。
第2図〜第4図はインターレース画像情報がフレームメ
モリ(30)より読出される状況が付記されたメモリマ
ツプである。第2図〜第4図において行数は合計1行あ
りji(1≦j≦n)はi番目の画面の第j番目の行の
情報を表わしている。例えば1i、 3i、・・・(n
−1)iはi番目の画面の奇数番目の行の情報であり、
全体でn/2行の情報を有する第1の画面情報である。
モリ(30)より読出される状況が付記されたメモリマ
ツプである。第2図〜第4図において行数は合計1行あ
りji(1≦j≦n)はi番目の画面の第j番目の行の
情報を表わしている。例えば1i、 3i、・・・(n
−1)iはi番目の画面の奇数番目の行の情報であり、
全体でn/2行の情報を有する第1の画面情報である。
また、 2i、 4i、・・・niは1番目の画面の偶
数番目の行の情報であり、全体でn/2行の情報を有す
る第2の画面情報である。
数番目の行の情報であり、全体でn/2行の情報を有す
る第2の画面情報である。
第2図は、i番目の画面の第1の画面情報が順次フレー
ムメモリ(30)に書き込まれ、1つ前の11番目の画
面の下半分のn/2行の情報がノンインターレース情報
として読みとられる様子を示している。
ムメモリ(30)に書き込まれ、1つ前の11番目の画
面の下半分のn/2行の情報がノンインターレース情報
として読みとられる様子を示している。
動作タイミングは。
1iの書き込みと同時に(TI/2+ 1)l−1が読
出され3i 〃(n/2+ 2)+−+
”in/2+(n/2−1)l+ 〃(n/2
+n/2)、−1〃全体の動作は1フレ一ム時間の17
2(なお、この時間を1フイ一ルド時間と称する)で行
われる。第2図で示されるように動作可能な理由は後述
す5同様に、第3図は、1番目の画面の第2の画面情報
が順次フレームメモリ(30)に書き込まれ21番目の
画面の上半分のn/2本行の情報がノンインターレース
情報として読みとられる様子を示している。
出され3i 〃(n/2+ 2)+−+
”in/2+(n/2−1)l+ 〃(n/2
+n/2)、−1〃全体の動作は1フレ一ム時間の17
2(なお、この時間を1フイ一ルド時間と称する)で行
われる。第2図で示されるように動作可能な理由は後述
す5同様に、第3図は、1番目の画面の第2の画面情報
が順次フレームメモリ(30)に書き込まれ21番目の
画面の上半分のn/2本行の情報がノンインターレース
情報として読みとられる様子を示している。
動作タイミングは。
21の書き込みと同時に 11 が読み出され4
1ノ/21〃 t’n/2+(n/2−2] I ノ’
in/2−1) i ”(n/2+n
/21 r ” (n/2) 、”全体の動
作は1フレ一ム時間の172で行われる。
1ノ/21〃 t’n/2+(n/2−2] I ノ’
in/2−1) i ”(n/2+n
/21 r ” (n/2) 、”全体の動
作は1フレ一ム時間の172で行われる。
第4図は第2図においてj=i+1としたものであり2
次の画面が扱われている他は第2図と同一である。
次の画面が扱われている他は第2図と同一である。
次に第3図において、i番目の画面の上半分のn/2行
の情報を、ノンインターレース情報として正常に読出す
ことができる理由を説明する。初めに、第2図で示され
るi番目の画面の第1の画面情報を書き込んだときに書
きこまれたものが更新されないまま残っている11の情
報が読み出されると同時に21が書き込まれる。
の情報を、ノンインターレース情報として正常に読出す
ことができる理由を説明する。初めに、第2図で示され
るi番目の画面の第1の画面情報を書き込んだときに書
きこまれたものが更新されないまま残っている11の情
報が読み出されると同時に21が書き込まれる。
次に読み出される2】は直前に21−1から21に更新
されているので正しく読み出せる。このとき121の読
み出しと同時に41が書き込まれる。このようにして読
み出される情報はすべてi−1からi↓こ更新されてい
るのでi番目の画面の情報の上半分がノンインターレー
ス情報として読み出される。
されているので正しく読み出せる。このとき121の読
み出しと同時に41が書き込まれる。このようにして読
み出される情報はすべてi−1からi↓こ更新されてい
るのでi番目の画面の情報の上半分がノンインターレー
ス情報として読み出される。
次に第4図において、書き込みはすてにi+1番目の画
面の第1の画面情報の書き込みを行って0るが、i番目
の画面の情報の下半分がノンインターレース画像情報と
して読み出せる理由を説明する。初めの書き込みはli
+1なので、この時同時に読み出される情報はi番目の
画面の情報(n/2+l>iであることは明らかである
が、最後の情報の読み出しまでi番目の画面の情報が読
み出せる理由は次のように証明される。
面の第1の画面情報の書き込みを行って0るが、i番目
の画面の情報の下半分がノンインターレース画像情報と
して読み出せる理由を説明する。初めの書き込みはli
+1なので、この時同時に読み出される情報はi番目の
画面の情報(n/2+l>iであることは明らかである
が、最後の情報の読み出しまでi番目の画面の情報が読
み出せる理由は次のように証明される。
(n/2+R)iを読み出すとき同時に書き込まれる情
報は(2R() I−1である。(但しI≦R≦n/2
)従って、 2R−J< n/2+Rが成立するならば
、i番目の画面の情報を読み出す前に書き込みによりi
+1番目の画面の画像情報に書きかえられることはない
ことが分かる。
報は(2R() I−1である。(但しI≦R≦n/2
)従って、 2R−J< n/2+Rが成立するならば
、i番目の画面の情報を読み出す前に書き込みによりi
+1番目の画面の画像情報に書きかえられることはない
ことが分かる。
さて2条件1≦R≦n/2において、R≦n/2からR
−1〈n/2が成立するので、 2R−1< n/2+
Rが成立する。
−1〈n/2が成立するので、 2R−1< n/2+
Rが成立する。
従って、i番目の画面の情報の下半分についても、i番
目の画面情報が読み出される前に、 i+1番目の画面
情報の書き込みにより更新されることはなく ノンイン
ターレース画像情報として正常に読み出されることが分
かる。
目の画面情報が読み出される前に、 i+1番目の画面
情報の書き込みにより更新されることはなく ノンイン
ターレース画像情報として正常に読み出されることが分
かる。
なお、上記実施例ではフレームメモリ(3)は同時に読
出しと書き込みの可能なメモリであるが、読み出しと書
き込みが同時に出来ないメモリであっても次の情報がフ
レームメモリ(3)に入力される前に読み出しと書き込
みが可能であればよい。例えば、フレームメモリ(3)
に入力される画像情報の転送速度の2倍の速度でフレー
ムメモリ(3)の読み出しと書き込みが出来れば、交互
に読み出しと書き込みを行うことにより同じ結果が得ら
れる。
出しと書き込みの可能なメモリであるが、読み出しと書
き込みが同時に出来ないメモリであっても次の情報がフ
レームメモリ(3)に入力される前に読み出しと書き込
みが可能であればよい。例えば、フレームメモリ(3)
に入力される画像情報の転送速度の2倍の速度でフレー
ムメモリ(3)の読み出しと書き込みが出来れば、交互
に読み出しと書き込みを行うことにより同じ結果が得ら
れる。
[発明の効果]
以上のように、この発明によれば2画像情報の処理方法
を偶数行をフレームメモリに入力するステップと同期し
てフレームメモリから1画面の前半部を読み出し、奇数
行をフレームメモリに入力するステップと同期してフレ
ームメモリから1画面の後半部を読み出すようにしたの
で2画像情報の変換が1フレ一ム時間の172の時間で
達成でき。
を偶数行をフレームメモリに入力するステップと同期し
てフレームメモリから1画面の前半部を読み出し、奇数
行をフレームメモリに入力するステップと同期してフレ
ームメモリから1画面の後半部を読み出すようにしたの
で2画像情報の変換が1フレ一ム時間の172の時間で
達成でき。
メモリ容量を増大することなく画像認識処理の速度を向
上できる効果がある。
上できる効果がある。
第1図はこの発明の一実施例による画像情報の処理方法
を実施するための画像情報処理装置の構成を示すブロッ
ク図、第2図〜第4図はインターレース画像情報がノン
インターレース画像情報に変換される状況を示すフレー
ムメモリのメモリマツプ図、第5図は従来の画像情報の
処理方法を実施するための画像情報処理装置の構成を示
すブロック図、第6図は従来の他の画像情報の処理方法
を説明するためのブロック図である。 (1)は画像入力手段、(3)はフレームメモリ。 なお1図中、同一符号は同一、または相当部分を示す。
を実施するための画像情報処理装置の構成を示すブロッ
ク図、第2図〜第4図はインターレース画像情報がノン
インターレース画像情報に変換される状況を示すフレー
ムメモリのメモリマツプ図、第5図は従来の画像情報の
処理方法を実施するための画像情報処理装置の構成を示
すブロック図、第6図は従来の他の画像情報の処理方法
を説明するためのブロック図である。 (1)は画像入力手段、(3)はフレームメモリ。 なお1図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 画像入力手段により奇数行を走査された画像情報をA/
D変換してフレームメモリの奇数行に入力するステップ
、 上記奇数行の画像情報を上記フレームメモリに入力した
後、上記画像入力手段により偶数行を走査された画像情
報をA/D変換して上記フレームメモリの偶数行に入力
するステップ、 上記奇数行に入力するステップと偶数行に入力するステ
ップを繰返すステップ、 上記フレームメモリに入力された1画面のデジタル画像
情報を順次読み出す際に、上記偶数行に入力するステッ
プと同期させて上記1画面の前半部を読み出し、上記奇
数行を入力するステップと同期させて上記1画面の後半
部を読み出すステップ、 を有することを特徴とする画像情報の処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2126117A JPH0713834B2 (ja) | 1990-05-16 | 1990-05-16 | 画像情報の処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2126117A JPH0713834B2 (ja) | 1990-05-16 | 1990-05-16 | 画像情報の処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0421188A true JPH0421188A (ja) | 1992-01-24 |
JPH0713834B2 JPH0713834B2 (ja) | 1995-02-15 |
Family
ID=14927063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2126117A Expired - Fee Related JPH0713834B2 (ja) | 1990-05-16 | 1990-05-16 | 画像情報の処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0713834B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6038040A (en) * | 1997-03-12 | 2000-03-14 | Minolta Co., Ltd. | Image forming apparatus with improved operability |
WO2013164947A1 (ja) * | 2012-05-01 | 2013-11-07 | 三星ディスプレイ株式會会社 | フレームメモリの制御回路、表示装置及びフレームメモリの制御方法 |
-
1990
- 1990-05-16 JP JP2126117A patent/JPH0713834B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6038040A (en) * | 1997-03-12 | 2000-03-14 | Minolta Co., Ltd. | Image forming apparatus with improved operability |
WO2013164947A1 (ja) * | 2012-05-01 | 2013-11-07 | 三星ディスプレイ株式會会社 | フレームメモリの制御回路、表示装置及びフレームメモリの制御方法 |
CN104620308A (zh) * | 2012-05-01 | 2015-05-13 | 三星显示有限公司 | 帧存储器的控制电路、显示设备及帧存储器的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0713834B2 (ja) | 1995-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63205778A (ja) | ビデオ信号デイジタル化回路 | |
JP3513165B2 (ja) | 画像処理装置 | |
KR101016490B1 (ko) | 화상 데이터의 변환 방법 및 변환 회로와, 전자 카메라 | |
JPH0421188A (ja) | 画像情報の処理方法 | |
US6266101B1 (en) | Y/C separator | |
JP3096756B2 (ja) | 画像変換装置 | |
US7139030B2 (en) | Video signal processing apparatus | |
JPS6150474A (ja) | 走査変換装置 | |
JPS61114682A (ja) | 画像処理回路 | |
JPH07123369A (ja) | イメージフォーマット変換装置 | |
JP2602189B2 (ja) | 画像表示方法 | |
JP3078024B2 (ja) | 映像信号記録再生処理装置 | |
JPH01114272A (ja) | フレームメモリアクセス方法 | |
JPH06311426A (ja) | 画像処理装置 | |
JPH10257444A (ja) | 画像入力方法及びその装置 | |
JPH07162874A (ja) | 単板式高感度カラーカメラ装置 | |
JP4042106B2 (ja) | 画像信号変換方法 | |
JPH08237611A (ja) | 画像記憶装置及び走査変換装置 | |
JPH0370288A (ja) | スキャンコンバータ | |
JPH0522680A (ja) | 画像処理装置 | |
JPH06292153A (ja) | 映像信号変換方法 | |
JPH06124080A (ja) | 大容量画像表示方法及びその装置 | |
JPH04322383A (ja) | 視覚認識装置 | |
JPS59181789A (ja) | テレビ信号処理方式 | |
JPH07184105A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |