JPH01114272A - フレームメモリアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はフレームメモリアクセス方法に関し、さらに
詳細にいえば、インターレース走査を行なうために第１
フイールドと第２フイールドとに区画されたフレームメ
モリに対してアクセスを行なう方法に関する。

〈従来の技術〉 従来からテレビジョンカメラ、ＣＲＴデイスプレィ等に
おける走査方式としてインターレース走査方式、および
ノンインターレース走査方式が提供されているが、１フ
イールドで１フレームを構成するノンインターレース方
式と比べて、インターレース走査方式においては２フイ
ールドで１フレームを構成するようにしており、フリッ
カを少なくすることができるとともに、運動の再現性が
良好であるという利点を有している。

さらに詳細に説明すると、例えばテレビジョンカメラに
より取込まれた映像信号はＡ／Ｄ変換器によりディジタ
ルデータに変換された状態でフレームメモリに順次格納
されるのであるが、インターレース走査方式を採用して
いる場合には、上記フレームメモリが偶数番目の走査ラ
インに対応する偶数メモリ領域、および奇数番目の走査
ラインに対応する奇数メモリ領域に区画されており（第
６図参照）、１回目のフィールド走査（第５図中実線参
照）を行なうことにより得られたディジタルデータを偶
数メモリ領域に、２回目のフィールド走査（第５図中破
線参照）を行なうことにより得られたディジタルデータ
を奇数メモリ領域にそれぞれ格納するようにしている。

したがって、１回のフィールド走査における走査ライン
間隔が広くなるが、１回のフィールド走査に要する時間
が半減され、テレビジョンカメラにより映像入力を行な
う場合、或はＣＲＴデイスプレィにより画像等の表示を
行なう場合等において、フリッカの減少、および運動再
現性の向上を達成することができる。

〈発明が解決しようとする問題点〉 上記のインターレース走査方式を単なる映像入力、画像
等の表示のみに適用する場合には、上記の如き利点を有
するだけで、特には間部がないのであるが、例えば、テ
レビジョンカメラにより入力された映像信号に対してマ
スキング、トリミング、拡大、縮小、回転等の処理を施
す場合には、プロセッサからのフレームメモリに対する
アクセスが必須になるのであり、しかもプロセッサによ
るフレームメモリに対するアクセスか複雑化してしまい
、全体として処理能率を向上させることができないとい
う問題がある。

さらに詳細に説明すると、プロセッサによるフレームメ
モリのアクセスは、フィールド単位で行なわれるのでは
なく、フレーム単位で行なわれるのであるから、第６図
に示すフレームメモリに対するアクセスを行なう場合に
は、偶数メモリ領域、および奇数メモリ領域における同
一アドレスの走査ラインを順次アクセスし、次いでアク
セスする走査ラインアドレスをインクリメントして偶数
メモリ領域、および奇数メモリ領域におけるインクリメ
ントされたアドレスの走査ラインを順次アクセスし、以
下、上記アクセスを反復することによりフレーム単位の
アクセスを順次行なうことができるのである。したがっ
て、アクセスすべき走査ラインアドレスを得るために単
にアドレスデータをインクリメントするだけではフィー
ルド単位でのアクセスを行なうことになってしまい、側
底フレーム単位でのアクセスを行なうことができない。

この結果、１の走査ラインに対するアクセスを行なった
後は、次の走査ライン（異なるメモリ領域における走査
ライン）に対応させてアドレスデータを変化させなけれ
ばならなくなり、ソフトウェアにより対処しようとすれ
ばプログラムが複雑化してしまうという問題が発生し、
また、アドレスデータを変化させるためにカウンタを設
けると構成が複雑化してしまうという問題か発生する。

逆に、フレームメモリを、第７図に示すように、フレー
ムアクセスに適した構成とすれば、プロセッサによるア
クセスを行なう場合における、上記の如き問題は発生し
ないことになるのであるが、テレビジョンカメラからの
映像入力を行なう場合等においては、１走査ラインのア
クセスを行なうう毎に１走査ラインだけ飛越すことか必
要になるとともに、第１フイールドと第２フイールドと
のアクセス開始時に先頭アドレスの初期設定を行なうこ
とが必要になり、１走査ライン飛越しのための回路、お
よび先頭アドレス初期設定のための回路を設けることに
より構成が複雑化するという問題がある。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
インターレース走査を行なうために第１フイールドと第
２フイールドとに区画されたフレームメモリに対して、
プログラム、或は構成の複雑化を伴なうことなくフレー
ムアクセスを行なうことができるフレームメモリアクセ
ス方法を提供することを目的としている。

〈問題点を解決するための手段〉 上記の目的を達成するための、この発明のフレームメモ
リアクセス方法は、インターレース走査を行なうために
複数のフィールドに区画されたフレームメモリに対して
フレーム単位でアクセスを行なう方法であって、１走査
ライン長に対応するアドレス領域に続く所定数ビットを
フィールド選択信号とし、フィールド選択信号に続く複
数ビットを走査ライン指定アドレス領域としている。

但し、上記フィールド選択信号と走査ライン指定アドレ
ス領域とを入替えてフレームメモリアクセス用のアドレ
スデータを生成することか好ましい。

また、上記フレームメモリが２つのフィールドに区画さ
れているとともに、フィールド選択信号が１ビットの信
号として設定されていてもよい。

く作用〉 以上のフレームメモリアクセス方法であれば、インター
レース走査を行なうためにフレームメモリが複数のフィ
ールドに区画されているのであるから、テレビジョンカ
メラからの映像入力、ＣＲＴによる画像等の表示を行な
わせる場合に、各フィールドに対する走査を順次行なイ
つせるたけで、インターレース走査を実現することがで
きる。

また、フレーム単位のアクセスを行なう場合には、フィ
ールド選択信号に基いて何れかのフィールドを選択し、
この状態において走査ライン指定アドレス領域の内容に
基いて走査ラインを指定し、１走査ライン長に対応する
アドレス領域の内容に基いてフレームメモリのアクセス
を行なうのであるから、単にインクリメントさせるだけ
でよく、−のフィールドにおける１走査ラインの走査を
行なった後は、自動的にフィールド選択信号が変化する
ので他のフィールドにおける同一アドレスの走査ライン
の走査を行なうことかできる。そして、他の全てのフィ
ールドにおける走査ラインの走査を行なった後は、自動
的にフィールド選択信号か変化し、元の状態に復元する
とともに、走査ライン指定アドレス領域の内容がインク
リメントされるので、−のフィールドにおける次の走査
ラインの走査を行なうことができる。以下、上記動作を
反復することににより、複数のフィールドに区画された
フレームメモリの内容を、フィールド単位ではなく、フ
レーム単位としてアクセスすることができる。

そして、上記フィールド選択信号と走査ライン指定アド
レス領域とを入替えてフレームメモリアクセス用のアド
レスデータを生成する場合には、単にインクリメントす
るだけでフィールド、走査ラインの指定か変更されたデ
ータの配列を、最」１位ビットがフィールドの選択を行
なう状態にすることができ、そのままでフレームメモリ
に対するアクセスを行なうことができることになる。

また、」１記フレームメモリが２つのフィールドに区画
されているとともに、フィールド選択信号か１ビットの
信号として設定されている場合にもも、上記と同様の作
用を達成することができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第４図はこの発明を実施する装置の一例を示す概略図で
あり、インターレース方式のテレビジョンカメラ（１）
における走査アドレスデータをＡ／Ｄ変換器（２）によ
り変換してフレームメモ１月３）に供給するようにして
いるとともに、プロセ・ンサ（４）において生成される
アドレスデータをアドレス変換部（５）において変換す
ることによりフレームメモリアクセス用のアドレスデー
タに変換し、フレームメモリ（３）に供給するようにし
ている。

さらに詳細に説明すると、上記フレームメモリ（３）は
、第２図に示すように、奇数番目の走査ラインに対応す
る第１フイールド（３１）と、偶数番目の走査ラインに
対応する第２フイールド（３２）とに区画されており、
両フィールドが共にＮ本の走査ラインに対応するメモリ
領域を有している。そして、インターレース方式のテレ
ビジョンカメラ（１）における走査アドレスデータは、
奇数番目の走査ライン、偶数番目の走査ラインがそれぞ
れ第１フイールド（３１，）、第２フイールド（３２）
に対応するように予め設定されており、テレビジョンカ
メラによる映像入力が自動的に上記各フィールドに割当
てられるようになっている。

また、上記プロセッサ（４）において生成されるアドレ
スデータは、第１図Ａに示すように、下位ビット側に１
走査ラインに対応するｎビットのアドレス領域（６１）
を有しているとともに、アドレス領域（６１）の上位ビ
ット側に１ビットのフィールド選択信号領域（６２）を
有しており、さらに、フィール、　　ド選択信号領域（
６２）よりも上位ビット側に、（ｍ−ｎ−１）ビットの
走査ライン指定アドレス領域（６３）を有している。

したがって、上記アドレスデータは、下位ビットから順
次インクリメントされ、１走査ラインの走査が行なわれ
ることにより、アドレス領域（６１）の内容が元の状態
に復元するととともに、フィールド選択信号領域（６２
）の内容か反転する。そして、２走査ラインの走査が行
なわれることにより、アドレス領域（６１）、およびフ
ィールド選択信号領域（６２）の内容が元の状態に復元
するとともに、走査ライン指定アドレス領域（６３）の
内容がインクリメントされる。

上記アドレス変換部（５）は、第１図Ａに示すフォーマ
ットのアドレスデータを変換するものであり、第１図Ｂ
に示すように、上記フィールド選択信号領域（６２）を
最上位ビット位置に移動させるとともに、走査ライン指
定アドレス領域（６３）を１ビットだけシフトダウンさ
せることにより、フレームメモリ（３）に供給すべきア
ドレスデータを生成するようにしている。

上記の構成の装置のフレームアクセス動作は次のとおり
である。

テレビジョンカメラ（１）からの映像入力をフレームメ
モリ（３）に格納する場合には、テレビジョンカメラ（
１）がインターレース方式であるから、奇数番目の走査
ラインに対応する走査、および偶数番口の走査ラインに
対応する走査が交互に行なわれ、アドレスデータの生成
も上記走査に対応して行なわれるのであるから、自動的
に第１フイールド（３１）と第２フイールド（３２）と
の選択が行なわれ、フィールド毎の映像データ格納が行
なわれる。

プロセッサ（４）によるフレームメモリ（３）のアクセ
スが行なわれる場合には、プロセッサ（４）において、
フレーム単位のアクセスを行なうべく　第１　図Ａに示
すアドレスデータの生成が行なわれる。このアドレスデ
ータは、アドレス変換部（５）において第１図Ｂに示す
フォーマットのアドレスデータに変換され、フレームメ
モリ（３）に供給される。したがって、第１図Ｂに示す
アドレスデータは、同一の走査ライン指定アドレスの走
査ラインを２回走査する間、最上位ビットを除くビット
の内容か同一の状態が出現し、最上位ビットの内容のみ
が異なる状態になり、最」三位ビットの内容に基いて何
れかのフィールドを選択することにより、プロセッサ（
４）におけるアドレスデータの生成を何ら変更すること
なく、互に区画された第１フイールド（３１）、および
第２フイールド（３２）に対してフレーム単位でのアク
セスと同等のアクセスを行なわせることができる。

第３図は最上位ビットの内容に基いてフィールドを選択
するための構成を示す図であり、プロセッサ（４）によ
るフレームメモリ（３）のアクセスを行なう状態が選択
されたことを示す制御データがコ対のＡＮＤゲート（３
３）　（３４）に供給されているとともに、一方のＡＮ
Ｄゲーグー（３３）に対して上記最」三位ビットの内容
が反転された状態で供給され、他方のＡＮＤゲート（３
４）に対して」二記最上位ビットの内容がそのまま供給
されている。そして、上記ＡＮＤゲート（３３）からの
出力信号が第１フイールド（３１）に対してアクセス制
御信号として供給されているとともに、ＡＮＤゲーグー
（３４）からの出力信号が第２フイールド（３２）に対
してアクセス制御信号として供給されている。

したがって、１走査ラインのアクセスが行なわれる毎に
最上位ビットの内容が反転し、最上位ビットの内容が反
転することに伴なって、何れかのＡＮＤゲートから選択
的に制御データが出力されるので、対応するフィールド
のみがアクセス可能状態になり、フレーム単位のアクセ
スを行なう状態に対応するアドレスデータが生成される
にも拘わらず、フィールド毎に区画された状態に対応ず
るアクセスを行なうことができる。

尚、この発明は上記の実施例に限定されるものではなく
、例えばフレームメモリの内容をインターレース方式の
ＣＲＴデイスプレィに表示させる場合に適用することか
可能である他、フィールド選択信号領域のみを他の領域
と別個のデータとして分離することが可能であり、さら
に、フレームメモリを２つより多いフィールドに区画し
、フィールド選択信号のビット数をフィールド数に対応
させて設定することが可能であり、その他、この発明の
要旨を変更しない範囲内において種々の設計変更を施す
ことが可能である。

〈発明の効果〉 以上のようにこの発明は、インターレース走査を行なう
ために複数のフィールドに区画されたフレームメモリ１
こ交すして、単１こアドレスデータをインクリメントす
るたけて、ソフトウェアの複雑化、構成の複雑化を伴な
うことなく、フレーム単位としてフレームメモリのアク
セスを行なうことができるという特有の効果を奏する。

【図面の簡単な説明】

第１図はプロセッサにおいて生成されるアドレスデータ
、およびフレームメモリに供給されるアドレスデータの
フォーマットを示す図、第２図はフレームメモリの構成
を示す概略図、第３図は最上位ビットの内容に基いてフ
ィールドを選択するための構成を示す図、 第４図はこの発明を実施する装置の一例を示す概略図、 第５図はインターレース走査を説明する図、第６図、お
よび第７図はフレームメモリの従来例を示す概略図。 （３）・・・フレームメモリ、（４）・・・プロセッサ
、（５）・・・アドレス変換部、（３１）・・・第２フ
イールド、（３２）・・・第２フイールド、（６１）・
・・アドレス領域、（６２）・・・フィールド選択信号
領域、（６３）・・・走査ライン指定アドレス領域ぐｑ 派 １−゛ 第７図

Claims (1)

1. 【特許請求の範囲】 １、インターレース走査を行なうために複数のフィール
   ドに区画されたフレームメモリに対してフレーム単位で
   アクセスを行なう方法であって、 １走査ライン長に対応するアドレス領域に続く所定数ビ
   ットをフィールド選択信号とし、フィールド選択信号に
   続く複数ビットを走査ライン指定アドレス領域としてい
   ることを特徴とするフレームメモリアクセス方法。 ２、フィールド選択信号と走査ライン指定アドレス領域
   とを入替えてフレームメモリアクセス用のアドレスデー
   タを生成する上記特許請求の範囲第１項記載のフレーム
   メモリアクセス方法。 ３、フレームメモリが２つのフィールドに区画されてい
   るとともに、フィールド選択信号が１ビットの信号とし
   て設定されている上記特許請求の範囲第１項、または第
   ２項に記載のフレームメモリアクセス方法。