JPH06311426A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH06311426A JPH06311426A JP5095977A JP9597793A JPH06311426A JP H06311426 A JPH06311426 A JP H06311426A JP 5095977 A JP5095977 A JP 5095977A JP 9597793 A JP9597793 A JP 9597793A JP H06311426 A JPH06311426 A JP H06311426A
- Authority
- JP
- Japan
- Prior art keywords
- output
- image
- circuit
- vertical
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 claims description 44
- 230000003287 optical effect Effects 0.000 claims description 2
- 239000000872 buffer Substances 0.000 abstract description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 7
- 238000003384 imaging method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で画像拡大時の解像度を向上せし
め得る画像処理装置を提供すること。 【構成】 本発明による装置は、撮像素子1と、バッフ
ァ2と、A/Dコンバータ3と、A/Dコンバータより
送出される信号を垂直方向に拡大する垂直拡大回路4
と、垂直拡大回路4から送出される信号を水平方向に拡
大する水平拡大回路5と、D/Aコンバータ6と、バッ
ファ7とを備え、更に、前記バッファ2,7を除く各素
子及び回路に入力するための基準タイミング信号を発生
させる同期信号発生回路8と、同期信号発生回路8の出
力をコントロールするコントローラ9とにより構成され
ている。
め得る画像処理装置を提供すること。 【構成】 本発明による装置は、撮像素子1と、バッフ
ァ2と、A/Dコンバータ3と、A/Dコンバータより
送出される信号を垂直方向に拡大する垂直拡大回路4
と、垂直拡大回路4から送出される信号を水平方向に拡
大する水平拡大回路5と、D/Aコンバータ6と、バッ
ファ7とを備え、更に、前記バッファ2,7を除く各素
子及び回路に入力するための基準タイミング信号を発生
させる同期信号発生回路8と、同期信号発生回路8の出
力をコントロールするコントローラ9とにより構成され
ている。
Description
【0001】
【産業上の利用分野】本発明は、映像データの拡大処理
装置に関する。
装置に関する。
【0002】
【従来の技術】従来のビデオ装置において、画像データ
を画像メモリに記憶させ、前記画像データを繰り返し読
み出して、画像の拡大処理を行う方法が考案されてい
る。
を画像メモリに記憶させ、前記画像データを繰り返し読
み出して、画像の拡大処理を行う方法が考案されてい
る。
【0003】
【発明が解決しようとする課題】従来のような同一の画
像データを複数回繰り返し読み出し、拡張処理を行うよ
うな回路構成では、同一データが連続して表示されるた
め、解像度の低下を招くという問題があった。
像データを複数回繰り返し読み出し、拡張処理を行うよ
うな回路構成では、同一データが連続して表示されるた
め、解像度の低下を招くという問題があった。
【0004】本発明は、上記のような従来技術の有する
問題点に鑑み、簡単な回路構成で画像拡大時の解像度の
向上が図れる画像処理装置を提供することを目的とす
る。
問題点に鑑み、簡単な回路構成で画像拡大時の解像度の
向上が図れる画像処理装置を提供することを目的とす
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明による画像処理装置は、光学像を撮像する撮
像手段と、複数のメモリによって構成され前記撮像手段
より出力されるビデオ信号を記憶し隣合った2ラインを
同時に読み出す第一の画像記憶手段と、前記第一の画像
記憶手段の出力する2ラインのデータの加算を行う第一
の画像演算手段と、前記第一の画像記憶手段の出力と前
記第一の画像演算手段の出力を所定の順序で切換える第
一の出力切換手段と、前記第一の出力切換手段の出力を
記憶し隣合った2画素を同時に読み出す第二の画像記憶
手段と、前記第二の画像記憶手段から出力される2画素
データの加算を行う第二の画像演算手段と、前記第二の
画像記憶手段と前記第二の画像演算手段の出力を所定の
順序で切換える第二の出力切換手段とを備えている。
に、本発明による画像処理装置は、光学像を撮像する撮
像手段と、複数のメモリによって構成され前記撮像手段
より出力されるビデオ信号を記憶し隣合った2ラインを
同時に読み出す第一の画像記憶手段と、前記第一の画像
記憶手段の出力する2ラインのデータの加算を行う第一
の画像演算手段と、前記第一の画像記憶手段の出力と前
記第一の画像演算手段の出力を所定の順序で切換える第
一の出力切換手段と、前記第一の出力切換手段の出力を
記憶し隣合った2画素を同時に読み出す第二の画像記憶
手段と、前記第二の画像記憶手段から出力される2画素
データの加算を行う第二の画像演算手段と、前記第二の
画像記憶手段と前記第二の画像演算手段の出力を所定の
順序で切換える第二の出力切換手段とを備えている。
【0006】
【作用】従って、上記のような簡単な回路を備えるだけ
で、画像拡大処理時の解像度の低下を防ぐことができ
る。
で、画像拡大処理時の解像度の低下を防ぐことができ
る。
【0007】
【実施例】以下、図1乃至5に基づき本発明による一実
施例を説明する。図1は本発明による画像処理装置の基
本構成図、図2は前記画像処理装置内の垂直拡大回路の
構成図、図3は前記垂直拡大回路の動作タイミングを示
す説明図、図4は前記画像処理装置内の水平拡大回路の
構成図、図5は前記水平拡大回路の動作タイミングを示
す説明図である。
施例を説明する。図1は本発明による画像処理装置の基
本構成図、図2は前記画像処理装置内の垂直拡大回路の
構成図、図3は前記垂直拡大回路の動作タイミングを示
す説明図、図4は前記画像処理装置内の水平拡大回路の
構成図、図5は前記水平拡大回路の動作タイミングを示
す説明図である。
【0008】図1において、1は入力光を光電変換する
ことにより撮像を行う撮像素子、2はバッファ、3は撮
像素子1からバッファ2を介して送出されるビデオ信号
をアナログ信号からディジタル信号に変換するA/Dコ
ンバータ、4はA/Dコンバータ3より送出される信号
を垂直方向に拡大する垂直拡大回路、5は垂直拡大回路
4から送出される信号を水平方向に拡大する水平拡大回
路、6は水平拡大回路5から送出される信号をディジタ
ル信号からアナログ信号に変換するD/Aコンバータ、
7はバッファ、8は基準タイミング信号を発生させる同
期信号発生回路、9はコントローラである。同期信号発
生回路8から出力される同期信号は、コントローラ9を
介してA/Dコンバータ4,D/Aコンバータ6に夫々
入力され、これらを駆動するためのクロック信号として
使用される。又、コントローラ9は同期信号発生回路8
が出力する同期信号に同期して撮像素子1の駆動や、垂
直拡大回路4,水平拡大回路5の動作制御も行え得るよ
うに構成されている。尚、バッファ7から出力されるビ
デオ信号は、図示しないテレビモニタに入力され、前記
ビデオ信号を画像として観察等ができるように、又、同
期信号発生回路8から出力される同期信号も前記ビデオ
信号とともに前記テレビモニタに入力され、画像として
観察が可能となるように構成されている。
ことにより撮像を行う撮像素子、2はバッファ、3は撮
像素子1からバッファ2を介して送出されるビデオ信号
をアナログ信号からディジタル信号に変換するA/Dコ
ンバータ、4はA/Dコンバータ3より送出される信号
を垂直方向に拡大する垂直拡大回路、5は垂直拡大回路
4から送出される信号を水平方向に拡大する水平拡大回
路、6は水平拡大回路5から送出される信号をディジタ
ル信号からアナログ信号に変換するD/Aコンバータ、
7はバッファ、8は基準タイミング信号を発生させる同
期信号発生回路、9はコントローラである。同期信号発
生回路8から出力される同期信号は、コントローラ9を
介してA/Dコンバータ4,D/Aコンバータ6に夫々
入力され、これらを駆動するためのクロック信号として
使用される。又、コントローラ9は同期信号発生回路8
が出力する同期信号に同期して撮像素子1の駆動や、垂
直拡大回路4,水平拡大回路5の動作制御も行え得るよ
うに構成されている。尚、バッファ7から出力されるビ
デオ信号は、図示しないテレビモニタに入力され、前記
ビデオ信号を画像として観察等ができるように、又、同
期信号発生回路8から出力される同期信号も前記ビデオ
信号とともに前記テレビモニタに入力され、画像として
観察が可能となるように構成されている。
【0009】次に、垂直拡大回路4の構成を図2に基づ
き説明する。A/Dコンバータ3でディジタル変換され
たビデオ信号は垂直拡大回路4内のフレームメモリ10
に送出され記憶される。更に、フレームメモリ10から
の出力信号はラインメモリ11に送出され記憶される。
従って、フレームメモリ10,ラインメモリ11に夫々
記憶されたビデオ信号を読み出すことにより2ライン分
のデータを得ることができる。フレームメモリ10,ラ
インメモリ11からの出力信号は加算器12によって加
算される。一方で、フレームメモリ10からの出力信号
は垂直セレクタ13にも送出され、加算器12から送出
された出力信号とともに垂直セレクタ13において前記
2つの信号の何れか一方を選択して水平拡大回路5に送
出できるように構成されている。
き説明する。A/Dコンバータ3でディジタル変換され
たビデオ信号は垂直拡大回路4内のフレームメモリ10
に送出され記憶される。更に、フレームメモリ10から
の出力信号はラインメモリ11に送出され記憶される。
従って、フレームメモリ10,ラインメモリ11に夫々
記憶されたビデオ信号を読み出すことにより2ライン分
のデータを得ることができる。フレームメモリ10,ラ
インメモリ11からの出力信号は加算器12によって加
算される。一方で、フレームメモリ10からの出力信号
は垂直セレクタ13にも送出され、加算器12から送出
された出力信号とともに垂直セレクタ13において前記
2つの信号の何れか一方を選択して水平拡大回路5に送
出できるように構成されている。
【0010】次に、図4に基づき水平拡大回路5の構成
を説明する。垂直拡大回路4内の垂直セレクタ13から
の出力信号は水平拡大回路5内のラインメモリ14,1
5に夫々送出され記憶される。ラインメモリ14,15
からは相互に異なるピクセルデータを出力できるように
構成され、その2つの出力信号はP/S変換器17に送
出されると共に、加算器16にも送出され、そこで前記
2出力は加算される。更に、加算器16からの出力信号
もP/S変換器17へ送出される。尚、これらP/S変
換器17に送出されるデータは全てパラレルデータであ
る。P/S変換器17は入力した前記パラレルデータを
シリアルデータに変換し、これらシリアルデータを所定
の順でD/Aコンバータ6に送出できるように構成され
ている。
を説明する。垂直拡大回路4内の垂直セレクタ13から
の出力信号は水平拡大回路5内のラインメモリ14,1
5に夫々送出され記憶される。ラインメモリ14,15
からは相互に異なるピクセルデータを出力できるように
構成され、その2つの出力信号はP/S変換器17に送
出されると共に、加算器16にも送出され、そこで前記
2出力は加算される。更に、加算器16からの出力信号
もP/S変換器17へ送出される。尚、これらP/S変
換器17に送出されるデータは全てパラレルデータであ
る。P/S変換器17は入力した前記パラレルデータを
シリアルデータに変換し、これらシリアルデータを所定
の順でD/Aコンバータ6に送出できるように構成され
ている。
【0011】以下、本発明による装置の作用について説
明する。本実施例では、当該ビデオ信号を垂直,水平方
向ともに3倍に拡大されるものとする。撮像素子1で撮
像されたビデオ信号は、バッファ2を介した後A/Dコ
ンバータ3でディジタル変換され垂直拡大回路5に送出
され、垂直拡大回路5内のフレームメモリ10に記憶さ
れる。フレームメモリ10では、前記ビデオ信号を垂直
方向へ3倍に拡大するため、図3に示したように同一ラ
インデータを3回繰り返し出力する。ラインメモリ11
では、フレームメモリ10からの出力信号を3ラインお
きに記憶させることで、フレームメモリ10と同様3ラ
インずつ繰り返しデータ出力ができるようになってい
る。加算器12では、フレームメモリ10,ラインメモ
リ11双方からの出力信号が加算される。そして、垂直
セレクタ13において、フレームメモリ10と加算器1
2からの双方の出力信号を図3に示したように2対1の
割合で切換えながら出力することにより、垂直方向へ3
倍に拡大されたビデオ信号が得られる。尚、上記各デー
タの出力は同期信号発生回路8からの同期信号に同期し
て出力されるものである。
明する。本実施例では、当該ビデオ信号を垂直,水平方
向ともに3倍に拡大されるものとする。撮像素子1で撮
像されたビデオ信号は、バッファ2を介した後A/Dコ
ンバータ3でディジタル変換され垂直拡大回路5に送出
され、垂直拡大回路5内のフレームメモリ10に記憶さ
れる。フレームメモリ10では、前記ビデオ信号を垂直
方向へ3倍に拡大するため、図3に示したように同一ラ
インデータを3回繰り返し出力する。ラインメモリ11
では、フレームメモリ10からの出力信号を3ラインお
きに記憶させることで、フレームメモリ10と同様3ラ
インずつ繰り返しデータ出力ができるようになってい
る。加算器12では、フレームメモリ10,ラインメモ
リ11双方からの出力信号が加算される。そして、垂直
セレクタ13において、フレームメモリ10と加算器1
2からの双方の出力信号を図3に示したように2対1の
割合で切換えながら出力することにより、垂直方向へ3
倍に拡大されたビデオ信号が得られる。尚、上記各デー
タの出力は同期信号発生回路8からの同期信号に同期し
て出力されるものである。
【0012】垂直セレクタ13より出力されたビデオ信
号は水平拡大回路5内のラインメモリ14,15に夫々
送出され、4画素に対して1画素の割合で間引いた状態
で記憶される。ラインメモリ14では入力信号の4画素
目から、又、ラインメモリ15では入力信号の先頭画素
から当該データを間引くことによって、図5に示したよ
うに夫々隣合った画素をラインメモリ14,15から出
力できる。これら2つの出力と、更にこれら2出力を加
算器16により加算したデータとをP/S変換器17へ
と送出する。P/S変換器17では入力された4ワード
を1ワードに変換し、順に、ラインメモリ14,加算器
16,ラインメモリ15から送出されたデータを出力す
るように設定すると、図5に示したように水平方向に3
倍に拡大されたデータを得ることができる。ここでも、
前記垂直拡大回路4での作用と同様、各出力データは同
期信号発生回路8からの同期信号に同期して出力される
ものである。以上から当初のビデオ信号を、垂直,水平
方向ともに3倍に拡大したデータを得ることができる。
号は水平拡大回路5内のラインメモリ14,15に夫々
送出され、4画素に対して1画素の割合で間引いた状態
で記憶される。ラインメモリ14では入力信号の4画素
目から、又、ラインメモリ15では入力信号の先頭画素
から当該データを間引くことによって、図5に示したよ
うに夫々隣合った画素をラインメモリ14,15から出
力できる。これら2つの出力と、更にこれら2出力を加
算器16により加算したデータとをP/S変換器17へ
と送出する。P/S変換器17では入力された4ワード
を1ワードに変換し、順に、ラインメモリ14,加算器
16,ラインメモリ15から送出されたデータを出力す
るように設定すると、図5に示したように水平方向に3
倍に拡大されたデータを得ることができる。ここでも、
前記垂直拡大回路4での作用と同様、各出力データは同
期信号発生回路8からの同期信号に同期して出力される
ものである。以上から当初のビデオ信号を、垂直,水平
方向ともに3倍に拡大したデータを得ることができる。
【0013】次に、垂直拡大回路4に関する別の一例を
図6に基づき説明する。図6は、撮像素子1でインター
レース方式によって撮像する場合における垂直拡大回路
4の構成を示したものである。撮像素子1にて奇数フィ
ールドに撮像されたデータはフィールドメモリ18に記
憶され、又、偶数フィールドに撮像されたデータはフィ
ールドメモリ19に記憶される。フィールドメモリ1
8,19に夫々記憶されたデータは同時に読み出され、
その2出力は垂直セレクタ21へ送出される。一方で、
前記2出力は加算器20により加算された後垂直セレク
タ21に送出される。垂直セレクタ21では、フィール
ドメモリ18,19及び加算器20から送出されるデー
タを所定の順に切換えて水平拡大回路5へ送出できるよ
うに構成されている。
図6に基づき説明する。図6は、撮像素子1でインター
レース方式によって撮像する場合における垂直拡大回路
4の構成を示したものである。撮像素子1にて奇数フィ
ールドに撮像されたデータはフィールドメモリ18に記
憶され、又、偶数フィールドに撮像されたデータはフィ
ールドメモリ19に記憶される。フィールドメモリ1
8,19に夫々記憶されたデータは同時に読み出され、
その2出力は垂直セレクタ21へ送出される。一方で、
前記2出力は加算器20により加算された後垂直セレク
タ21に送出される。垂直セレクタ21では、フィール
ドメモリ18,19及び加算器20から送出されるデー
タを所定の順に切換えて水平拡大回路5へ送出できるよ
うに構成されている。
【0014】以下、図6に示した垂直拡大回路の作用に
ついて説明する。本実施例の垂直拡大回路においても、
垂直方向へ3倍に拡大されるものとする。撮像素子1に
おいて撮像されたビデオ信号は、バッファ2を介してA
/Dコンバータ3に送出される。このA/Dコンバータ
3により前記ビデオ信号はディジタル変換され、その後
前記ビデオ信号は奇数フィールド時にはフィールドメモ
リ18、偶数フィールド時にはフィールドメモリ19へ
送出され、記憶される。フィールドメモリ18,19に
夫々記憶されたデータは、図7に示したように同時に読
み出される。この際、同一ラインのデータを3回ずつ繰
り返し出力する。更に、垂直セレクタ21では送出され
たフィールドメモリ18,加算器20,フィールドメモ
リ19夫々からのデータをこの順に繰り返し出力する。
奇数フィールド,偶数フィールド時ともに同様の操作を
行い、バッファ7を介してテレビモニタに出力すると、
図8に示したような画面が表示される。ここで、実線は
奇数フィールド、点線は偶数フィールドの表示データを
示している。この図から明らかなように、当初のデータ
に比べて各々のライン数が3倍に増大しており、当該ビ
デオ信号が垂直方向に3倍に拡大されたことが分かる。
ついて説明する。本実施例の垂直拡大回路においても、
垂直方向へ3倍に拡大されるものとする。撮像素子1に
おいて撮像されたビデオ信号は、バッファ2を介してA
/Dコンバータ3に送出される。このA/Dコンバータ
3により前記ビデオ信号はディジタル変換され、その後
前記ビデオ信号は奇数フィールド時にはフィールドメモ
リ18、偶数フィールド時にはフィールドメモリ19へ
送出され、記憶される。フィールドメモリ18,19に
夫々記憶されたデータは、図7に示したように同時に読
み出される。この際、同一ラインのデータを3回ずつ繰
り返し出力する。更に、垂直セレクタ21では送出され
たフィールドメモリ18,加算器20,フィールドメモ
リ19夫々からのデータをこの順に繰り返し出力する。
奇数フィールド,偶数フィールド時ともに同様の操作を
行い、バッファ7を介してテレビモニタに出力すると、
図8に示したような画面が表示される。ここで、実線は
奇数フィールド、点線は偶数フィールドの表示データを
示している。この図から明らかなように、当初のデータ
に比べて各々のライン数が3倍に増大しており、当該ビ
デオ信号が垂直方向に3倍に拡大されたことが分かる。
【0015】
【発明の効果】本発明は上述のように構成されているの
で、小型,安価な回路で画像の拡大が実現できる。而
も、隣合ったライン、或いは画素のデータを加算して一
定の割合で切換えての出力が可能なため、画像拡大時に
おける解像度の低下を防ぐことができる。又、本発明で
は、ビデオ信号については特に明記していないが、RG
B3原色の信号を用いても良いし、輝度,色差信号を用
いることも可能である。NTSC規定のように、インタ
ーレース方式の信号であっても、図6に示した回路を使
用することにより対応できる。更に、フレームメモリ,
ラインメモリ,フィールドメモリの各記憶方式、又は、
読み出しレートや垂直セレクタ,P/S変換回路の切換
えタイミング等を変更することにより、画像拡大倍率が
n倍(n≧4,nは整数)であっても容易に実現でき
る。
で、小型,安価な回路で画像の拡大が実現できる。而
も、隣合ったライン、或いは画素のデータを加算して一
定の割合で切換えての出力が可能なため、画像拡大時に
おける解像度の低下を防ぐことができる。又、本発明で
は、ビデオ信号については特に明記していないが、RG
B3原色の信号を用いても良いし、輝度,色差信号を用
いることも可能である。NTSC規定のように、インタ
ーレース方式の信号であっても、図6に示した回路を使
用することにより対応できる。更に、フレームメモリ,
ラインメモリ,フィールドメモリの各記憶方式、又は、
読み出しレートや垂直セレクタ,P/S変換回路の切換
えタイミング等を変更することにより、画像拡大倍率が
n倍(n≧4,nは整数)であっても容易に実現でき
る。
【図1】本発明による画像処理装置の基本構成図であ
る。
る。
【図2】本発明による画像処理装置の垂直拡大回路の構
成を示した図である。
成を示した図である。
【図3】図2に示した垂直拡大回路の動作タイミングを
示す説明図である。
示す説明図である。
【図4】本発明による画像処理装置の水平拡大回路の構
成を示した図である。
成を示した図である。
【図5】図4に示した水平拡大回路の動作タイミングを
示す説明図である。
示す説明図である。
【図6】図2に示した垂直拡大回路の構成の他の実施例
を示した図である。
を示した図である。
【図7】図7に示した垂直拡大回路の動作タイミングを
示す説明図である。
示す説明図である。
【図8】図6に示した垂直拡大回路からの出力をテレビ
モニタにより表示した画面の状態を示した図である。
モニタにより表示した画面の状態を示した図である。
1 撮像素子 2,7 バッファ 3 A/Dコンバータ 4 垂直拡大回路 5 水平拡大回路 6 D/Aコンバータ 8 同期信号発生装置 9 コントローラ 10 フレームメモリ 11,14,15 ラインメモリ 12,16,20 加算器 13,21 垂直セレクタ 17 P/S変換器 18,19 フィールドメモリ L1 ,L2 ,・・・,D1 ,D2 ,・・・ 各出力デー
タ
タ
Claims (1)
- 【請求項1】 光学像を撮像する撮像手段と、複数のメ
モリによって構成され前記撮像手段より出力されるビデ
オ信号を記憶し隣合った2ラインを同時に読み出す第一
の画像記憶手段と、前記第一の画像記憶手段の出力する
2ラインのデータの加算を行う第一の画像演算手段と、
前記第一の画像記憶手段の出力と前記第一の画像演算手
段の出力を所定の順序で切換える第一の出力切換手段
と、前記第一の出力切換手段の出力を記憶し隣合った2
画素を同時に読み出す第二の画像記憶手段と、前記第二
の画像記憶手段から出力される2画素データの加算を行
う第二の画像演算手段と、前記第二の画像記憶手段と前
記第二の画像演算手段の出力を所定の順序で切換える第
二の出力切換手段とを備えたことを特徴とする画像処理
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5095977A JPH06311426A (ja) | 1993-04-22 | 1993-04-22 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5095977A JPH06311426A (ja) | 1993-04-22 | 1993-04-22 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06311426A true JPH06311426A (ja) | 1994-11-04 |
Family
ID=14152231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5095977A Withdrawn JPH06311426A (ja) | 1993-04-22 | 1993-04-22 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06311426A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762792B1 (en) | 1997-05-30 | 2004-07-13 | Sanyo Electric Co., Ltd. | Digital still camera |
US7408589B2 (en) | 2004-04-23 | 2008-08-05 | Sanyo Electric Co., Ltd. | Video signal processing circuit, video display, and display driving device |
-
1993
- 1993-04-22 JP JP5095977A patent/JPH06311426A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762792B1 (en) | 1997-05-30 | 2004-07-13 | Sanyo Electric Co., Ltd. | Digital still camera |
US7408589B2 (en) | 2004-04-23 | 2008-08-05 | Sanyo Electric Co., Ltd. | Video signal processing circuit, video display, and display driving device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4963981A (en) | Image sensor device capable of electronic zooming | |
JPH06505853A (ja) | ズーム及びパン効果のためのデジタル画像補間システム | |
KR20020095707A (ko) | 다채널 입력의 고화질 다중 화면 분할 장치 및 방법 | |
KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
KR101016490B1 (ko) | 화상 데이터의 변환 방법 및 변환 회로와, 전자 카메라 | |
JPH06311426A (ja) | 画像処理装置 | |
JP2002290838A (ja) | 映像信号処理方式及び撮像装置 | |
JP3237783B2 (ja) | 2画面表示テレビ受信機 | |
JPH0636020A (ja) | 撮像監視装置 | |
JPS61114682A (ja) | 画像処理回路 | |
JP3359446B2 (ja) | 電子部品の外観検査装置 | |
JP3400649B2 (ja) | モニタ装置における画像合成方法及び監視カメラ装置 | |
JPH0370288A (ja) | スキャンコンバータ | |
JPH07193747A (ja) | 画像表示装置 | |
JPH0316482A (ja) | 撮像装置 | |
JPH05341739A (ja) | 画面分割装置 | |
JP2005006078A (ja) | 撮像装置 | |
JPH10257444A (ja) | 画像入力方法及びその装置 | |
JPH09322152A (ja) | カメラシステム及び遊技機器用カメラシステム | |
JPH10210452A (ja) | 監視カメラシステムの画像合成方法 | |
JPH06292153A (ja) | 映像信号変換方法 | |
JP2006235434A (ja) | 表示パネル駆動装置、及び表示パネル駆動方法、デジタルカメラ | |
JPH06189213A (ja) | 分割画面出力機能付テレビ受信機 | |
JPH06149194A (ja) | 画像表示装置 | |
JPH08223553A (ja) | 画像スプリット方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |