JPH042006B2 - - Google Patents
Info
- Publication number
- JPH042006B2 JPH042006B2 JP57102764A JP10276482A JPH042006B2 JP H042006 B2 JPH042006 B2 JP H042006B2 JP 57102764 A JP57102764 A JP 57102764A JP 10276482 A JP10276482 A JP 10276482A JP H042006 B2 JPH042006 B2 JP H042006B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- intermediate frequency
- reference oscillator
- oscillation frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 239000000919 ceramic Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は、PLLラジオ受信機における同調制
御方式に係り、特に、中間周波数の設定方式に関
する。 一般に、PLLラジオ受信機においては、放送
信号と局部発振器としての電圧制御発振器の出力
信号を混合して中間周波信号に得ており、中間周
波数は電圧制御発振器の発振周波数が水晶振動子
により決まるため、例えばAM帯では450KHz、
FM帯では10.7MHzと所定の中間周波数に精度よ
く定まることができる。即ち、AM帯では、受信
帯域が522〜1611KHz、チヤンネルセパレーシヨ
ンが9KHzであり、位相比較器への基準周波数と
して9KHzを入力する場合は、プログラマブルデ
イバイダの分周数を108〜229とし、電圧制御発振
器の発振周波数を972〜2061KHzとすればよい。
尚、基準周波数9KHzは基準発振器の発振周波数
7.2MHzをリフアレンスデイバイダで800分周する
ことにより得られる。 ところが、中間周波増幅段のセラミツクフイル
タの中心周波数はバラツキが有り、必ずしも前述
の所定の中間周波数と一致していない。例えば、
セラミツクフイルタの中心周波数が所定の中間周
波数450KHzではなく、451KHzにずれていたとす
ると、522〜1611KHzの放送信号を受信するため
には、電圧制御発振器の発振周波数を973〜
2062KHzとすればよいがプログラマブルデイバイ
ダの分周数は所定の中間周波数450KHzに基づい
て108〜229と定められているため、電圧制御発振
器の発振周波数は972〜2061KHzとなり、従つて
最適同調点で受信することができない。 そこで、位相比較器への基準周波数を1KHzと
し、プログラマブルデバイダの分周数を973〜
2062に変更すれば、最適同調点での受信が可能と
なるが、このように位相比較器への基準周比数を
低くすることは、PLLのループゲイン低下によ
るＳ／Ｎ比の悪化等を招き特性上好ましくなく、
又、セラミツクフイルタの中心周波数が広範囲に
ばらつくため、各受信機毎に分周数に調節するの
は非常に面倒であり現実的ではない。更に中間周
波数のずれの補正は1KHz毎にしかできないとい
う問題点があつた。 そこで、本発明ではPLLの基準発振器の発振
周波数を可変することにより、これらの問題を解
決する。 即ち、セラミツクフイルタの中心周波数が
451KHzにずれている場合、例えば、522KHzの放
送信号を受信するには、プログラマブルデバイダ
の分周数は前述と同様108とし、基準発振器の発
振周波数をf1＝7.2M×973／972＝7.207407…ＭHz
とすれば、電圧制御発振器の発振周波数はf1÷
800×108＝973KHzとなり、中間周波数は973−
522＝451KHzとセラミツクフイルタの中心周波数
と一致するため、最適同調点での受信が可能にな
る。 ところが、基準発振器の発振周波数をf1にした
ままでは、1611KHzの放送信号を受信する場合、
電圧制御発振器の発振周波数がf1÷800×229＝
2063.120370…ＫHzとなり、従つて、中間周波数
は451KHzに対1KHz以上もずれてしまう。即ち、
1611KHzの放送信号を受信する時は、基準発振器
の発振周波数を、f2＝7.2M×2062／2061＝
7.203493…ＭHzとなくてはならない。このように
すれば、電圧制御発振器の発振周波数はf2÷800
×229＝2062KHzとなり中間周波数は451KHzとな
る。しかしながら逆に基準発振器の発振周波数を
f2にしたままでは、522KHzの放送信号を受信す
る場合、電圧周制御発振器の発振周波数がf2×
800×108＝972.471616…ＫHzとなり、中間周波数
はやはり500Hzずれてしまう。 本発明は、斯る点に鑑み、プリセツト選局やマ
ニユアル選局等のチヤンネル切換あるいはバンド
切換等の受信周波数変更時に、受信周波毎数に
PLLの基準発振器の発振周波数を変化させ、中
間周波数をセラミツクフイルタの中心周波数に設
定することにより最適同調点での受信を可能にし
た新規な同調制御方式を提供するものである。 以下、本発明の実施例を図面を参照しながら説
明する。 第１図は、本発明の実施例を示すブロツク図で
あり、１はアンテナ、２は混合回路、３はセラミ
ツクフイルタ等により成るフイルタ回路、４は中
間周波増幅回路、５は検波回路、６は低周波増幅
回路、７はスピーカである。又、８は局部発振器
としての電圧制御発振器、９はプログラマブルデ
イバイダ、１０は水晶振動子１１及び可変容量ダ
イオード１２を含む可変周波数基準発振器、１３
はリフアレンスバイダ、１４は位相比較器、１５
はローパスフイルタであり、これらにより一般的
なPLLを構成している。更に、１６は受信周波
数の変更を指示する信号Ｐに応じて、プログラマ
ブルデイバイダ９に各受信周波数に対応する分周
数を設定する分周数設定手段、１７は中間周波増
幅回路４より得られる中間周波信号VIFの強度を
判定する中間周波信号強度判定手段、１８は入力
されるデイジタル信号D0をアナログ信号に変換
し、このアナログ出力電圧V0を可変容量ダイオ
ード１２に印加し、基準発振器１０の発振周波数
f0を制御するＤ／Ａ変換器、１９は信号Ｐを入力
し受信周波数変更時に、中間周波数信号強度判定
手段１７の出力信号C0に応じてＤ／Ａ変換器１
８にデイジタル信号D0供給するＤ／Ａ変換制御
手段であり、このデイジタル信号D0の値を変え
基準発振器１０の発振周波数f0を変化させれば、
電圧制御発振器８の発振周波数fLが変化し、これ
に伴なつて、中間周波数fIFも変化する。 第２図は、中間周波数信号強度判定手段１７の
具体回路図であり、比較器２０の一端子には整流
された中間周波信号VIFが、そして、＋端子には判
定レベルVTが入力されている。 第３図は、中間周波数fIFと中間周波数信号VIF
との関係を示す特性図であり、中間周波信号VIF
はフイルタ回路３の中心周波数fDに対して略左右
対称な特性を示す。又、第４図はＤ／Ａ変換器１
８のデイジタル入力信号D0と出力電圧V0の関係
及び中間周波信号強度判定手段１７の出力信号
C0との関係を示す図である。 更に、第５図は分周数設定手段１６及びＤ／Ａ
変換制御手段１９の具体回路図であり、ここでは
受信周波数の変更を指示する信号Ｐとしてプリセ
ツト選局信号PSを用いている。第５図において、
２１はＤ／Ａ変換器１８にデイジタル信号D0供
給するためのアツプダウンカウンタ、２２はアツ
プダウンカウンタ２１の内容が所定のタイミング
でセツトされるダウンカウンタ、２３はダウンカ
ウンタ２２の内容が「０」になつたことを検出す
るNORゲート、２４は最上位ビツトのＤ入力端
子が接触され、最上位から最下位に順に出力が入
力されたシフトレジスタであり、その出力端子は
Ｄ／Ａ変換器１８に接続されており、PE端子が
「Ｈ」レベルのときはアツプダウンカウンタ２１
の内容をそのままデイジタル信号D0として、
Ｄ／Ａ変換器１８に供給する。 次に、本実施例の動作を第６図及び第７図のタ
イミングチヤートを参照しながら説明する。 ここで、この受信機のフイルタ回路３の中心周
波数は、第３図及び第４図に示すように、所定の
中間周波数450KHzからずれたfDであり、プリセ
ツト選局ボタンを押したときの中間周波数はこの
fDとは異なるfAであつて、そのときのアツプダウ
ンカウンタ２１の内容RAは「10」であつたとす
る。 先ず、プリセツト選局ボタンが押圧されると、
プリセツト選局信号PSが発生し、チヤンネルに
対応する分周数がプリセツトメモリ２５からアツ
プダウンカウンタ２６へ入力され、この分周数が
プログラマブルデイバイダ９に設定される。同時
に、RSフリツプフロツプ２７がリセツトされ、
信号Ｕ／Ｄが「Ｌ」レベルとなり、アツプダウン
カウンタ２１はダウンカウンタとして働き、又、
RSフリツプフロツク２８はセツトされ、シフト
レジスタ２４のPE端子が「Ｈ」レベルとなり、
アツプダウンカウンタ２１の内容がそのままＤ／
Ａ変換器１８に供給されるようになる。 次に、信号PSが入力されたＤフリツプフロツ
プ２９の出力信号PCは、クロツクφの立上がり
で「Ｈ」レベルとなるため、アツプダウンカウン
タ２１はANDゲート３０を介してクロツクφφを
ダウンカウントし始め、その内容RAは小さくな
つて行く。このため、Ｄ／Ａ変換器１８の出力電
圧V0は第４図の如く下降し、基準発振器１０の
発振周波数f0も下降する。それに伴い、中間周波
信号VIFも第３図の如く低下して行き、判定レベ
ルVTに達してしまう。すると、比較器２０の出
力信号C0は「Ｌ」レベルから「Ｈ」レベルに反
転し、RSフリツプフロツプ２７をセツトするた
め信号Ｕ／Ｄは「Ｈ」レベルとなりアツプダウン
カウンタ２１のカウンタ方向はアツプ方向とな
る。又、Ｔフリツプフロツプ３１のQ1信号も
「Ｈ」レベルとなるため、ANDゲート３２の出力
は「Ｈ」レベルとなり、判定レベルに達したとき
のアツプダウンカウンタ２１の内容RA「６」が
ダウカウンタ２２にセツトされ、その内容RBは
「６」となる。アツプダウンカウンタ２１は、今
後はクロツクφφをアツプカウントするので、そ
の内容が大きくなつて行き、Ｄ／Ａ変換器１８の
出力電圧V0も上昇する。従つて、発振周波数f0及
び中間周波信号VIFも上昇して行く。ところが、
アツプダウンカウンタ２１の内容RA及び発振周
波数f0は上昇し続けるが、中間周波信号VIFはフ
イルタ回路３の中心周波数fDを超えると、今後は
下降し始め、その後、再び判定レベルVTに達し
てしまう。すると、再び比較器２０の出力信号
C0が「Ｈ」レベルとなり、Ｔフリツプフロツプ
３３のQ2出力が「Ｈ」レベルとなるため、AND
ゲート３４を介してダウンカウンタ２２にクロツ
クφφが印加され始める。そして、アツプダウン
カウンタ２１は再び判定レベルに達したときの内
容RA「20」からさらにカウントをアツプし続け、
ダウンカウンタ２２はセツトされた内容RB「６」
からダウンカウントを行なう。 カウントが進み、ダウンカウンタ２２の内容が
「０」になると、NORゲート２３の出力信号RBO
が「Ｈ」レベルとなり、２個のＤフリツプフロツ
プ３５，３６及びANDゲート３７より成る切り
出し回路の出力信号CLDがＤフリツプフロツプ
２９をリセツトするので、出力信号RCが「Ｌ」
レベルとなり、アツプダウンカウンタ２１及びダ
ウンカウンタ２２へのクロツクφφの印加が停止
し、アツプダウンカウンタ２１の内容は「26」と
なる。即ち、中間周波信号VIFが最初に判定レベ
ルに達したときの内容「６」と、再び判定レベル
に達したときの内容「20」の和となる。更に、出
力信号CLDはORゲート３８を介してＴフリツプ
フロツプ３１及び３３をリセツトすると共にRS
フリツプフロツプ２８をリセツトするので、シフ
トレジスタ２４のPE端子が「Ｌ」レベルとなり、
アツプダウンカウンタ２１の内容がセツトされな
くなり、その内容は「26」のままとなる。ところ
が、出力信号CLDはクロツクφφの次の立ち上が
りで「Ｌ」レベルに反転するので、その立ち下が
りでシフトレジスタ２４は１ピツトだけ左シフト
し、その内容が1/2され「13」となる。これと同
時に、Ｄフリツプフロツプ３６の信号QBが「Ｈ」
レベルとなり、このときＤフリツプフロツプ３９
と信号Cも「Ｈ」レベルなので、ANDゲート４
０の出力信号G0が「Ｈ」レベルとなり、この信
号G0がアツプダウンカウンタ２１のPE端子に入
力され、シフトレジスタ２４の内容「13」がアツ
プダウンカウンタ２１にセツトされる。従つて、
シフトレジスタ２４の出力信号即ちＤ／Ａ変換器
１８の入力デイジタル信号D0としては、中間周
波信号VIFが最初に判定レベルに達したときの内
容「６」と、再び判定レベルに達したときの内容
「20」の中点の値「13」が、Ｄ／Ａ変換器１８に
供給されることとなる。 従つて、Ｄ／Ａ変換器１８の出力電圧V0は、
中間周波信号VIFが判定レベルに達したときの電
圧VBとVCの中点の電圧VDになり、基準発振器１
０の発振周波数f0も中間周波信号VIFが判定レベ
ルに達したときの周波数fOBとfOCの中点の周波数
fODに設定される。このため、中間周波数fIFはフ
イルタ回路３の中心周波数fDに設定されることと
なる。依つて、受信時においては、最適受信点で
の受信が可能となる。 さて、次に他のチヤンネルを選局しようとして
再び受信周波数を変更すると、プログラマブルデ
イバイダ９に設定される分周数が変化して、中間
周波数fIFが中心周波数fDからずれてしまうが、受
信周波数の変更時には、前述と同様の動作が行な
われ、基準発振器１０の発振周波数が制御される
ので、中間周波数fIFは再び中心周波数fDに設定さ
れる。 本実施例では、基準発振器１０の発振周波数を
最初下降させ、その後上昇させるように制御した
が、逆に、最初上昇させ、その後下降させるよう
に制御してもよい。 尚、第３図の１点鎖線で示すように放送信号レ
ベルが低いときや、受信周波数変更時に中間周波
数fAがfBより低くなつてしまう場合は、第２図に
示すようなトランジスタ４１を設けてこれをオン
することにより、判定レベルを第３図に示すよう
にVTからより低いVT′に切換えればよい。又第５
図に示す回路は一実施例であり、例えば、マイク
ロコンピユータを用いて同様の動作を行なわせて
もよい。さらに、ある程度の誤差が許される場合
は、近接チヤンネルでは基準発振器１０の発振周
波数を変化させず、受信周波数が大きく変わると
きだけ発振周波数を変化させるようにする等多少
の変更を行なつても差しつかえない。 本発明による同調制御方式は、上述の如く、受
信周波数変更時に、中間周波信号の強度を判定し
ながら、RLLの基準発振器の発振周波数を変化
されるので、中間周波数を確実に中間周波増巾段
のフイルタの中心周波数に設定でき、従つて、最
適同調点での受信が可能となる。又、中間周波数
の設定が自動的に行なえるので、受信機毎の中間
周波数の設定に関する調整が全く不要となり、し
かも、フイルタの選別に関しても、従来のように
厳密に行なう必要がなくなる等多くの利点を有す
る。
御方式に係り、特に、中間周波数の設定方式に関
する。 一般に、PLLラジオ受信機においては、放送
信号と局部発振器としての電圧制御発振器の出力
信号を混合して中間周波信号に得ており、中間周
波数は電圧制御発振器の発振周波数が水晶振動子
により決まるため、例えばAM帯では450KHz、
FM帯では10.7MHzと所定の中間周波数に精度よ
く定まることができる。即ち、AM帯では、受信
帯域が522〜1611KHz、チヤンネルセパレーシヨ
ンが9KHzであり、位相比較器への基準周波数と
して9KHzを入力する場合は、プログラマブルデ
イバイダの分周数を108〜229とし、電圧制御発振
器の発振周波数を972〜2061KHzとすればよい。
尚、基準周波数9KHzは基準発振器の発振周波数
7.2MHzをリフアレンスデイバイダで800分周する
ことにより得られる。 ところが、中間周波増幅段のセラミツクフイル
タの中心周波数はバラツキが有り、必ずしも前述
の所定の中間周波数と一致していない。例えば、
セラミツクフイルタの中心周波数が所定の中間周
波数450KHzではなく、451KHzにずれていたとす
ると、522〜1611KHzの放送信号を受信するため
には、電圧制御発振器の発振周波数を973〜
2062KHzとすればよいがプログラマブルデイバイ
ダの分周数は所定の中間周波数450KHzに基づい
て108〜229と定められているため、電圧制御発振
器の発振周波数は972〜2061KHzとなり、従つて
最適同調点で受信することができない。 そこで、位相比較器への基準周波数を1KHzと
し、プログラマブルデバイダの分周数を973〜
2062に変更すれば、最適同調点での受信が可能と
なるが、このように位相比較器への基準周比数を
低くすることは、PLLのループゲイン低下によ
るＳ／Ｎ比の悪化等を招き特性上好ましくなく、
又、セラミツクフイルタの中心周波数が広範囲に
ばらつくため、各受信機毎に分周数に調節するの
は非常に面倒であり現実的ではない。更に中間周
波数のずれの補正は1KHz毎にしかできないとい
う問題点があつた。 そこで、本発明ではPLLの基準発振器の発振
周波数を可変することにより、これらの問題を解
決する。 即ち、セラミツクフイルタの中心周波数が
451KHzにずれている場合、例えば、522KHzの放
送信号を受信するには、プログラマブルデバイダ
の分周数は前述と同様108とし、基準発振器の発
振周波数をf1＝7.2M×973／972＝7.207407…ＭHz
とすれば、電圧制御発振器の発振周波数はf1÷
800×108＝973KHzとなり、中間周波数は973−
522＝451KHzとセラミツクフイルタの中心周波数
と一致するため、最適同調点での受信が可能にな
る。 ところが、基準発振器の発振周波数をf1にした
ままでは、1611KHzの放送信号を受信する場合、
電圧制御発振器の発振周波数がf1÷800×229＝
2063.120370…ＫHzとなり、従つて、中間周波数
は451KHzに対1KHz以上もずれてしまう。即ち、
1611KHzの放送信号を受信する時は、基準発振器
の発振周波数を、f2＝7.2M×2062／2061＝
7.203493…ＭHzとなくてはならない。このように
すれば、電圧制御発振器の発振周波数はf2÷800
×229＝2062KHzとなり中間周波数は451KHzとな
る。しかしながら逆に基準発振器の発振周波数を
f2にしたままでは、522KHzの放送信号を受信す
る場合、電圧周制御発振器の発振周波数がf2×
800×108＝972.471616…ＫHzとなり、中間周波数
はやはり500Hzずれてしまう。 本発明は、斯る点に鑑み、プリセツト選局やマ
ニユアル選局等のチヤンネル切換あるいはバンド
切換等の受信周波数変更時に、受信周波毎数に
PLLの基準発振器の発振周波数を変化させ、中
間周波数をセラミツクフイルタの中心周波数に設
定することにより最適同調点での受信を可能にし
た新規な同調制御方式を提供するものである。 以下、本発明の実施例を図面を参照しながら説
明する。 第１図は、本発明の実施例を示すブロツク図で
あり、１はアンテナ、２は混合回路、３はセラミ
ツクフイルタ等により成るフイルタ回路、４は中
間周波増幅回路、５は検波回路、６は低周波増幅
回路、７はスピーカである。又、８は局部発振器
としての電圧制御発振器、９はプログラマブルデ
イバイダ、１０は水晶振動子１１及び可変容量ダ
イオード１２を含む可変周波数基準発振器、１３
はリフアレンスバイダ、１４は位相比較器、１５
はローパスフイルタであり、これらにより一般的
なPLLを構成している。更に、１６は受信周波
数の変更を指示する信号Ｐに応じて、プログラマ
ブルデイバイダ９に各受信周波数に対応する分周
数を設定する分周数設定手段、１７は中間周波増
幅回路４より得られる中間周波信号VIFの強度を
判定する中間周波信号強度判定手段、１８は入力
されるデイジタル信号D0をアナログ信号に変換
し、このアナログ出力電圧V0を可変容量ダイオ
ード１２に印加し、基準発振器１０の発振周波数
f0を制御するＤ／Ａ変換器、１９は信号Ｐを入力
し受信周波数変更時に、中間周波数信号強度判定
手段１７の出力信号C0に応じてＤ／Ａ変換器１
８にデイジタル信号D0供給するＤ／Ａ変換制御
手段であり、このデイジタル信号D0の値を変え
基準発振器１０の発振周波数f0を変化させれば、
電圧制御発振器８の発振周波数fLが変化し、これ
に伴なつて、中間周波数fIFも変化する。 第２図は、中間周波数信号強度判定手段１７の
具体回路図であり、比較器２０の一端子には整流
された中間周波信号VIFが、そして、＋端子には判
定レベルVTが入力されている。 第３図は、中間周波数fIFと中間周波数信号VIF
との関係を示す特性図であり、中間周波信号VIF
はフイルタ回路３の中心周波数fDに対して略左右
対称な特性を示す。又、第４図はＤ／Ａ変換器１
８のデイジタル入力信号D0と出力電圧V0の関係
及び中間周波信号強度判定手段１７の出力信号
C0との関係を示す図である。 更に、第５図は分周数設定手段１６及びＤ／Ａ
変換制御手段１９の具体回路図であり、ここでは
受信周波数の変更を指示する信号Ｐとしてプリセ
ツト選局信号PSを用いている。第５図において、
２１はＤ／Ａ変換器１８にデイジタル信号D0供
給するためのアツプダウンカウンタ、２２はアツ
プダウンカウンタ２１の内容が所定のタイミング
でセツトされるダウンカウンタ、２３はダウンカ
ウンタ２２の内容が「０」になつたことを検出す
るNORゲート、２４は最上位ビツトのＤ入力端
子が接触され、最上位から最下位に順に出力が入
力されたシフトレジスタであり、その出力端子は
Ｄ／Ａ変換器１８に接続されており、PE端子が
「Ｈ」レベルのときはアツプダウンカウンタ２１
の内容をそのままデイジタル信号D0として、
Ｄ／Ａ変換器１８に供給する。 次に、本実施例の動作を第６図及び第７図のタ
イミングチヤートを参照しながら説明する。 ここで、この受信機のフイルタ回路３の中心周
波数は、第３図及び第４図に示すように、所定の
中間周波数450KHzからずれたfDであり、プリセ
ツト選局ボタンを押したときの中間周波数はこの
fDとは異なるfAであつて、そのときのアツプダウ
ンカウンタ２１の内容RAは「10」であつたとす
る。 先ず、プリセツト選局ボタンが押圧されると、
プリセツト選局信号PSが発生し、チヤンネルに
対応する分周数がプリセツトメモリ２５からアツ
プダウンカウンタ２６へ入力され、この分周数が
プログラマブルデイバイダ９に設定される。同時
に、RSフリツプフロツプ２７がリセツトされ、
信号Ｕ／Ｄが「Ｌ」レベルとなり、アツプダウン
カウンタ２１はダウンカウンタとして働き、又、
RSフリツプフロツク２８はセツトされ、シフト
レジスタ２４のPE端子が「Ｈ」レベルとなり、
アツプダウンカウンタ２１の内容がそのままＤ／
Ａ変換器１８に供給されるようになる。 次に、信号PSが入力されたＤフリツプフロツ
プ２９の出力信号PCは、クロツクφの立上がり
で「Ｈ」レベルとなるため、アツプダウンカウン
タ２１はANDゲート３０を介してクロツクφφを
ダウンカウントし始め、その内容RAは小さくな
つて行く。このため、Ｄ／Ａ変換器１８の出力電
圧V0は第４図の如く下降し、基準発振器１０の
発振周波数f0も下降する。それに伴い、中間周波
信号VIFも第３図の如く低下して行き、判定レベ
ルVTに達してしまう。すると、比較器２０の出
力信号C0は「Ｌ」レベルから「Ｈ」レベルに反
転し、RSフリツプフロツプ２７をセツトするた
め信号Ｕ／Ｄは「Ｈ」レベルとなりアツプダウン
カウンタ２１のカウンタ方向はアツプ方向とな
る。又、Ｔフリツプフロツプ３１のQ1信号も
「Ｈ」レベルとなるため、ANDゲート３２の出力
は「Ｈ」レベルとなり、判定レベルに達したとき
のアツプダウンカウンタ２１の内容RA「６」が
ダウカウンタ２２にセツトされ、その内容RBは
「６」となる。アツプダウンカウンタ２１は、今
後はクロツクφφをアツプカウントするので、そ
の内容が大きくなつて行き、Ｄ／Ａ変換器１８の
出力電圧V0も上昇する。従つて、発振周波数f0及
び中間周波信号VIFも上昇して行く。ところが、
アツプダウンカウンタ２１の内容RA及び発振周
波数f0は上昇し続けるが、中間周波信号VIFはフ
イルタ回路３の中心周波数fDを超えると、今後は
下降し始め、その後、再び判定レベルVTに達し
てしまう。すると、再び比較器２０の出力信号
C0が「Ｈ」レベルとなり、Ｔフリツプフロツプ
３３のQ2出力が「Ｈ」レベルとなるため、AND
ゲート３４を介してダウンカウンタ２２にクロツ
クφφが印加され始める。そして、アツプダウン
カウンタ２１は再び判定レベルに達したときの内
容RA「20」からさらにカウントをアツプし続け、
ダウンカウンタ２２はセツトされた内容RB「６」
からダウンカウントを行なう。 カウントが進み、ダウンカウンタ２２の内容が
「０」になると、NORゲート２３の出力信号RBO
が「Ｈ」レベルとなり、２個のＤフリツプフロツ
プ３５，３６及びANDゲート３７より成る切り
出し回路の出力信号CLDがＤフリツプフロツプ
２９をリセツトするので、出力信号RCが「Ｌ」
レベルとなり、アツプダウンカウンタ２１及びダ
ウンカウンタ２２へのクロツクφφの印加が停止
し、アツプダウンカウンタ２１の内容は「26」と
なる。即ち、中間周波信号VIFが最初に判定レベ
ルに達したときの内容「６」と、再び判定レベル
に達したときの内容「20」の和となる。更に、出
力信号CLDはORゲート３８を介してＴフリツプ
フロツプ３１及び３３をリセツトすると共にRS
フリツプフロツプ２８をリセツトするので、シフ
トレジスタ２４のPE端子が「Ｌ」レベルとなり、
アツプダウンカウンタ２１の内容がセツトされな
くなり、その内容は「26」のままとなる。ところ
が、出力信号CLDはクロツクφφの次の立ち上が
りで「Ｌ」レベルに反転するので、その立ち下が
りでシフトレジスタ２４は１ピツトだけ左シフト
し、その内容が1/2され「13」となる。これと同
時に、Ｄフリツプフロツプ３６の信号QBが「Ｈ」
レベルとなり、このときＤフリツプフロツプ３９
と信号Cも「Ｈ」レベルなので、ANDゲート４
０の出力信号G0が「Ｈ」レベルとなり、この信
号G0がアツプダウンカウンタ２１のPE端子に入
力され、シフトレジスタ２４の内容「13」がアツ
プダウンカウンタ２１にセツトされる。従つて、
シフトレジスタ２４の出力信号即ちＤ／Ａ変換器
１８の入力デイジタル信号D0としては、中間周
波信号VIFが最初に判定レベルに達したときの内
容「６」と、再び判定レベルに達したときの内容
「20」の中点の値「13」が、Ｄ／Ａ変換器１８に
供給されることとなる。 従つて、Ｄ／Ａ変換器１８の出力電圧V0は、
中間周波信号VIFが判定レベルに達したときの電
圧VBとVCの中点の電圧VDになり、基準発振器１
０の発振周波数f0も中間周波信号VIFが判定レベ
ルに達したときの周波数fOBとfOCの中点の周波数
fODに設定される。このため、中間周波数fIFはフ
イルタ回路３の中心周波数fDに設定されることと
なる。依つて、受信時においては、最適受信点で
の受信が可能となる。 さて、次に他のチヤンネルを選局しようとして
再び受信周波数を変更すると、プログラマブルデ
イバイダ９に設定される分周数が変化して、中間
周波数fIFが中心周波数fDからずれてしまうが、受
信周波数の変更時には、前述と同様の動作が行な
われ、基準発振器１０の発振周波数が制御される
ので、中間周波数fIFは再び中心周波数fDに設定さ
れる。 本実施例では、基準発振器１０の発振周波数を
最初下降させ、その後上昇させるように制御した
が、逆に、最初上昇させ、その後下降させるよう
に制御してもよい。 尚、第３図の１点鎖線で示すように放送信号レ
ベルが低いときや、受信周波数変更時に中間周波
数fAがfBより低くなつてしまう場合は、第２図に
示すようなトランジスタ４１を設けてこれをオン
することにより、判定レベルを第３図に示すよう
にVTからより低いVT′に切換えればよい。又第５
図に示す回路は一実施例であり、例えば、マイク
ロコンピユータを用いて同様の動作を行なわせて
もよい。さらに、ある程度の誤差が許される場合
は、近接チヤンネルでは基準発振器１０の発振周
波数を変化させず、受信周波数が大きく変わると
きだけ発振周波数を変化させるようにする等多少
の変更を行なつても差しつかえない。 本発明による同調制御方式は、上述の如く、受
信周波数変更時に、中間周波信号の強度を判定し
ながら、RLLの基準発振器の発振周波数を変化
されるので、中間周波数を確実に中間周波増巾段
のフイルタの中心周波数に設定でき、従つて、最
適同調点での受信が可能となる。又、中間周波数
の設定が自動的に行なえるので、受信機毎の中間
周波数の設定に関する調整が全く不要となり、し
かも、フイルタの選別に関しても、従来のように
厳密に行なう必要がなくなる等多くの利点を有す
る。
第１図は本発明の実施例を示すブロツク図、第
２図は中間周波信号強度判定手段の具体回路図、
第３図は中間周波数fIFと中間周波信号VIFとの関
係を示す特性図、第４図はＤ／Ａ変換器のデイジ
タル入力信号D0と出力電圧V0との関係及び中間
周波信号強度判定手段の出力信号C0との関係を
示す特性図、第５図は分周数設定手段及びＤ／Ａ
変換制御手段の具体回路図、第６図イ〜ハ及び第
７図イ〜ルは本実施例の動作を説明するためのタ
イミングチヤートである。 主な図番の説明、２……混合回路、３……フイ
ルタ回路、４……中間周波増幅回路、８……電圧
制御発振器、９……プログラマブルデイバイダ、
１０……基準発振器、１３……リフアレンスデイ
バイダ、１４……位相比較器、１５……ローパス
フイルタ、１６……分周数設定手段、１７……中
間周波信号強度判定手段、１８……Ｄ／Ａ変換
器、１９……Ｄ／Ａ変換制御手段、２０……比較
器、２１……アツプダウンカウンタ、２２……ダ
ウンカウンタ、２４……シフトレジスタ。
２図は中間周波信号強度判定手段の具体回路図、
第３図は中間周波数fIFと中間周波信号VIFとの関
係を示す特性図、第４図はＤ／Ａ変換器のデイジ
タル入力信号D0と出力電圧V0との関係及び中間
周波信号強度判定手段の出力信号C0との関係を
示す特性図、第５図は分周数設定手段及びＤ／Ａ
変換制御手段の具体回路図、第６図イ〜ハ及び第
７図イ〜ルは本実施例の動作を説明するためのタ
イミングチヤートである。 主な図番の説明、２……混合回路、３……フイ
ルタ回路、４……中間周波増幅回路、８……電圧
制御発振器、９……プログラマブルデイバイダ、
１０……基準発振器、１３……リフアレンスデイ
バイダ、１４……位相比較器、１５……ローパス
フイルタ、１６……分周数設定手段、１７……中
間周波信号強度判定手段、１８……Ｄ／Ａ変換
器、１９……Ｄ／Ａ変換制御手段、２０……比較
器、２１……アツプダウンカウンタ、２２……ダ
ウンカウンタ、２４……シフトレジスタ。
Claims (1)
- １ 局部発振周波数信号を発生する電圧制御発振
器と、前記局部発振周波数を分周するプログラマ
ブルデイバイダと、発振周波数が可変である可変
周波数基準発振器と、該可変周波数基準発振器か
らえられる信号と前記プログラマブルデイバイダ
の出力信号が印加され前記電圧制御発振器の発振
周波数を制御する位相比較器と、前記局部発振周
波数信号と受信周波数信号から得られた中間周波
数信号の信号強度が所定のレベルになつたことを
判定する中間周波数信号強度判定手段と、該中間
周波数信号強度判定手段によつて制御され前記可
変周波数基準発振器の発振周波数を制御する中間
周波数補正手段を備え、受信時に前記プログラマ
ブルデイバイダに受信周波数に応じた分周比デー
タを設定して受信動作を開始すると共に、前記中
間周波数補正手段が、前記可変周波数基準発振器
の発振周波数を下降又は上昇させ、前記中間周波
数信号強度判定手段の判定レベルに達したときの
前記可変周波数基準発振器の発振周波数を第１周
波数として記憶し、次に前記可変周波数基準発振
器の発振周波数を上昇又は下降させ、前記中間周
波数信号強度判定手段の判定レベルに達したとき
の前記可変周波数基準発振器の発振周波数を第２
周波数として記憶し、前記第１周波数と第２周波
数の概略中点の周波数に前記前記可変周波数基準
発振器の発振周波数を設定することを特徴とした
同調制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10276482A JPS58219813A (ja) | 1982-06-14 | 1982-06-14 | 同調制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10276482A JPS58219813A (ja) | 1982-06-14 | 1982-06-14 | 同調制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219813A JPS58219813A (ja) | 1983-12-21 |
| JPH042006B2 true JPH042006B2 (ja) | 1992-01-16 |
Family
ID=14336248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10276482A Granted JPS58219813A (ja) | 1982-06-14 | 1982-06-14 | 同調制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219813A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576476B2 (ja) * | 1986-10-16 | 1997-01-29 | 日本電気株式会社 | 無線通信装置 |
| JP2822378B2 (ja) * | 1987-12-03 | 1998-11-11 | 日本電気株式会社 | Ｆｍ受信機の中間周波数自動調整方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5573144A (en) * | 1978-11-27 | 1980-06-02 | Sharp Corp | Channel selection device for radio receiver or the like |
-
1982
- 1982-06-14 JP JP10276482A patent/JPS58219813A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5573144A (en) * | 1978-11-27 | 1980-06-02 | Sharp Corp | Channel selection device for radio receiver or the like |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58219813A (ja) | 1983-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450621A (en) | Radio receiver with digital control loop for coarse frequency acquisition and analog control loop for frequency lock-in | |
| US5752174A (en) | Radio receiver with automatic adjustment of oscillation frequencies | |
| JP2594141B2 (ja) | ディジタル位相検出器及び該ディジタル位相検出器を有する周波数シンセサイザ | |
| EP0028100B1 (en) | Tuning control apparatus for a receiver | |
| US4494090A (en) | Frequency modulation system for a frequency synthesizer | |
| US4344187A (en) | Radio receiver with system for maintaining optimum tuning | |
| JPH042006B2 (ja) | ||
| JPH0342807B2 (ja) | ||
| JPH0374058B2 (ja) | ||
| JPH11308101A (ja) | チューナ装置 | |
| JPS6042658B2 (ja) | 中間周波数補正回路 | |
| JPH0131756B2 (ja) | ||
| JPS627729B2 (ja) | ||
| JPH0374057B2 (ja) | ||
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPH0254705B2 (ja) | ||
| JPS5831052B2 (ja) | ジユシンソウチ | |
| JP3833824B2 (ja) | 高周波発振器 | |
| JP2001086183A (ja) | デジタル変調信号受信機 | |
| JP2822378B2 (ja) | Ｆｍ受信機の中間周波数自動調整方式 | |
| JPS5883446A (ja) | 受信機 | |
| JP2815980B2 (ja) | Ｐｌｌ周波数シンセサイザー受信機のチャンネルステップ設定方法 | |
| JPH0514569Y2 (ja) | ||
| JPS639153Y2 (ja) | ||
| JPS6242535B2 (ja) |