JPH04195890A

JPH04195890A - メモリシステム、メモリ素子およびリフレッシュ方式

Info

Publication number: JPH04195890A
Application number: JP2323017A
Authority: JP
Inventors: Kazuhide Nishiyama; 一秀西山; Hiroyuki Sumii; 隅井　裕之; Shigeto Osuji; 成人大條; Masaru Abei; 大安部井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-11-28
Filing date: 1990-11-28
Publication date: 1992-07-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕本発明は、電池駆動の電子機器に用いられるメモリシス
テムの省電力化に関するものである。〔従来の技術〕使用場所を選ばない電池駆動のブック形、ノート型と呼
ぶ携帯形パソコン、ワープロが普及しつつある。このよ
うな製品の例として、日立製作所のワープロ「ワードパ
ルＢＰ−ＩＪがある。これらの製品は電源のないところ
でも使用できるように電池駆動になっているが、現在の
電池駆動時間は短かく、省電力設計による長時間駆動が
要求されている。これらの製品の電力消費源はいくつかあるが、その一つ
として、メモリシステムがある。そのメモリシステムに
用いられるメモリには、良く知られているように、大容
量、低コストであるが、消費電力の多いＤＲＡＭ　（ダ
イナミックＲＡＭ）と低消費電力であるが、高コストの
ＳＲＡＭ（スタティックＲＡＭ）がある。上述のパソコ
ン、ワープロにおいては、容量、コストを考慮してＤＲ
ＡＭを使用することが多い。ところが上述したようにＤ
ＲＡＭは電力消費が大きく、製品全体の消費電力の増大
につながっていた。製品全体の低消費電力化にはＤＲＡ
Ｍの消費電力低減が有効である。また、リフレッシュ動作中はＣＰＵのメモリアクセスは
できないため、頻繁にリフレッシュを行うと処理速度が
低下するという欠点もある。〔発明が解決しようとする課題〕以上述べたように、電池駆動の携帯形電子機器に用いら
れるメモリシステムにおいて、コストダウンを目的とし
てＤＲＡＭを使用しているために、消費電力が大きく、
また、リフレッシュと競合してＣＰＵのアクセスが制限
されるために、処理速度が低下するという欠点がある。本発明の主たる目的は、上記メモリシステムにおいてＤ
ＲＡＭの消費電力を低減し、製品全体の低消費電力化を
図ることである。第二の目的は、機器の低消費電力化に有効なりＲＡＭを
提供することである。〔課題を解決するための手段〕ＤＲＡＭの電力消費の要因の一つにリフレッシュがある
。ＤＲＡＭは容量性の一時記憶素子であるため、情報を
書き込んだままにしておくと放電して、情報が失われて
しまう。通常は、製品に規定された記憶保持時間以内に
、読み書き動作又は、リフレッシュ動作を行うことで再
び充電し、記憶内容を保持する。ところが、その記憶保
持時間は周囲温度に大きく依存することが知られている
。具体的には日経エレクトロニクス１９８７．８．１０号
、１８０ページに掲載されているように、第２図の特性
を持つことが知られている。この第２図は、縦軸に対数
表現された記憶保持時間を、横軸に周囲温度をとってあ
り、周囲温度が上昇すると、急激に記憶保持時間が短く
なることがわかる。そして、）現在の電子機器において
は保証温度全範囲において電荷保持時間を満たすように
、いつも、最悪条件を考慮したリフレッシュをしている
。そのため、通常の使用条件においては、過剰にリフレ
ッシュしていることになり、余分な電力を消費している
。すなわち、周囲温度に対応した最適なリフレッシュ時間
を設定することで、通常の温度における、消費電力を下
げることができる。また、メモリ素子内部に電荷保持量検知用セルを設け、
この電圧を監視し、リフレッシュの必要が生じる募でリ
フレッシュを行わないことで余分なリフレッシュ動作に
よる余分な電力消費を回避できる。〔作用〕第一の実施例においては温度センサ、Ａ／Ｄコンバータ
から構成される温度検知手段を設け、中央演算処理装置
（以下、ＣＰＵ）は、温度検知手段の出力情報から周囲
温度に依存したリフレッシュ時間を設定し、省電力化を
行う。第二の実施例においてはメモリ素子そのものの内部に、
情報記憶用セルより早く放電する電圧監視用セルとその
電圧監視用セルの電圧を監視、基準電圧と比較する比較
回路を内蔵し、電圧監視用セルが放電して電圧が低下し
てきたら、リフレッシュ要求をだし、その要求にしたが
ってリフレッシュを行う。〔実施例〕以下、本発明の実施例を図を用いて説明する。第１図は本発明の第一の実施例を示すブロック図で、１
はＣＰＵ、２はデータ、アドレス等の情報が流れるシス
テムバス、３は機器の制御プログラム等が格納されてい
るＲＯＭ、４は使用中の種々の情報を記憶するＤＲＡＭ
で、本発明の対象となるものである。５はいろいろな情
報、処理結果等を表示する表示装置、６はキーボードで
、ＣＰＵ１に対する命令などを入力する。７は温度検知
手段、８はＤＲＡＭ４のリフレッシュを行うリフレッシ
ュ手段で、その内部に初期値設定可能なタイマを持って
おり、ＣＰＵＩが設定する値に応じた間隔毎に、リフレ
ッシュ要求をメモリアクセス制御手段１０に出し、リフ
レッシュする。９はリフレッシュするためのアドレスや制御信号を与え
るためのリフレッシュバス、１０はシステムバス上のメ
モリアクセス信号と、リフレッシュバス９を切り替えて
、ＤＲＡＭ４に与えるメモリアクセス制御手段、１１は
ＤＲＡＭ４を読み書きする際のアドレス、データ、制御
信号が流れるメモリバスである。第３図は第１図の温度
検知手段７の詳細なブロック図で、１，２は第１図と同
様である。７１はサーミスタなどの温度センサ、７２は
温度検知手段のアナログ出力値をＣＰＵＩが読み取れる
ようにデジタルデータに変換するＡ／Ｄコンバータ、７
３はＡ／Ｄコンバータの出力データをＣＰＵＩが読み取
るためのＩ１０ボート、７４はＩ１０ボートの出力であ
る温度情報である。第１図、第３図を用いて本発明の詳細な説明する。通常、第１図に示すブロック図において、ＣＰＵ１はキ
ーボード６から入力された命令を受け、ＲＯＭ３に格納
されているプログラムに従って、ＤＲＡＭ４を用いて占
められた処理を行い、表示装置５にその結果、処理内容
を表示する。この時、ＤＲＡＭ４をアクセスするための
信号はシステムバス２からメモリアクセス制御手段ＩＯ
，メモリバス１１を介して、与えられる。前述したように、ＤＲＡＭ４はリフレッシュが必要なの
で、リフレッシュ手段８は、定期的にリフレッシュバス
９を通じて、メモリアクセス制御手段１０にリフレッシ
ュ要求を出し、メモリアクセス制御手段１０はメモリバ
ス１１に、リフレッシュバス９を通じて与えられるリフ
レッシュアドレスと必要な制御信号を与え、リフレッシ
ュを行う。この時、ＣＰＵＩのＤＲＡＭ４アクセスとリ
フレッシュが競合した場合には、ＣＰＵＩを待たせるよ
うに制御する。リフレッシュそのものの具体的な方式に
ついてはＲＡＳオンリーリフレッシュ方式や、ＣＡＳビ
フォアＲＡＳリフレッシュ方式などがあるが、いずれも
よく知られているので説明は省略する。また、ＣＰＵＩはＲＯＭ３又はＤＲＡＭ４内部に、温度
検知手段７から得た温度情報とその温度に最適なリフレ
ッシュ間隔に関する情報、具体的には、第２図の内容を
マツプあるいは式を記憶しておき、その情報に基づいた
リフレッシュ間隔をリフレッシュ手段８に設定する。この点について、第３図を用いて説明する。第３図にお
いて、温度センサ７１から出力されるアナログ信号は、
Ａ／Ｄコンバータ７２によってデジタル信号に変換され
、Ｉ１０ボート７３を介して出力される。ＣＰＵＩはこ
のＩ１０ボート７３を読むことで、温度情報７４を得る
ことができる。ＣＰＵＩは定期的にこれを行うことで温
度変化を知ることができ、随時、最適なリフレッシュ間
隔をリフレッシュ手段８に設定して、消費電力を抑える
ことができる。なお、この実施例では温度のみを検知する例を述べたが
、温度検知手段７と同様にＡ／Ｄコンバータを用いて電
源電圧を検出する電圧検知手段を設け、その電圧によっ
て、リフレッシュ期間を制御することも可能である。温
度検知手段と電圧検知手段を設け、温度と電圧の両方で
制御することもできる。第二の実施例を説明する前にＤＲＡＭの概略動作を説明
する。ＤＲＡＭはロウアドレスとカラムアドレスを与え、特定
のアドレスを決定する構成になっている。例えば、前述の８Ｍ５１４２５６Ｓ　（２５６にワード
×４ビットのメモリ）では、ロウアドレスをＯから５１
１まで、カラムアドレスをＯがら５１１まで与え、特定
のアドレスを決定する。第４図はリフレッシュ要求信号を出力するメモリのブロ
ック図で、２１はメモリ素子、２２はメモリに与えられ
るアドレスで、ロウアドレスとカラムアドレスが多重化
している。２３はロウアドレスドライバ、２４はアドレ
ス２２から取り出されたロウアドレス、２５はカラムア
ドレスドライバ、２６はアドレス２２から取り出された
カラムアドレス、２７はメモリセルの集合でメモリセル
アレイ、２８は読み書きするデータ、２９はリフレッシ
ュ開始時に外部から与えられるリフレッシュ開始信号、
３０はリフレッシュ時期検知用の検知用セル３１を充電
する充電手段、３２は検知用セル３１の出力を基準電圧
と比較し、基準以下になれば、リフレッシュ要求信号３
３を外部に出力する比較器、３４はロウアドレスドライ
バ２３に対し、アドレス２２の内容が有効なロウアドレ
スであることを示すロウアドレスストローブ（以下、Ｒ
ＡＳと称す）、３５もＲＡＳ３４と同様なカラムアドレ
スストローブ（以下、ＣＡＳと称す）である。この図に
おいて、検知用セル３１はメモリセルアレイ２７の各メ
モリセルより、その容量が小さく、早く放電するように
設計されているものとする。第５図は第４図のメモリ素子２１を用いた機器のブロッ
ク図で、１，２，３，５．６と８から１１は第１図と同
様のものである。また、第４図のメモリ素子２１に出入
りしている信号は第５図のメモリバスに含まれている。このメモリ素子２１を用いた機器において、検知用セル
３１の電圧を比較器３２が監視しており、基準電圧より
下がったら、外部にリフレッシュ要求信号３３を出力す
る。リフレッシュ要求信号３３はメモリバス１１）メモ
リアクセス制御手段１０、リフレッシュバス９を介して
リフレッシュ手段８へ与えられる。リフレッシュ手段８
はまず、逆の経路で、リフレッシュ開始信号２９を与え
、検知用セル３１を充電するように充電手段３０に指示
する。その後、従来通りのリフレッシュ動作を通常の処
理の合間を縫って行う。−通り、リフレッシュが終了す
ると、定期的なリフレッシュは行わず通常処理を行う。再び、検知用セル３１の電荷が放電して比較器３２内の
基準電圧より下がれば比較器３２は外部にリフレッシュ
要求信号３３を出力し、再びリフレッシュ動作に入る。検知用セル３１の電荷保持時間はメモリセルアレイ２７
の各セルの情報保持時間より短く設定されているので、
メモリセルの内容が失われることはない。これを繰り返
すことで、余分なリフレッシュが排除できる。第６図に
このリフレッシュ動作を示す。この図でわかるように、
リフレッシュ開始信号２９の間隔（ｔｌ）と各ロワアド
レスに対するリフレッシュ間隔（ｔ２．　ｔ３．　ｔ４
）は検知用セル３１の電荷保持時間によって決定される
リフレッシュ要求信号３３の間隔Ｔと等しいので、各ロ
ウアドレスに対するリフレッシュ開始時期がずれてもメ
モリセルの内容は保持される。この図では、−旦リフレ
ッシュが始まると全てのロウアドレスを続けて与えてリ
フレッシュを行っている。しかし、上述のように、ある
ロウアドレスに対してリフレッシュする間隔さえ一定で
あれば問題ないので、各ロウアドレスを与える間隔を空
けて、分散リフレッシュを行っても良い。また、第６図に示す通常処理期間は温度などの周囲条件
で一定でないことは言うまでもない。更に、この第６図において、検知用セル３１や比較器３
２は一つずつしか設けていないが、複数設けて、最も早
くＷカされる比較器３２の出力をリフレッシュ要求信号
３３として外部に出力することで、確実性を持たせられ
る。次に、第３の実施例として、このメモリ素子２１を複数
用いた機器の構成について図を用いて説明する。第７図おいて、４１は複数のメモリ素子２１）その他で
構成されるメモリブロック、４２は各メモリ素子２１か
ら出力されるリフレッシュ要求信号３３の論理和を取っ
た代表リフレッシュ要求信号４３をメモリブロック４１
外部に出力する論理和回路である。この図の各メモリ素子２１はその製造バラツキ等によっ
て、リフレッシュ要求信号３３の出力タイミングがずれ
る可能性があるが、論理和回路４２の働きによって、最
も早く出力されたリフレッシュ要求信号３３が代表リフ
レッシュ要求信号４３として出力される。そして、第５
図の説明で述べたように、リフレッシュ開始時に、まず
、リフレッシュ開始信号２９で全メモリ素子２１内部の
検知用セル３１を同時に充電するので、２番目以降に出
力されるはずのリフレッシュ要求信号はキャンセルされ
る。その後、メモリブロック４１内の全てのメモリ素子
２１は同時にリフレッシュされる。第７図に示す構成を取ることにより、メモリ素子２１の
製造バラツキを吸収し、データが確実に保持され、しか
も消費電力を抑えたメモリシステムを構成できる。〔発明の効果〕第１の実施例においては、大容量、低コストなりＲＡＭ
を使用しながら、消費電力を低減できるので、大幅なコ
スト上昇を招くことなく、電池駆動時間を長くすること
ができる。また、必要なサーミスタなどの温度センサや
Ａ／Ｄコンバータも安価に購入できるもので、経済的に
メモリシステムを構成できる。第２の実施例においては、メモリ内部にリフレッシュ必
要時期検知手段を設けたために、第１の実施例のような
温度検知手段を設けることなく、省電力な機器が構成で
きる。また、検知用セル３ノや、メモリセルアレイ２７
の電荷保持時間は温度だけでなく、電圧などによっても
変化するが、本方式であれば、それらにも対応できる。第３の実施例においては、第２の実施例で述べたメモリ
を複数用いたシステムにおいて、リフレッシュ要求信号
の競合を避けることができる。また、いずれの実施例においてもリフレッシュ回数が減
るために、ＣＰＵのメモリアクセスと競合することが減
り、処理スピードが上がるという効果もある。４）

【図面の簡単な説明】

第１図は第１の実施例の構成を示すブロック図、第２図
はＤＲＡＭの温度と記憶保持時間の関係を示す図、第３
図は第１図の温度検知手段７の構成を示す図、第４図は
第２の実施例のメモリ素子の構成を示す図、第５図は第
４図のメモリ素子を用いた機器のブロック図、第６図は
第２の実施例でのリフレッシュタイミングを示す図、第
７図は第２の実施例のメモリ素子を複数用いたメモリブ
ロックの構成を示す図である。符号の説明４・・・ＤＲＡＭ　　　　　７・・・温度検知手段８・
・・リフレッシュ手段９・・・リフレッシュバス１０・・・メモリアクセス制御手段ＩＪ・・・メモリバス　　　２３・・・ロウアドレスド
ライバ２４・・・ロウアドレス　　２９・・・リフレッ
シュ開始信号３０・・・充電手段　　　　３１・・・検
知用セル３２・・・比較器　　　　　３３・・・リフレ
ッシュ要求信号４１・・・メモリブロック　４２・・・
論理和回路４３・・・代表リフレッシュ要求信号７１・・・温度センサ　　　７２・・・Ａ／Ｄコンバー
タ７３・・・Ｉ１０ボート　　７４・・・温度情報代理
人　弁理士　　小　川　勝　男第１図　　１第２図周囲前第３図７〜′ 第４図

Claims

【特許請求の範囲】１）記憶した情報を保持するためのリフレッシュを定期
的に必要とするメモリを用いたメモリシステムにおいて
、メモリ周囲の温度を検知する温度検知手段と、メモリ
の電源電圧を検知する電圧検知手段の少なくともいずれ
か一つを設け、前記温度検知手段もしくは電圧検知手段
の出力を用いてリフレッシュの間隔を制御することを特
徴とするメモリシステム。２）容量性の一時記憶形メモリセルで構成されたメモリ
素子において、情報記憶用メモリセルと、前記情報記憶
用メモリセルとほぼ同じか、若しくは短い記憶時間を持
つ監視用メモリセルと、前記監視用メモリセルの出力を
基準電圧と比較、その比較結果を外部に出力する電圧監
視回路を同一チップ内に内蔵したことを特徴とするメモ
リ素子。３）容量性の一時記憶形メモリセルで構成されたメモリ
素子において、情報記憶用メモリセルと、前記情報記憶
用メモリセルとほぼ同じか、若しくは短い記憶時間を持
つ監視用メモリセルを同一チップ内に内蔵し、前記監視
用メモリセルの記憶内容を論理信号として外部に出力す
ることを特徴とするメモリ素子。４）請求項第２項又は第３項のメモリ素子を複数用いた
メモリシステムにおいて、複数の前記メモリ素子の電圧
監視回路の出力、又は、監視用メモリセルの記憶内容を
演算し、その演算結果に応じてリフレッシュ開始タイミ
ングを決定することを特徴とするリフレッシュ方式。