JPH04188745A - パターン検査装置 - Google Patents

パターン検査装置

Info

Publication number
JPH04188745A
JPH04188745A JP2315788A JP31578890A JPH04188745A JP H04188745 A JPH04188745 A JP H04188745A JP 2315788 A JP2315788 A JP 2315788A JP 31578890 A JP31578890 A JP 31578890A JP H04188745 A JPH04188745 A JP H04188745A
Authority
JP
Japan
Prior art keywords
pattern
pixel
defective
sensor
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2315788A
Other languages
English (en)
Inventor
Kyoji Yamashita
恭司 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2315788A priority Critical patent/JPH04188745A/ja
Publication of JPH04188745A publication Critical patent/JPH04188745A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、マスク、レチクル、ウェハ等の半導体集積回
路のパターン欠陥を検査するパターン検査装置に関する
(従来の技術) 半導体製造用マスクは、ガラス等の透明基板上にクロム
等の遮光パターンを選択的に形成して構成されている。
このようなマスクのパターンを検査するには、マスクの
一部分を水銀ランプで照明し、その拡大された透過像を
ラインセンサで取り込み、このセンサで得られるセンサ
パターンに基づき必要な処理が行われる。この種のパタ
ーン検査装置としては、参照パターンとセンサパターン
のように2つのパターンを比較するもの、センサパター
ンのパターン特徴を抽出するものなどがある。
参照パターンとセンサパターンとを比較する方法には、
大きく別けて、ダイ同士の比較によるものと、データベ
ースとの比較によるものとかある。前者のダイ同士の比
較とは、1枚のマスクに複数のダイかあるときに2つの
ダイのセンサパターンの比較を行うものである。後者の
データベースとの比較とは、CADの設計データから生
成した参照パターンとセンサパターンの比較を行うもの
である。この場合、参照パターンの入力も、センサパタ
ーンの入力と同期して行われる。前者か、1枚のマスク
に複数のダイかなければ使えない点やダイ同士に共通し
た欠陥を検出できない点から、主に後者が使用されてい
る。
しかし、データベースとの比較は、センサパターンと参
照パターンの不一致点を欠陥とするため、照明光の揺ら
ぎ、センサパターンと参照パターンの位置ずれ1機械的
変動による光学伝達関数の変化、等の欠陥以外の差異を
欠陥として誤判定する問題かある。特に、センサパター
ンと参照パターンの位置ずれには、EB描画装置や露光
、現像、エツチングプロセスによる線幅の寸法誤差や角
の丸まり及びマスクを走査する機械系の位置合わせ誤差
等か考えられる。
上記のような、センサパターンと参照パターンの位置ず
れの問題を避けるために、幾つかの試みかなされている
。例えば、参照パターンを特徴抽出することにより、注
目している検査領域かクロムとガラスの境目にあるか否
かを判定する。そして、境目にある場合は、そうでない
場合と比べ欠陥の判定閾値を大きくとることにより、エ
ツジでの誤った判定を防止する。しかし、この方法では
、当然ながらエツジでの欠陥の検出能力は低下する。
また、上記位置ずれの問題を避ける手段として、テンプ
レートマツチングの技術か提案されている(特開昭62
−17761111号公報及び特開昭62−26640
6号公報)。この技術では、センサパターンと参照パタ
ーンの1画素同士の比較を行うのではなく、一方のパタ
ーンを、例えばX。
Y方向に±1画素シフトした9通りの組み合わせについ
て、センサデータと参照データの差のパターンに対して
行った空間微分の最小値をもって欠陥判定を行う。
しかし、この方法でも欠陥が存在しない場合に最大0.
5画素分の位置ずれが残ること、さらに欠陥か存在する
場合に結果的に欠陥を相殺するように位置合わせがなさ
れてしまう問題がある。このため、直線エツジ部で2×
2画素分、また角部で3×3画素分未満の大きさの欠陥
を安定に検出することは困難となっていた。
一方、センサパターンのパターン特徴を抽出する方法は
、参照パターンを必要としない点と、2値画像に対して
適用される点に特徴を有する。例えば、文献(4th 
Int、 Joint Conr。
Pattern Recognition N、Got
o、 T、kondo、 K。
lchjkawa、 M、Kanemoto  による
 ”An automaticjnspection 
system for mask patterns−
)にマスク検査への適用が報告されている。この方法は
、2つの階層からなる。下位のレベルでは、センサパタ
ーンの3×3画素の領域か設けられ、縦、横、斜め45
度エツジ等の16個の局所的な正常パターン特徴と、4
個の欠陥パターン特徴が抽出される。上位のレベルでは
、下位のレベルで抽出された特徴を5×5画素だけ保持
し、論理演算により欠陥か否かが判定される。
この方法は、参照パターンを用いないので、参照パター
ンとセンサパターンの位置ずれは問題とならない。しか
し、2値であるためノイズによる±1画素のエランラフ
ネスを生し、2×2〜3×3画素の欠陥を検出できるに
止まっている。さらに、正常パターンと区別のできない
パターンの欠落のような欠陥は検出できない。
また、センサパターンと参照パターンの特徴抽出を行い
、両者を比較する方法が提案されている(特開平2−2
4423号公報)。これも、2値画像を用いることは同
しであるので、検出能力は変わらないか、欠陥検8をよ
り正確に行うことができる。しかし、参照パターンとセ
ンサパターンとの位置ずれが大きい場合は誤った欠陥検
出を行う虞れがある。
(発明か解決しようとする課題) このように従来、半導体集積回路パターンを光学的に検
査する装置においては、プロセスや位置合わせ等による
センサパターンと参照パターンとの位置ずれによる誤検
出の問題があった。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、プロセスや位置合わせ等に起因する
誤った欠陥検出をなくすことができ、欠陥だけを効率良
く検出することのできるパターン検査装置を提供するこ
とにある。
[発明の構成] (課題を解決するための手段) 上記目的を達成するため本発明においては、集積回路等
の被検査パターンの欠陥を検出するパターン検査装置に
おいて、被検査パターンを画素単位の信号値として入力
する手段と、該手段により入力された信号値から前記各
画素に対しエツジ方向(例えば、0°、45°、90°
185’の4方向)を表わす符号を与える手段と、該手
段により与えられた符号の分布を予め記憶されたテンプ
レート(例えば、3×3画素)と比較し、その比較結果
から欠陥を検出する手段とを具備してなることを特徴と
している。
また本発明は、上記構成におけるエツジ方向を表わす符
号を与える手段として、1つの画素を中心として複数の
方向に空間微分し、その微分値か最大となる方向を選択
し、さらに最大となる微分値が所定の閾値より小さい場
合には未定義を表わす符号を加えることを特徴としてい
る。また、テンプレートとの比較において、参照パター
ンの特徴を抽出し、該抽出された特徴か、ある特定のも
のである場合のみ検査を有効にすることを特徴としてい
る。
(作用) 本発明においては、被検査パターンに対して、各画素の
エツジ方向を表わす符号を与え、このエツジを表わす符
号からなる分布を予め記憶されているテンプレートと比
較している。従って、特に角部のようにエツジ方向が大
きく変化する場合でも、エツジ方向の分布を比較するこ
とにより角部の欠陥が存在する場合と欠陥が存在しない
、若しくはコーナーの丸みによる場合とを区別すること
ができる。このため、プロセスや位置ずれに起因する誤
検出を招くことなく、欠陥のみを安定に検出することか
可能となる。
(実施例) 以下、図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例に係わるパターン検査装置の
概略構成を示すブロック図である。
CADで作成され磁気ディスク11に記録された設計デ
ータは、ビットマツプジェネレータ12によりドツトデ
ータに変換される。そして、ビットマツプメモリ13に
格納され、特徴抽出回路14に供給される。この特徴抽
出回路14では、ビットマツプメモリ13の格納データ
からパターンの特徴が抽出され、抽出された特徴信号は
欠陥検出回路15に供給される。
一方、CCDセンサ16は例えば1024素子の1次元
センサてあり、このセンサては、半導体製造用のマスク
に光を照射した時の透過光を受光することにより、被検
査パターンの検出データ(センサデータ)か得られる。
ここで、マスクをテーブルに載せて機械的に走査するこ
とで、マスク全体のセンサパターンを取り込むことがで
きる。このセンサデータは、A/D変換器17によりデ
ジタルデータ(多値)に変換されたのち、バッファメモ
リ18に一時的に格納され、設計データ側と同期をはか
りながら欠陥検出回路15に供給される。
欠陥検出回路15では後述するように、バッファメモリ
18に格納されたセンサデータに基づき、1つの画素を
中心として複数の方向に空間微分を行い、その微分値が
最大となる方向を選択することにより、各画素に対しエ
ツジ方向を表わす符号を付与する。さらに、特徴抽出回
路14にて抽出された特徴に対応する3×3画素のテン
プレートを選択する。そして、上記付与した符号の分布
をテンプレートと比較し、その比較結果から欠陥を検出
するものとなっている。
なお、本実施例のように、CAD等の設計データからパ
ターン特徴の抽出を行わなくても欠陥の検出は可能であ
るが、より正確な欠陥検出のためには特徴抽出を行った
方がよい。また、パターン特徴としては、例えば0’、
90@。
45’ 、135”方向のエツジ、90″角のコーナー
等を適宜用いればよい。その手段も、テンプレートマツ
チング以外に、第7図に示すように簡単に実現すること
ができる。この原理については、後述する。
本実施例は、パターン特徴をとわず欠陥の検゛出が可能
であるが、以下では0”、90”方向のエツジからなる
コーナーの欠陥検出について説明する。なお、この方向
以外のエツジ及びコーナーについても、同様に欠陥検出
を行うことができるのは勿論である。
第2図はバッファメモリ18の具体的構成を示し、第3
図は欠陥検出回路15の具体的構成を示している。バッ
ファメモリ18は、2つの1024段+3個のシフトレ
ジスタで形成され、センサデータの最新のほぼ3ライン
分のデータを格納することができる。欠陥検出回路15
は、減算器21 (21a、21.b、21c、21d
 ) 、最大値検出回路22 ’(22a、22b )
 、  23 、比較器24゜25 (25a、25b
、、25c ) 、  シフトレジスタ26及びテンプ
レートマツチング回路27等からなるものである。
第2図のシフトレジスタの3×3の画素(A〜1)に相
当する部分は、第3図の欠陥検出回路の減算器21に供
給され、互いに直交する角度をなす方向において空間微
分フィルタ処理が行われる。具体的には、減算器2’l
aにより0@方向のデータD、Fが、減算器21bによ
り90″方向のデータB、Hが、減算器21cにより4
5″方向のデータC,Gが、減算器21dにより 13
5’方向のデータA、1が減算され、それぞれの絶対値
が求められる。フィルタ処理された絶対値(*344)
は最大値検出回路22aによりその最大値が求められ、
同様に絶対値H5,H)は最大値検出回路22bにより
その最大値が求められる。さらに、最大値検出回路22
a、22bで求められた最大値(本7.*1ll)から
、最大値検出回路23によりその最大値が求められる。
最大値検出回路23で求められた最大値は、比較器24
で閾値θと比較される。そして、最大値がθよりも大き
いときは“1°が出力され、小さいときは“0”が出力
される。つまり、最大値が閾値θを越えない場合は、未
定義となるようにして、ノイズの影響を受けないように
している。
一方、最大値(H,H)は比較器25aに、最大値(H
,H)は比較器25bに、最大値(*7゜零8〉は比較
器25’cに供給される。そして、これらの比較器25
の出力が図示するような論理回路を通して出力され、論
理回路の出力と比較器24の出力とで3ビツトのエツジ
検出信号(ネ9)が得られるものとなっている。ここで
、論理回路の出力は3×3画素のデジタルデータを0’
、90°、 45’ 、135°方向に微分を行い、そ
れぞれの大きさを比較した結果に対応するもので、この
出力から4方向のエツジ方向が定まる。
さらに、○” 、 90’ 、 45°、135″方向
に微分を行い、その最大値か閾値θを越えない場合は未
定義となるようにしているので、上記3ビツトは4方向
のエツジ方向と未定義フラグを表わす。
エツジ検出信号(*9)は、IO24X 3段のシフト
レジスタ26に供給される。具体的には、比較器24の
出力が“0°の場合は0、比較器24の出力が“1°の
場合は、論理回路の出力に応じてユ〜4が供給される。
なお、このシフトレジスタ26は、前記第2図に示すレ
ジストと同様に1024X 2段+3個であってもよい
。そして、3×3画素の中央及び4隅以外がマスクされ
、テンプレートマツチング回路27により欠陥検出用の
テンプレートと比較される。
ここで、90°コーナー欠陥検出用テンプレートの例を
第4図に示す。1,2,3.4は、それぞれ0°、90
°、45°、135’方向のエツジ、・は比較に使用し
ないことを示す。これらのテンプレートが各画素に付加
されたエツジ方向を表わす符号の分布と比較され、即ち
にシフトレジスタ26の3×3画素のデータ(中央及び
4隅)と順次比較される。そして、20個のテンプレー
トの1個でも一致するものがあれば、その画素は欠陥と
判定される。
欠陥検査のより具体的な例を、第5図及び第6図に示す
。第5図(a)はコーナ一部に欠陥のあるパターン、同
図(b)はコーナ一部に丸みのあるパターン、第6図(
a) (b)は第5図(a) (b)に対応するデータ
を示している。1.2,3.4は同じ< 0” 、 9
0’ 、 45’ 、135’方向のエツジ、0は未定
義を表わす。左のパターンでは口で囲んだ画素を中心と
して第4図で示したテンプレートの一つと一致し欠陥と
判定されるが、右のパターンでは欠陥とは判定されない
。つまり、欠陥のみを判定し、右のパターンのようにコ
ーナーの丸みを許容することが分かる。
第7図に、特徴抽出回路14の一例を示す。
設計データをドツト展開し、ビットマツプメモリ71(
1B)に格納する。8×8の領域を取り、(i、j)セ
ルの値をx :、 (i −1〜8;j−1〜8)とす
る(0.]の2値のデータ)。
最外周の環状領域の面積y(1のデータ)、その内側の
環状領域の面積z(1のデータ)は、以下の式で表わさ
れる。
次に、両者の差y−zを求める。特徴の判定論理は、下
記表に示すようになる。ここで、ALL−0は“0°の
みからなり、ALL−1は“1”ノミカラなル、 XY
−DEGE ハ0°、906方向ノエッジ、CHECK
ERは市松パターン、DRAG−EDGHは45@、1
35”方向のエツジ、RIGHT−ANfl;LEは9
09 コーナー、0THER8はその他のパターンであ
る。
なお、この論理が成立するのを第8図を参照して簡単に
説明する。パターンの特徴か90″コーナーの場合、第
8図(a)に示すように、最外周の環状領域の面積yと
その内側の環状領域の面積2との差は、y−z−7−5
=2となる。
同様に、270’コーナーの場合、第8図(b)に示す
ように、y−z−6となる。ここで、y−2の値は90
″ コーナーが右下に限らずいかなる位置でも同じであ
る。同様に270’コーナーも右上に限らずいかなる位
置でも同しである。また、45°エツジ、135°エツ
ジ、  180’ エツジ及び市松格子の場合は、それ
ぞれ第8図(c)(d)(e)(f)に示すように、y
−z−4となる。ここで、y−z−4となるとき、パタ
ーン特徴が45″及び 1356エツジ、  180’
エツジ又は市松格子であるかを求めることは、X ll
+  X 18+X 81+  X 88の値を調べる
ことにより可能である。
このように本実施例によれば、CCDセンサ16から得
られる被検査パターンのデータ(センサデータ)に対し
て、3×3画素のデジタルデータを○’ 、 90” 
、 45” 、1.35’方向に空間微分を行って、そ
の微分値が最大となる方向を選択して、各画素のエツジ
方向を表わす符号を与える。さらに、特徴抽出回路14
により参照パターンの特徴を抽出し、該特徴に対応する
テンプレート(この場合は90″ コーナー用)を選択
する。そして、上記付与されたエツジ方向の符号の分布
(3×3画素内)と上記選択されたテンプレートとを比
較照合することにより、欠陥の有無を判定している。こ
のため、特に角部のようにエツジ方向が大きく変化する
場合でも、エツジ方向の分布を比較することにより角部
の欠陥が存在する場合と欠陥が存在しない、若しくはコ
ーナーの丸みによる場合とを区別することかできる。従
って、プロセスや位置ずれに起因する誤検出を招くこと
なく、欠陥のみを安定に検出することか可能となる。
なお、上述した実施例では、エツジ方向の符号の分布と
比較するテンプレートとして90″コーナー用を用いた
か、これは特徴抽出回路により抽出された特徴に応じて
適宜選択すればよい。
また、テンプレートは3×3画素に対応するものに限ら
ず、4×4又は5×5画素であってもよい。さらに、エ
ツジの方向としては、前述した4方向に限るものではな
く、仕様に応じて適宜変更可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
[発明の効果コ 以上詳述したように本発明によれば、各画素についてエ
ツジ方向を表わす符号を与え、符号からなる分布を予め
記憶されたテンプレートと比較することにより、プロセ
スや位置合わせ等に起因する誤った欠陥検出をなくすこ
とかでき、欠陥のみを効率良く正確に検出することかで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例に係わるパターン検査装置の
概略構成を示すブロック図、第2図は上記装置のバッフ
ァメモリ構成を示す図、第3図は上記装置に用いた欠陥
検出回路の具体的構成を示す図、第4図はテンプレート
パターンの一例を示す図、第5図及び第6図は本実施例
の作用を説明するための図、第7図は特徴抽出回路の一
例を示す図、第8図はパターン特徴抽出の原理を説明す
るための図である。 11・・・磁気ディスク、 12・・・ビットマツプジェネレータ、13・・・ビッ
トマツプメモリ、 14・・・特徴抽出回路、 15・・・欠陥検出回路、 16・・・CCDセンサ、 17・・・A/D変換器、 18・・・バッファメモリ、 21・・・減算器、 22.23・・・最大値検出回路、 24、.25・・比較器 26・・・シフトレジスタ、 27・・・テンプレートマツチング回路。 出願人代理人 弁理士 鈴江武彦 第1図 箱2図 、   1 −  /  \ 無視   1  2  3  4 第4図 欠陥あり              欠陥なしくa)
                 (b)第5目 (a)                   (b)
第61i 8×8ビツト CIIECKER DIAG−Edg巳 ′ri7 1’T1

Claims (3)

    【特許請求の範囲】
  1. (1)被検査パターンを画素単位の信号値として入力す
    る手段と、該手段により入力された信号値から前記各画
    素に対しエッジ方向を表わす符号を与える手段と、該手
    段により与えられた符号の分布を予め記憶されたテンプ
    レートと比較し、その比較結果から欠陥を検出する手段
    とを具備してなることを特徴とするパターン検査装置。
  2. (2)前記エッジ方向を表わす符号を与える手段として
    、1つの画素を中心として複数の方向に空間微分し、該
    微分値が最大となる方向を選択することを特徴とする請
    求項1記載のパターン検査装置。
  3. (3)前記テンプレートとの比較において、参照パター
    ンの特徴を抽出し、該抽出された特徴が、ある特定のも
    のである場合のみ検査を有効にすることを特徴とする請
    求項1記載のパターン検査装置。
JP2315788A 1990-11-22 1990-11-22 パターン検査装置 Pending JPH04188745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2315788A JPH04188745A (ja) 1990-11-22 1990-11-22 パターン検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2315788A JPH04188745A (ja) 1990-11-22 1990-11-22 パターン検査装置

Publications (1)

Publication Number Publication Date
JPH04188745A true JPH04188745A (ja) 1992-07-07

Family

ID=18069569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2315788A Pending JPH04188745A (ja) 1990-11-22 1990-11-22 パターン検査装置

Country Status (1)

Country Link
JP (1) JPH04188745A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265150B1 (ko) * 1996-04-29 2000-09-01 포만 제프리 엘 Tft/lcd 액티브 데이타 라인 수리 장치 및 방법
JP2018072312A (ja) * 2016-10-24 2018-05-10 株式会社デンソーテン 付着物検出装置、付着物検出方法
JP2019523434A (ja) * 2016-07-12 2019-08-22 サイマー リミテッド ライアビリティ カンパニー リソグラフィ光学部品の調節及びモニタリング

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265150B1 (ko) * 1996-04-29 2000-09-01 포만 제프리 엘 Tft/lcd 액티브 데이타 라인 수리 장치 및 방법
JP2019523434A (ja) * 2016-07-12 2019-08-22 サイマー リミテッド ライアビリティ カンパニー リソグラフィ光学部品の調節及びモニタリング
JP2020109526A (ja) * 2016-07-12 2020-07-16 サイマー リミテッド ライアビリティ カンパニー リソグラフィ光学部品の調節及びモニタリング
US10845711B2 (en) 2016-07-12 2020-11-24 Cymer, Llc Lithography optics adjustment and monitoring
JP2018072312A (ja) * 2016-10-24 2018-05-10 株式会社デンソーテン 付着物検出装置、付着物検出方法

Similar Documents

Publication Publication Date Title
JP3998334B2 (ja) 欠陥検査方法
CN106530275A (zh) 元件错件检测方法和***
US8036446B2 (en) Semiconductor mask inspection using die-to-die and die-to-database comparisons
US7275006B2 (en) Workpiece inspection apparatus assisting device, workpiece inspection method and computer-readable recording media storing program therefor
KR960013357B1 (ko) 화상데이타 검사방법 및 장치
KR101022187B1 (ko) 기판 검사 장치
JPH05281154A (ja) パターン欠陥検査装置
JPH04188745A (ja) パターン検査装置
JP2006266943A (ja) 欠陥検査装置及び欠陥検査方法
JPH08272078A (ja) パターンの検査方法及び検査装置
JPH0271377A (ja) パターン検査方法およびその装置
JP2002310937A (ja) 欠陥検査方法及び装置
JP2002267619A (ja) 欠陥検査方法及び装置
JPS61151410A (ja) パタ−ン欠陥検出方法及びその装置
JPS62177681A (ja) パタ−ン検査方法
JP2002174602A (ja) グレートーンマスクの欠陥検査方法及び欠陥検査装置
JP2676990B2 (ja) 配線パターン検査装置
JP2819905B2 (ja) 配線パターン検査装置
JPS61253411A (ja) パタ−ン検査方式
JPH08272079A (ja) パターンの検査方法及び検査装置
JP2982413B2 (ja) 共通欠陥検査方法
JPS6135303A (ja) パタ−ン欠陥検査装置
JPH0786468B2 (ja) プリント基板のパターン検査方法
JPH058762B2 (ja)
JPS6138450A (ja) パタ−ン欠陥検査方法および装置