JPH04188088A - 半導体集積回路の故障検出装置 - Google Patents
半導体集積回路の故障検出装置Info
- Publication number
- JPH04188088A JPH04188088A JP2319920A JP31992090A JPH04188088A JP H04188088 A JPH04188088 A JP H04188088A JP 2319920 A JP2319920 A JP 2319920A JP 31992090 A JP31992090 A JP 31992090A JP H04188088 A JPH04188088 A JP H04188088A
- Authority
- JP
- Japan
- Prior art keywords
- signal level
- node
- integrated circuit
- detected
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000007257 malfunction Effects 0.000 title abstract description 7
- 238000001514 detection method Methods 0.000 claims abstract description 48
- 230000002950 deficient Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000004088 simulation Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 description 8
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体集積回路の故障検出装置に関する。
[従来の技術]
例えばデジタルテスタ等を用いて半導体集積回路の動作
不良解析を行う場合、上記テスタにはテストを行った結
果(以下結果レポートと記す)を出力するユーティリテ
ィーを何している。尚、上記結果レポートは、半導体集
積回路の各人出ノコビンにおける入力信号レベルと出力
信号レベルか記載されたものである。半導体集積回路の
設計者は、この結果レポートのデータを見て半導体集積
回路の回路構成に不良か無いか否かを自ら調へ、不良が
発生している内部ノートを発見する。
不良解析を行う場合、上記テスタにはテストを行った結
果(以下結果レポートと記す)を出力するユーティリテ
ィーを何している。尚、上記結果レポートは、半導体集
積回路の各人出ノコビンにおける入力信号レベルと出力
信号レベルか記載されたものである。半導体集積回路の
設計者は、この結果レポートのデータを見て半導体集積
回路の回路構成に不良か無いか否かを自ら調へ、不良が
発生している内部ノートを発見する。
[発明が解決しようとする課題]
しかし、半導体集積回路をテストする機能パターン(以
下テストパターンと記す)、即ちある論理回路部分へ供
給される入力レベルの組合わせは膨大な数であるため、
設計者が回路上でそのテストパターンを調べるのは非常
に困難であるという問題点がある。
下テストパターンと記す)、即ちある論理回路部分へ供
給される入力レベルの組合わせは膨大な数であるため、
設計者が回路上でそのテストパターンを調べるのは非常
に困難であるという問題点がある。
本発明はこのような問題点を解決するためになされたも
ので、半導体集積回路の不良箇所の発見において設計者
の作業を軽減することができる半導体集積回路の故障検
出装置を提供することを目的とする。
ので、半導体集積回路の不良箇所の発見において設計者
の作業を軽減することができる半導体集積回路の故障検
出装置を提供することを目的とする。
[課題を解決するための手段]
本発明は、半導体集積回路検査用テスタが送出するデー
タに基づき故障が発生している内部ノードを検出する故
障検出部と、 上記故障検出部にて検出されたノードについて・ 信
号レベルを設定する信号レベル設定部と、上記信号レベ
ル設定部にて設定された信号レベルに基づき上記故障検
出部にて検出されたノードの不良箇所を検出する不良箇
所検出部と、上記故障検出部にて検出されたノードを表
示するとともに上記不良箇所検出部にて検出された不良
箇所を表示する表示部と、 を備えたことを特徴とする。
タに基づき故障が発生している内部ノードを検出する故
障検出部と、 上記故障検出部にて検出されたノードについて・ 信
号レベルを設定する信号レベル設定部と、上記信号レベ
ル設定部にて設定された信号レベルに基づき上記故障検
出部にて検出されたノードの不良箇所を検出する不良箇
所検出部と、上記故障検出部にて検出されたノードを表
示するとともに上記不良箇所検出部にて検出された不良
箇所を表示する表示部と、 を備えたことを特徴とする。
[作用]
故障検出部は、テスタにてテストパターンが段階を追い
行なわれることより、上記テスタが送出する結果レポー
トデータに基づき故障有と判断されたテストパターン以
前に実行されたテストパターンにて検査された半導体集
積回路の構成には異常がないと判断し、故障有と判断さ
れたテストパターンについて故障シミュレーションの実
行結果をピックアップし半導体集積回路の故障検出され
たノードを検出する。
行なわれることより、上記テスタが送出する結果レポー
トデータに基づき故障有と判断されたテストパターン以
前に実行されたテストパターンにて検査された半導体集
積回路の構成には異常がないと判断し、故障有と判断さ
れたテストパターンについて故障シミュレーションの実
行結果をピックアップし半導体集積回路の故障検出され
たノードを検出する。
信号レベル設定部は、正常であると判断されたテストパ
ターン、故障シミュレーションのデータに基づき検出さ
れた上記ノードに関して入出力信号レベルを設定する。
ターン、故障シミュレーションのデータに基づき検出さ
れた上記ノードに関して入出力信号レベルを設定する。
不良箇所検出部は、上記信号レベルに基づき上記ノード
の不良箇所を検出する。
の不良箇所を検出する。
表示部は、上記故障検出部にて検出されたノードを表示
するとともに上記不良箇所検出部にて検出された不良箇
所を表示する。
するとともに上記不良箇所検出部にて検出された不良箇
所を表示する。
よって設計者は表示部を目視するのみで半導体集積回路
の故障箇所を知ることができる。このように故障検出部
、信号レベル設定部、不良箇所検出部、表示部は半導体
集積回路の不良箇所発見において設計者の作業を軽減す
るように作用する。
の故障箇所を知ることができる。このように故障検出部
、信号レベル設定部、不良箇所検出部、表示部は半導体
集積回路の不良箇所発見において設計者の作業を軽減す
るように作用する。
[実施例]
本発明の半導体集積回路故障検出装置の一実施例を示す
第1図において、従来より半導体集積回路の故障検出に
使用され、テストパターンの結果レポートデータを送出
するテスタlOは、レポートフォーマット統一部lに接
続される。テスタ10より送出される結果レポートのデ
ータフォーマットは、各テスタのメーカにより異なるこ
とより、レポートフォーマット統一[1は、本故障検出
装置に供給される結果レポートのデータフォーマットを
統一する動作を行う。このようなレポートフォーマット
統一部lは故障検出部2に接続される。
第1図において、従来より半導体集積回路の故障検出に
使用され、テストパターンの結果レポートデータを送出
するテスタlOは、レポートフォーマット統一部lに接
続される。テスタ10より送出される結果レポートのデ
ータフォーマットは、各テスタのメーカにより異なるこ
とより、レポートフォーマット統一[1は、本故障検出
装置に供給される結果レポートのデータフォーマットを
統一する動作を行う。このようなレポートフォーマット
統一部lは故障検出部2に接続される。
故障検出部2は、テストパターンが段階を追って行なわ
れることより、所定フォーマットに変換された結果レポ
ートデータに基づき、故障有と判断されたテストパター
ン以前に実行されたテストパターンにて検査された半導
体集積回路の構成には異常がないと判断し、故障有と判
断されたテストパターンについて故障シミュレーション
の実行結果をピックアップし故障検出された半導体集積
回路の内部ノードを検出する。このような故障検出部2
は、正常であると判断されたテストパターン、故障シミ
ュレーションのデータに基づき検出された上記ノードに
関して入出力信号レベルを設定する信号レベル設定部3
に接続されるとともに表示部5に接続される。
れることより、所定フォーマットに変換された結果レポ
ートデータに基づき、故障有と判断されたテストパター
ン以前に実行されたテストパターンにて検査された半導
体集積回路の構成には異常がないと判断し、故障有と判
断されたテストパターンについて故障シミュレーション
の実行結果をピックアップし故障検出された半導体集積
回路の内部ノードを検出する。このような故障検出部2
は、正常であると判断されたテストパターン、故障シミ
ュレーションのデータに基づき検出された上記ノードに
関して入出力信号レベルを設定する信号レベル設定部3
に接続されるとともに表示部5に接続される。
信号レベル設定部3は、設定された上記信号レベルに基
づき不良箇所を検出する不良箇所検出部4に接続され、
不良箇所検出部4は表示部5に接続される。表示部5は
、故障検出部2が送出する上記ノードの情報を表示画面
に可視的に表示するとともに表示されたノードについて
不良箇所検出部4にて検出された不良箇所を例えば表示
色を異ならせて表示する。
づき不良箇所を検出する不良箇所検出部4に接続され、
不良箇所検出部4は表示部5に接続される。表示部5は
、故障検出部2が送出する上記ノードの情報を表示画面
に可視的に表示するとともに表示されたノードについて
不良箇所検出部4にて検出された不良箇所を例えば表示
色を異ならせて表示する。
尚、上述したレポートフォーマット統一部11故障検出
部2、信号レベル設定部3、不良箇所検出部4は、例え
ばマイクロコンピュータにて構成される。
部2、信号レベル設定部3、不良箇所検出部4は、例え
ばマイクロコンピュータにて構成される。
このように構成される半導体集積回路故障検出装置の動
作について以下に説明する。
作について以下に説明する。
テスタ10より送出される結果レポートに関するデータ
は、レポートフォーマット統一部1に供給され本故障検
出装置にて処理可能なデータフォーマットに変換される
。尚、レポートフォーマット統一部1は、常に同一の結
果レポートデータが供給される場合、即ち使用するテス
タ10が常に同一メーカのものでテスタlOより送出さ
れる結果レポートデータが常に同一であるような場合に
は不要である。
は、レポートフォーマット統一部1に供給され本故障検
出装置にて処理可能なデータフォーマットに変換される
。尚、レポートフォーマット統一部1は、常に同一の結
果レポートデータが供給される場合、即ち使用するテス
タ10が常に同一メーカのものでテスタlOより送出さ
れる結果レポートデータが常に同一であるような場合に
は不要である。
本故障検出装置にて処理可能なデータフォーマットに変
換された結果レポートデータは、故障検出部2に送出さ
れ、故障検出部2は故障有のデータが検出される以前に
実行されたテストパターンにて検査された半導体集積回
路のノードについては正常であると判断し、故障有のデ
ータが検出された半導体集積回路のノードをピックアッ
プし表示部5へ送出するとともに、ピックアップしたノ
ードについてシミュレーンヨンを実行する。
換された結果レポートデータは、故障検出部2に送出さ
れ、故障検出部2は故障有のデータが検出される以前に
実行されたテストパターンにて検査された半導体集積回
路のノードについては正常であると判断し、故障有のデ
ータが検出された半導体集積回路のノードをピックアッ
プし表示部5へ送出するとともに、ピックアップしたノ
ードについてシミュレーンヨンを実行する。
信号レベル設定部3は、正常であると判断されたテスト
パターンに基づき上記ノードにおける信号レベルを決定
する。即ち、例えばピックアップされたノードに関する
回路部分が第2図に示すような構成であるとした場合、
故障検出部2にてノード20ないし25についてスタッ
ク0、スタック1の両方について故障かないことが正常
なテストパターンより確認されているとき、信号レベル
設定部3は各入出力ピンIアないしIつ、Oア、0イに
おける信号レベルを第1表に示すようなレベルに設定す
る。
パターンに基づき上記ノードにおける信号レベルを決定
する。即ち、例えばピックアップされたノードに関する
回路部分が第2図に示すような構成であるとした場合、
故障検出部2にてノード20ないし25についてスタッ
ク0、スタック1の両方について故障かないことが正常
なテストパターンより確認されているとき、信号レベル
設定部3は各入出力ピンIアないしIつ、Oア、0イに
おける信号レベルを第1表に示すようなレベルに設定す
る。
第1表
上記の信号レベルに基づき、不良箇所検出部4は不良を
出力している入出力ピンをバックトレースして不良ノー
ドを検出し、その検出データを表示部5へ送出する。第
2図及び第1表に示すノードの場合、出力ピン0イの期
待値がHレベルであるので、ノード24がHレベル状態
になっているという不良が不良箇所検出部4にて検出さ
れ、その検出データが表示部5へ送出される。
出力している入出力ピンをバックトレースして不良ノー
ドを検出し、その検出データを表示部5へ送出する。第
2図及び第1表に示すノードの場合、出力ピン0イの期
待値がHレベルであるので、ノード24がHレベル状態
になっているという不良が不良箇所検出部4にて検出さ
れ、その検出データが表示部5へ送出される。
よって表示部5は、故障検出部2より供給される故障有
のノードに関する、例えば第2図に示すような回路を表
示し、さらに不良箇所検出部4より供給される不良箇所
に関するデータに基づき、例えば第2図に示される回路
におけるノード24の部分の表示色を他の表示部分と異
なるように表示する。
のノードに関する、例えば第2図に示すような回路を表
示し、さらに不良箇所検出部4より供給される不良箇所
に関するデータに基づき、例えば第2図に示される回路
におけるノード24の部分の表示色を他の表示部分と異
なるように表示する。
したがって、設計者は検査を行う半導体集積回路を従来
より使用しているテスタ10にて検査を行うだけで、表
示部5にてその故障箇所を確認することができる。この
ように従来設計者臼らが不良箇所の発見を行っているこ
とに比べ設計者の作業を軽減することかできる。
より使用しているテスタ10にて検査を行うだけで、表
示部5にてその故障箇所を確認することができる。この
ように従来設計者臼らが不良箇所の発見を行っているこ
とに比べ設計者の作業を軽減することかできる。
[発明の効果コ
以上詳述したように本発明によれば、テスタにて半導体
集積回路を検査するだけで半導体集積回路における不良
箇所を表示部に表示することができることより、設計者
はテスタが送出するデータに基づき自ら不良箇所を検出
する必要がなく表示部を確認するだけでよく、設計者の
作業の軽減を図ることができる。
集積回路を検査するだけで半導体集積回路における不良
箇所を表示部に表示することができることより、設計者
はテスタが送出するデータに基づき自ら不良箇所を検出
する必要がなく表示部を確認するだけでよく、設計者の
作業の軽減を図ることができる。
第1図は本発明の半導体集積回路故障検出装置の一実施
例における構成を示すブロック図、第2図は第1図に示
す装置の動作を説明するための論理回路図である。 ■・ レポートフォーマット統一部、 2・故障検出部、3・・・信号レベル設定部、4・・不
良箇所検出部、5・・表示部。 特許出願人 株式会社 リ コ 一 代 理 人 弁理士 青山葆外1名
例における構成を示すブロック図、第2図は第1図に示
す装置の動作を説明するための論理回路図である。 ■・ レポートフォーマット統一部、 2・故障検出部、3・・・信号レベル設定部、4・・不
良箇所検出部、5・・表示部。 特許出願人 株式会社 リ コ 一 代 理 人 弁理士 青山葆外1名
Claims (2)
- (1)半導体集積回路検査用テスタが送出するデータに
基づき故障が発生している内部ノードを検出する故障検
出部と、 上記故障検出部にて検出されたノードについて信号レベ
ルを設定する信号レベル設定部と、上記信号レベル設定
部にて設定された信号レベルに基づき上記故障検出部に
て検出されたノードの不良箇所を検出する不良箇所検出
部と、 上記故障検出部にて検出されたノードを表示するととも
に上記不良箇所検出部にて検出された不良箇所を表示す
る表示部と、 を備えたことを特徴とする半導体集積回路の故障検出装
置。 - (2)半導体集積回路検査用テスタが送出するデータを
半導体集積回路故障検出装置にて処理可能なデータに変
換するデータ変換部を備えた、請求項1記載の半導体集
積回路の故障検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2319920A JPH04188088A (ja) | 1990-11-21 | 1990-11-21 | 半導体集積回路の故障検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2319920A JPH04188088A (ja) | 1990-11-21 | 1990-11-21 | 半導体集積回路の故障検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04188088A true JPH04188088A (ja) | 1992-07-06 |
Family
ID=18115708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2319920A Pending JPH04188088A (ja) | 1990-11-21 | 1990-11-21 | 半導体集積回路の故障検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04188088A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0679864A (ja) * | 1992-08-04 | 1994-03-22 | Nireco Corp | 見当ずれ監視装置 |
-
1990
- 1990-11-21 JP JP2319920A patent/JPH04188088A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0679864A (ja) * | 1992-08-04 | 1994-03-22 | Nireco Corp | 見当ずれ監視装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7146584B2 (en) | Scan diagnosis system and method | |
US6785855B2 (en) | Implementation of an assertion check in ATPG models | |
US6151694A (en) | Method of evaluating fault coverage | |
JPH06289102A (ja) | 自動開放検出方法 | |
Huang et al. | Using fault model relaxation to diagnose real scan chain defects | |
JPH04188088A (ja) | 半導体集積回路の故障検出装置 | |
JP2006349548A (ja) | 組み込み自己検査回路 | |
JPH10142281A (ja) | 回路基板検査方法 | |
JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
JPH0674989A (ja) | プリント回路板の短絡故障診断方法 | |
JP2966185B2 (ja) | 故障検出方法 | |
JP3139543B2 (ja) | 多重故障を有するcmoslsiにおける故障ブロックの特定化方法 | |
JP5151216B2 (ja) | 論理機能回路と自己診断回路とからなる統合回路の設計方法 | |
JP2937440B2 (ja) | 集積回路検査装置 | |
JP3698015B2 (ja) | モータ制御システムの自己診断方法 | |
JPH01260375A (ja) | モニター機能付lsi回路 | |
JPH03211481A (ja) | Lsiテスト回路 | |
JPH04315068A (ja) | プリント回路板の検査装置 | |
JPH0465684A (ja) | 半導体集積回路試験装置 | |
JPH1115518A (ja) | 電子回路基板・装置の故障診断方式 | |
Seah et al. | Combining ATE and flying probe in-circuit test strategies for load board verification and test | |
JPH09197014A (ja) | Cmos集積回路の故障診断装置及び診断方法 | |
JP2527623Y2 (ja) | Ic試験装置 | |
KR20020087303A (ko) | 반도체 웨이퍼를 테스트하기 위한 프루브 카드를테스트하는 방법 | |
JPS6370175A (ja) | 論理回路の検査方法 |