JPH04186665A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH04186665A JPH04186665A JP2311318A JP31131890A JPH04186665A JP H04186665 A JPH04186665 A JP H04186665A JP 2311318 A JP2311318 A JP 2311318A JP 31131890 A JP31131890 A JP 31131890A JP H04186665 A JPH04186665 A JP H04186665A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- board
- mounting
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000037431 insertion Effects 0.000 claims abstract description 31
- 238000003780 insertion Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000006071 cream Substances 0.000 description 5
- 239000012778 molding material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、モノリシックＩＣ、ハイブリッドＩＣなどに
用いられる集積回路パッケージに関するものである。
用いられる集積回路パッケージに関するものである。
（従来の技術）
近年、集積回路パッケージは、機器の小形化を実現する
ため、−層の高密度実装に適応できることが強く要望さ
れている。
ため、−層の高密度実装に適応できることが強く要望さ
れている。
この種の従来の集積回路パッケージについて、一般の集
積回路に広く使用されるＤＩＬ（デュアルインライン）
パッケージを例として、第３図および第４図により説明
する。
積回路に広く使用されるＤＩＬ（デュアルインライン）
パッケージを例として、第３図および第４図により説明
する。
第３図（ａ）、 （、ｂ）、 （ｃ）および（ｄ）は、
それぞれＤＩＬパッケージの外観を示す斜視図、プリン
ト基板に実装した状態を示す断面図、実装するプリント
基板の表面図および裏面図である４ 第３図（ａ）において、ＤＩＬパッケージは、長方形箱
状のモールド材ｌの両側面に、それぞれ下方にＬ字状に
折り曲げられた複数の基板挿入用端子２が設けられてい
る。一方、第３図（Ｃ）および（ｄ）に示すように、上
記のＤＩＬパッケージを実装するプリント基板３は、裏
面に上記の基板挿入用端子２に対応する複数のはんだ付
は用のパターンランド４が形成され、これを貫通するよ
うに挿入孔５が設けられている。
それぞれＤＩＬパッケージの外観を示す斜視図、プリン
ト基板に実装した状態を示す断面図、実装するプリント
基板の表面図および裏面図である４ 第３図（ａ）において、ＤＩＬパッケージは、長方形箱
状のモールド材ｌの両側面に、それぞれ下方にＬ字状に
折り曲げられた複数の基板挿入用端子２が設けられてい
る。一方、第３図（Ｃ）および（ｄ）に示すように、上
記のＤＩＬパッケージを実装するプリント基板３は、裏
面に上記の基板挿入用端子２に対応する複数のはんだ付
は用のパターンランド４が形成され、これを貫通するよ
うに挿入孔５が設けられている。
このように構成されたＤＩＬパッケージをプリント基板
３に実装するには、自動挿入機又は手作業により、Ｄ工
Ｌパッケージをプリント基板３の挿入孔５に挿入した後
、はんだ溶融槽などを通してパターンランド４にはんだ
６により電気的機械的に接続する。
３に実装するには、自動挿入機又は手作業により、Ｄ工
Ｌパッケージをプリント基板３の挿入孔５に挿入した後
、はんだ溶融槽などを通してパターンランド４にはんだ
６により電気的機械的に接続する。
次に、薄形の機器によく使用される５ＯＰ（スモールア
ウトラインパワー）パッケージについて、第４図により
説明する。第４図（ａ）、 （ｂ）および（Ｃ）は、Ｓ
ＯＰパッケージの外観を示す斜視図、プリント基板に実
装した状態を示す断面図および実装するプリント基板の
平面図である。
ウトラインパワー）パッケージについて、第４図により
説明する。第４図（ａ）、 （ｂ）および（Ｃ）は、Ｓ
ＯＰパッケージの外観を示す斜視図、プリント基板に実
装した状態を示す断面図および実装するプリント基板の
平面図である。
第４図（ａ）において、ＳＯＰパッケージは、長方形箱
状のモールド材１の両側面に、それぞれほぼ２字状に２
回折り曲げられた複数の基板装着用端子７が設けられて
いる。一方、第４図（Ｃ）に示すように、上記のＳＯＰ
パッケージを実装するプリント基板３は、その表面には
んだ付は用のパターンランド４が形成されている。
状のモールド材１の両側面に、それぞれほぼ２字状に２
回折り曲げられた複数の基板装着用端子７が設けられて
いる。一方、第４図（Ｃ）に示すように、上記のＳＯＰ
パッケージを実装するプリント基板３は、その表面には
んだ付は用のパターンランド４が形成されている。
このように構成されたＳＯＰパッケージを、プリント基
板３に実装するには、まず、プリント基板３のパターン
ランド４に、クリームはんだを塗布した後、自動装着機
によりパターンランド４上に装着する。次に、はんだリ
フロー炉などを通してパターンランド４のクリームはん
だを溶融すると、はんだ６によりプリント基板３に電気
的機械的に接続される。
板３に実装するには、まず、プリント基板３のパターン
ランド４に、クリームはんだを塗布した後、自動装着機
によりパターンランド４上に装着する。次に、はんだリ
フロー炉などを通してパターンランド４のクリームはん
だを溶融すると、はんだ６によりプリント基板３に電気
的機械的に接続される。
（発明が解決しようとする課題）
しかしながら、上記の構成では、ＤＩＬパッケージおよ
びＳＯＰパッケージが共に、モールド材１とプリント基
板３の間に隙間がないため、この隙間に他の部品を実装
できず、高密度実装を制約するという問題があった。ま
た、ＤＩＬパッケージでは、プリント基板３のパターン
ランド４すべてに挿入孔５を設けるため、パターンラン
ド４の輪郭全体を占有するため、高密度実装を制約する
という問題もあった。
びＳＯＰパッケージが共に、モールド材１とプリント基
板３の間に隙間がないため、この隙間に他の部品を実装
できず、高密度実装を制約するという問題があった。ま
た、ＤＩＬパッケージでは、プリント基板３のパターン
ランド４すべてに挿入孔５を設けるため、パターンラン
ド４の輪郭全体を占有するため、高密度実装を制約する
という問題もあった。
本発明は上記の問題を解決するもので、機器の小形化を
実現する高密度実装を可能とする集積回路パッケージを
提供するものである。
実現する高密度実装を可能とする集積回路パッケージを
提供するものである。
（課題を解決するための手段）
上記の課題を解決するため、本発明は、複数の基板装着
用端子の内、少くとも２本を基板挿入用端子とするとと
もに、モールド材１の底面とプリント基板３との間に他
の部品が実装できる程度に上記の端子を長くするもので
ある。
用端子の内、少くとも２本を基板挿入用端子とするとと
もに、モールド材１の底面とプリント基板３との間に他
の部品が実装できる程度に上記の端子を長くするもので
ある。
（作 用）
上記の構成により、モールド材１の底面とプリント基板
３との間に他の部品を実装できるので、高密度な実装が
可能となる。また、基板挿入用の端子用の挿入孔の数が
少なくなるので、プリント基板の裏面（部品挿入面でな
い側）の面積が有効に利用でき、高密度な実装が可能と
なる。
３との間に他の部品を実装できるので、高密度な実装が
可能となる。また、基板挿入用の端子用の挿入孔の数が
少なくなるので、プリント基板の裏面（部品挿入面でな
い側）の面積が有効に利用でき、高密度な実装が可能と
なる。
（実施例）
本発明の実施例２例について第１図および第２図により
説明する。
説明する。
第１図（ａ）、 （ｂ）、 （ｃ）および（ｄ）は、第
１の実施例として、モノリシックＩＣに適用した集積回
路パッケージの外観を示す斜視図、これをプリント基板
へ実装した状態を示す断面図、実装するプリント基板の
表面図および裏面図である。
１の実施例として、モノリシックＩＣに適用した集積回
路パッケージの外観を示す斜視図、これをプリント基板
へ実装した状態を示す断面図、実装するプリント基板の
表面図および裏面図である。
第１図（ａ）において、本発明によるモノリシックＩＣ
は、長方形箱状のモールド材１の両側面にそれぞれ下方
にＬ字状に折り曲げて設けた複数の端子の内、点対称と
なる端部にそれぞれ１本の基板挿入用端子８に、その他
を基板装着用端子９とし、基板挿入用端子８は細くした
挿入部８ａまで、基板装着用端子９は２回折り曲げた足
部９ａまでのそれぞれ長さを大きくとっである。第１図
（ｃ）および（ｄ）にそれぞれ示すように、プリント基
板３の表面には２列にそれぞれ複数個のパターンランド
４と、それぞれの端に点対称になるように挿入孔５が設
けられており、裏面には上記の挿入孔５が貫通開口する
パターンランド４が設けられている。
は、長方形箱状のモールド材１の両側面にそれぞれ下方
にＬ字状に折り曲げて設けた複数の端子の内、点対称と
なる端部にそれぞれ１本の基板挿入用端子８に、その他
を基板装着用端子９とし、基板挿入用端子８は細くした
挿入部８ａまで、基板装着用端子９は２回折り曲げた足
部９ａまでのそれぞれ長さを大きくとっである。第１図
（ｃ）および（ｄ）にそれぞれ示すように、プリント基
板３の表面には２列にそれぞれ複数個のパターンランド
４と、それぞれの端に点対称になるように挿入孔５が設
けられており、裏面には上記の挿入孔５が貫通開口する
パターンランド４が設けられている。
第１図（ｂ）に示すように、モールド材１の底面とプリ
ント基板３の表面との間に、複数個の電子部品１０ａ、
１０ｂおよび１０ｃが実装できる。
ント基板３の表面との間に、複数個の電子部品１０ａ、
１０ｂおよび１０ｃが実装できる。
以上のように構成された集積回路パッケージの働きを説
明する。
明する。
まず、プリント基板３の表面に形成されたパターンラン
ド４およびその中間に形成された配線パターンの電極部
（図示せず）にクリームはんだを塗布した後、自動装着
機により電子部品１０ａ、 ｌＯｂおよび１０ｃを、ま
た、自動挿入機によりモノリシツクエＣの基板挿入用端
子８を挿入孔５に挿通するように装着する。基板装着用
端子９は、クリームはんだが塗布されたパターンランド
４に装着される。この時、上記の基板挿入用端子８は、
基板装着用端子９が、パターンランド４上に正確に位置
するよう案内する。その後、はんだリフロー炉およびは
んだ溶融槽を通すと、表面のパターンランド４ではクリ
ームはんだが溶は基板装着用端子９の足部９ａと、また
、裏面のパターンランド４では、基板挿入用端子８の挿
入部８ａの突出部とはんだ６により電気的１機械的に接
続される。同時に第１図に示すように、モールド材１の
底面とプリント基板３との間に装着した電子部品１０ａ
、 ｊｏｂおよび１０ｃも実装される。
ド４およびその中間に形成された配線パターンの電極部
（図示せず）にクリームはんだを塗布した後、自動装着
機により電子部品１０ａ、 ｌＯｂおよび１０ｃを、ま
た、自動挿入機によりモノリシツクエＣの基板挿入用端
子８を挿入孔５に挿通するように装着する。基板装着用
端子９は、クリームはんだが塗布されたパターンランド
４に装着される。この時、上記の基板挿入用端子８は、
基板装着用端子９が、パターンランド４上に正確に位置
するよう案内する。その後、はんだリフロー炉およびは
んだ溶融槽を通すと、表面のパターンランド４ではクリ
ームはんだが溶は基板装着用端子９の足部９ａと、また
、裏面のパターンランド４では、基板挿入用端子８の挿
入部８ａの突出部とはんだ６により電気的１機械的に接
続される。同時に第１図に示すように、モールド材１の
底面とプリント基板３との間に装着した電子部品１０ａ
、 ｊｏｂおよび１０ｃも実装される。
以上のように本実施例によれば、集積回路パッケージと
プリント基板との隙間に他の電子部品か実装できるので
、プリント基板のスペースを有効に利用する高密度実装
により機器の一層の小形化が可能となる。
プリント基板との隙間に他の電子部品か実装できるので
、プリント基板のスペースを有効に利用する高密度実装
により機器の一層の小形化が可能となる。
次に、第２の実施例についてハイブリッドＩＣを例とし
て第２図により説明する。
て第２図により説明する。
第２図（ａ）、 （ｂ）、 （Ｃ）および（ｄ）は、本
発明によるハイブリッドＩＣの外観を示す斜視図、これ
をプリント基板へ実装した状態を示す断面図、これを実
装するプリント基板を表面図およびその裏面図である。
発明によるハイブリッドＩＣの外観を示す斜視図、これ
をプリント基板へ実装した状態を示す断面図、これを実
装するプリント基板を表面図およびその裏面図である。
第２図（ａ）および（ｂ）において、本実施例が第１図
に示した第１の実施例と異なる点は、ＩＣ基板１１の上
面および下面に、それぞれ複数個の電子部品１２と１３
、および１４ａと１４ｂを実装した点である。
に示した第１の実施例と異なる点は、ＩＣ基板１１の上
面および下面に、それぞれ複数個の電子部品１２と１３
、および１４ａと１４ｂを実装した点である。
その他は第１の実施例と変らないので、同じ構成部品に
は同一符号を付してその説明を省略する。
は同一符号を付してその説明を省略する。
以上のように構成されたパイブリッドＩＣの働きは、第
１の実施例と変らないので、その説明を省略する。
１の実施例と変らないので、その説明を省略する。
（発明の効果）
以上説明したように、本発明によれば、プリント基板に
実装する際に、集積回路パッケージとプリント基板との
隙間や裏面を利用して、他の電子部品が実装できるので
、プリント基板のスペースを有効に利用した高密度実装
により、機器の一層の小形化が可能となる。
実装する際に、集積回路パッケージとプリント基板との
隙間や裏面を利用して、他の電子部品が実装できるので
、プリント基板のスペースを有効に利用した高密度実装
により、機器の一層の小形化が可能となる。
第１図（ａ）、 （ｂ）、 （ｃ）および（（］）は、
本発明による第１の実施例を示す集積回路パッケージの
斜視図、プリント基板への実装状態を示す断面図、プリ
ント基板の表面図および裏面図、第２図（ａ）。 （ｂ）、 （ｃ：）および（ｄ）は、第２の実施例を示
す集積回路パッケージの斜視図、プリント基板への実装
状態を示す断面図、プリント基板の表面図および裏面図
、第３図（ａ）、 （ｂ）、 （ｃ）および（ｄ）は、
第１の従来例を示す集積回路パッケージの斜視図、プリ
ント基板への実装状態を示す断面図、プリント基板の表
面図および裏面図、第４図（ａ）、 （ｂ）および（Ｃ
）は、第２の従来例を示す集積回路パッケージの斜視図
、プリント基板への実装状態を示す断面図およびプリン
ト基板の表面図である。 １ ・・・モールド材、 ２，８ ・・・基板挿入用端
子、 ３ ・・・プリント基板、 ４ ・・・パターン
ランド、 ５ ・・・挿入孔、 ６ ・・・はんだ、
７，９ ・・・基板装着用端子、８ａ・・・挿入部、
９ａ・・・足部、ｌＯａ。 １０ｂ、 １０ｃ、 １２．１３．１４ａ、 １４ｂ
川霧子部品、１１・・・ ＩＣ基板。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図 （ｂ） 、１′、４ ・′１ ．１ （ｂ）
本発明による第１の実施例を示す集積回路パッケージの
斜視図、プリント基板への実装状態を示す断面図、プリ
ント基板の表面図および裏面図、第２図（ａ）。 （ｂ）、 （ｃ：）および（ｄ）は、第２の実施例を示
す集積回路パッケージの斜視図、プリント基板への実装
状態を示す断面図、プリント基板の表面図および裏面図
、第３図（ａ）、 （ｂ）、 （ｃ）および（ｄ）は、
第１の従来例を示す集積回路パッケージの斜視図、プリ
ント基板への実装状態を示す断面図、プリント基板の表
面図および裏面図、第４図（ａ）、 （ｂ）および（Ｃ
）は、第２の従来例を示す集積回路パッケージの斜視図
、プリント基板への実装状態を示す断面図およびプリン
ト基板の表面図である。 １ ・・・モールド材、 ２，８ ・・・基板挿入用端
子、 ３ ・・・プリント基板、 ４ ・・・パターン
ランド、 ５ ・・・挿入孔、 ６ ・・・はんだ、
７，９ ・・・基板装着用端子、８ａ・・・挿入部、
９ａ・・・足部、ｌＯａ。 １０ｂ、 １０ｃ、 １２．１３．１４ａ、 １４ｂ
川霧子部品、１１・・・ ＩＣ基板。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図 （ｂ） 、１′、４ ・′１ ．１ （ｂ）
Claims (4)
- （１）少くとも２本の基板挿入用端子と複数の基板装着
用端子とを有し、且つ、上記の端子の長さを、実装時に
プリント基板との隙間に他の電子部品が実装できる程度
に長くしたことを特徴とする集積回路パッケージ。 - （２）基板挿入用端子が四隅のうちの対角の２本、又は
他の一つの隅を加えた３本、もしくは四隅全部の４本で
あることを特徴とする請求項（１）記載の集積回路パッ
ケージ。 - （３）集積回路の形態が、モノリシックＩＣであること
を特徴とする請求項（１）記載の集積回路パッケージ。 - （４）集積回路の形態が、ハイブリッドＩＣであること
を特徴とする請求項（１）記載の集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311318A JPH04186665A (ja) | 1990-11-19 | 1990-11-19 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311318A JPH04186665A (ja) | 1990-11-19 | 1990-11-19 | 集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186665A true JPH04186665A (ja) | 1992-07-03 |
Family
ID=18015694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311318A Pending JPH04186665A (ja) | 1990-11-19 | 1990-11-19 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023008344A1 (ja) * | 2021-07-29 | 2023-02-02 | ローム株式会社 | パワー半導体モジュール、半導体装置 |
-
1990
- 1990-11-19 JP JP2311318A patent/JPH04186665A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023008344A1 (ja) * | 2021-07-29 | 2023-02-02 | ローム株式会社 | パワー半導体モジュール、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| US6757174B2 (en) | Switching power-supply module | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| GB2237691A (en) | Semiconductor device and wiring board module | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH04186665A (ja) | 集積回路パッケージ | |
| JPH04147660A (ja) | 電子部品 | |
| JP2636332B2 (ja) | プリント基板 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH04264795A (ja) | チップ部品搭載パッド | |
| JPH04105390A (ja) | 基板機構 | |
| JPH0582948A (ja) | プリント基板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH0462775A (ja) | 表面実装用電子部品 | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPH01120781A (ja) | 多層配線基板モジュール | |
| JPH08102596A (ja) | 面実装部品の実装方法 | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPS6159863A (ja) | 混成集積回路装置 | |
| JPH05299557A (ja) | 半導体パッケージ | |
| JPH0837279A (ja) | 半導体装置 | |
| JPH03125464A (ja) | 表面実装パッケージ |