JPH04178002A - 方向性結合器付伝送線反射形可変遅延回路 - Google Patents
方向性結合器付伝送線反射形可変遅延回路Info
- Publication number
- JPH04178002A JPH04178002A JP30410490A JP30410490A JPH04178002A JP H04178002 A JPH04178002 A JP H04178002A JP 30410490 A JP30410490 A JP 30410490A JP 30410490 A JP30410490 A JP 30410490A JP H04178002 A JPH04178002 A JP H04178002A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- directional coupler
- variable delay
- delay circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 36
- 238000001514 detection method Methods 0.000 claims description 3
- 230000000644 propagated effect Effects 0.000 abstract description 3
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、遅延回路に係り、特に、高い遅延精度を得る
のに好適とされた方向性結合器付伝送線反射形可変遅延
回路に関する。
のに好適とされた方向性結合器付伝送線反射形可変遅延
回路に関する。
従来、遅延線を用いた可変遅延回路は特開昭６０−４６
６０６号公報に記載のように、基板上に構成されたマイ
クロストリップライン上の任意点をマルチプレクサに入
力し、マルチプレクサ上の任意点を切換え可として信号
が通過するマイクロストリップラインの入力端子からマ
ルチプレクサの出力端子までの、マイクロストリップラ
インの長さを遅延時間が可変に設定されるようになって
いる。ところで、高速信号を切換えるためのマルチプレ
クサには、ＥＣＬを用いるのが一般的である４その一例
は、フェアチャイルド社、ＦｌｏｏＫ、ＥＣＬデータブ
ック（１９８２年）第３−１１８頁から１２０頁（ＦＡ
Ｉ ＲＣＨＩＬＤ、ＦｌｏｏＫ ＥＣＬ ＤＡＴ
Ａ Ｂ○○Ｋ（１９８２）ＰＰ３−１１８−１２０）
に記載されている八人カマルチプレクサＦ１００１６３
が挙げられる。
６０６号公報に記載のように、基板上に構成されたマイ
クロストリップライン上の任意点をマルチプレクサに入
力し、マルチプレクサ上の任意点を切換え可として信号
が通過するマイクロストリップラインの入力端子からマ
ルチプレクサの出力端子までの、マイクロストリップラ
インの長さを遅延時間が可変に設定されるようになって
いる。ところで、高速信号を切換えるためのマルチプレ
クサには、ＥＣＬを用いるのが一般的である４その一例
は、フェアチャイルド社、ＦｌｏｏＫ、ＥＣＬデータブ
ック（１９８２年）第３−１１８頁から１２０頁（ＦＡ
Ｉ ＲＣＨＩＬＤ、ＦｌｏｏＫ ＥＣＬ ＤＡＴ
Ａ Ｂ○○Ｋ（１９８２）ＰＰ３−１１８−１２０）
に記載されている八人カマルチプレクサＦ１００１６３
が挙げられる。
第３−１２０頁に記載されているそのフラットパック
ニーシーキャラクタリスティクス（Ｆｌａｔｐａｃｋ
ＡＣＣｈａｒａｃｔｅｒｉｓｔｉｃｓ）によると、−
船釣に用いられるケース温度２５℃でもマルチプレクサ
の各入力端子までの伝播遅延時間は、０．６ｎｓから１
、５ｎｓ 、即ち、０．９ｎｓの伝播遅延時間差があ
るものとなっている。
ニーシーキャラクタリスティクス（Ｆｌａｔｐａｃｋ
ＡＣＣｈａｒａｃｔｅｒｉｓｔｉｃｓ）によると、−
船釣に用いられるケース温度２５℃でもマルチプレクサ
の各入力端子までの伝播遅延時間は、０．６ｎｓから１
、５ｎｓ 、即ち、０．９ｎｓの伝播遅延時間差があ
るものとなっている。
そのため、従来の可変遅延回路でるマルチプレクサの各
入力端子から出力端子までの伝播遅延時間差を補正すへ
くマルチプレクサの各入力端子間に接続されているマイ
クロストリップラインの長さを調整する手段が設けられ
ている。しかし、この方法では、可変遅延回路の遅延時
間を各時間設定毎に測定し、マイクロストリップライン
の長さを調整しなければならず、更に、調整部分の特性
インピーダンスがマイクロストリップラインの特性イン
ピーダンスに等しくならず、高速信号を入力すると調整
部分間で多重反射が起こり、高速信号を扱うという点に
ついては、考慮されていないものとなっている。
入力端子から出力端子までの伝播遅延時間差を補正すへ
くマルチプレクサの各入力端子間に接続されているマイ
クロストリップラインの長さを調整する手段が設けられ
ている。しかし、この方法では、可変遅延回路の遅延時
間を各時間設定毎に測定し、マイクロストリップライン
の長さを調整しなければならず、更に、調整部分の特性
インピーダンスがマイクロストリップラインの特性イン
ピーダンスに等しくならず、高速信号を入力すると調整
部分間で多重反射が起こり、高速信号を扱うという点に
ついては、考慮されていないものとなっている。
上記従来技術による場合、マイクロストリップライン長
を切換えるマルチプレクサの各入力端子から出力端子ま
での伝播遅延時間の差は、マイクロストリップラインの
長さによって調整されていたものである。そのため高速
信号を入力すれば、調整部分間で多重反射が起こり遅延
精度が劣化するばかりか、調整作業に多大な時間が要求
されるという不具合が生しる。
を切換えるマルチプレクサの各入力端子から出力端子ま
での伝播遅延時間の差は、マイクロストリップラインの
長さによって調整されていたものである。そのため高速
信号を入力すれば、調整部分間で多重反射が起こり遅延
精度が劣化するばかりか、調整作業に多大な時間が要求
されるという不具合が生しる。
本発明の目的は、遅延線路の長さの調整部分をなくし、
均一な特性インピーダンスの伝送線路を用い、高速信号
を正確に可変遅延し得る方向性結合器付伝送線反射形可
変遅延回路を提供することにある。
均一な特性インピーダンスの伝送線路を用い、高速信号
を正確に可変遅延し得る方向性結合器付伝送線反射形可
変遅延回路を提供することにある。
上記目的は、均一な特性インピーダンスをもった伝送線
上に、入力された信号を反射させるだめの接地手段を複
数個設け、伝′送線上の接地位置に応じて遅延された反
射波を検出すへく構成することで達成される。また１本
発明は方向性結合器の性能を十分引き出すため、入力信
号の波形対象性を向上するバランを設けている。
上に、入力された信号を反射させるだめの接地手段を複
数個設け、伝′送線上の接地位置に応じて遅延された反
射波を検出すへく構成することで達成される。また１本
発明は方向性結合器の性能を十分引き出すため、入力信
号の波形対象性を向上するバランを設けている。
均一な特性インピーダンスをもつ伝送線上の所望位置各
々に設けられた、設置手段としてのスイッチを選択的に
閉じることによって伝送線を接地し、伝送線上を伝播さ
れてきた入力信号をその接地点で反射させるようにした
ものである。この結果、伝送線駆動手段から接地点迄の
伝播距離および接地点から反射波検出手段までの伝播距
離は接地点如何によって変化するため、スイッチの何れ
かを開閉するかによって、所望の遅延時間が得られる。
々に設けられた、設置手段としてのスイッチを選択的に
閉じることによって伝送線を接地し、伝送線上を伝播さ
れてきた入力信号をその接地点で反射させるようにした
ものである。この結果、伝送線駆動手段から接地点迄の
伝播距離および接地点から反射波検出手段までの伝播距
離は接地点如何によって変化するため、スイッチの何れ
かを開閉するかによって、所望の遅延時間が得られる。
このようにマルチプレクサが何等必要でなく、従って、
マルチプレクサがもつ各入力端子から出力端子までの伝
播遅延時間を補正する必要はない。
マルチプレクサがもつ各入力端子から出力端子までの伝
播遅延時間を補正する必要はない。
Ｃ実施例）
以下、本発明の一実施例を第１図を用い説明する。
第１図は本発明の一実施例に係る方向性結合器付伝送線
反射形可変遅延回路図、第２図はその動作波形図、第３
図は本発明の他の実施例に係る方向性結合器付伝送線反
射形可変遅延回路図である。
反射形可変遅延回路図、第２図はその動作波形図、第３
図は本発明の他の実施例に係る方向性結合器付伝送線反
射形可変遅延回路図である。
本実施例による可変遅延回路は、図示のように入力パル
ス１００からシングルパルス＋０１を作成するモノステ
ーブルマルチバイブレータ１、差動出力駆動回路２、方
向性結合器の性能を十分引き呂すためのバラン１３、反
射波１０３を検出する方向性結合器３．シングルパルス
を遅延させるための特性インピーダンス均一な伝送線６
および８、終端抵抗７および９、伝送線８を複数箇所、
本実施例では四箇所で接地するためのブリノン構成のダ
イオード１０ａ〜１０ｐ、ダイオードブリ、ジで構成さ
れる各スイッチ（切替手段）を開閉するための駆動回路
１１ａ〜１ｌｃｌ、遅延制御信号１０７に従って駆動回
路１１ａ〜ｌｉｄの何れか−っを選択してＯＮする゛た
めのデコーダ１２．方向性結合器３によって検出した反
射波１０３を比較電圧１０４とを比較するコンパレータ
５、遅延制御信号１０６によって比較電圧１０４を制御
するＤ／Ａ変換機４を主要素としている。
ス１００からシングルパルス＋０１を作成するモノステ
ーブルマルチバイブレータ１、差動出力駆動回路２、方
向性結合器の性能を十分引き呂すためのバラン１３、反
射波１０３を検出する方向性結合器３．シングルパルス
を遅延させるための特性インピーダンス均一な伝送線６
および８、終端抵抗７および９、伝送線８を複数箇所、
本実施例では四箇所で接地するためのブリノン構成のダ
イオード１０ａ〜１０ｐ、ダイオードブリ、ジで構成さ
れる各スイッチ（切替手段）を開閉するための駆動回路
１１ａ〜１ｌｃｌ、遅延制御信号１０７に従って駆動回
路１１ａ〜ｌｉｄの何れか−っを選択してＯＮする゛た
めのデコーダ１２．方向性結合器３によって検出した反
射波１０３を比較電圧１０４とを比較するコンパレータ
５、遅延制御信号１０６によって比較電圧１０４を制御
するＤ／Ａ変換機４を主要素としている。
次に、上記した１００のパルス１ｏＯａは、モノステー
ブルマルチバイブレータ１に入力されたのち、差動出力
駆動回路２により差動出力信号１０２，１１２となリバ
ランへと入力され、方向性結合器の性能を十分発揮でき
る対象な差動波形に変換され、各々伝送線６および８上
を伝播するが、このとき方向性結合器３の機能により、
コンパレータ５の入力１０３に信号は何も出力されない
６一方、遅延制御信号１０７によってデコーダ１２が駆
動回路ｌｉｄを選択したとすれば、伝送線８上を伝播し
てきたシングルパルス１１２ａはダイオード１０ｍ〜１
０ｐより構成されたダイオードブリッジの位置で極性が
反転され、方向性結合器３へ戻乞反射波となる。伝送線
６では、反射波は生じないため、反射パルス１１２ｂは
、方向性結合器３に対し不平衡入力となり、コンパレー
タ５の入力信号１０３には反射パルス１０３ｂとして出
現する。シングルパルス１１２ａと反射パルス１０３ｂ
との時間差は、シングルパルス１０２ａが伝送線８上を
接続点１０２から、ダイオードｌｏｍ〜Ｌｏｐによる接
地点まで伝播するのに要する時間の二倍に等しいので、
ダイオードブリッジによる接地点位置を変更すると、そ
の接地点位置に応じ反射パルスに相対的な時間差が発生
することになる。反射パルス１０３ｂは、コンパレータ
５でＤ／Ａ変換器４からの比較電圧１０４と比較され、
その結果として正パルス１０５ｂが出力信号１０５とし
て得られる様になっている。
ブルマルチバイブレータ１に入力されたのち、差動出力
駆動回路２により差動出力信号１０２，１１２となリバ
ランへと入力され、方向性結合器の性能を十分発揮でき
る対象な差動波形に変換され、各々伝送線６および８上
を伝播するが、このとき方向性結合器３の機能により、
コンパレータ５の入力１０３に信号は何も出力されない
６一方、遅延制御信号１０７によってデコーダ１２が駆
動回路ｌｉｄを選択したとすれば、伝送線８上を伝播し
てきたシングルパルス１１２ａはダイオード１０ｍ〜１
０ｐより構成されたダイオードブリッジの位置で極性が
反転され、方向性結合器３へ戻乞反射波となる。伝送線
６では、反射波は生じないため、反射パルス１１２ｂは
、方向性結合器３に対し不平衡入力となり、コンパレー
タ５の入力信号１０３には反射パルス１０３ｂとして出
現する。シングルパルス１１２ａと反射パルス１０３ｂ
との時間差は、シングルパルス１０２ａが伝送線８上を
接続点１０２から、ダイオードｌｏｍ〜Ｌｏｐによる接
地点まで伝播するのに要する時間の二倍に等しいので、
ダイオードブリッジによる接地点位置を変更すると、そ
の接地点位置に応じ反射パルスに相対的な時間差が発生
することになる。反射パルス１０３ｂは、コンパレータ
５でＤ／Ａ変換器４からの比較電圧１０４と比較され、
その結果として正パルス１０５ｂが出力信号１０５とし
て得られる様になっている。
このように、入力信号１００から出力信号１０５までの
遅延時間は、伝送線上に設けられたダイオードスイッチ
による接地位置の切換えと、Ｄ／Ａ変換器４からの比較
電圧１０４の制御とによって、高精度に可変設定され得
る。また、反射波を検呂する手段として方向性結合器３
を用いているため、人力シングルパルスの繰返し周期以
上に可変遅延し得る。
遅延時間は、伝送線上に設けられたダイオードスイッチ
による接地位置の切換えと、Ｄ／Ａ変換器４からの比較
電圧１０４の制御とによって、高精度に可変設定され得
る。また、反射波を検呂する手段として方向性結合器３
を用いているため、人力シングルパルスの繰返し周期以
上に可変遅延し得る。
第３図は、差動出力駆動回路２の出力と、方向性結合器
の入力とのインピーダンスマツチング用の抵抗を入れた
本発明の他の実施例の回路図である。
の入力とのインピーダンスマツチング用の抵抗を入れた
本発明の他の実施例の回路図である。
なお、以上の例では、伝送線８が接置される位置は、四
箇所とされているが、スイッチの数とその位置は、設計
上の問題であり任意に選択すればよい。更に、切り換え
手段としてダイオードブリッジが望ましいものとなって
いるが。これは、オフ時における静電容量が最も小さく
、特性インピーダンスに与える影響が少ないからである
。
箇所とされているが、スイッチの数とその位置は、設計
上の問題であり任意に選択すればよい。更に、切り換え
手段としてダイオードブリッジが望ましいものとなって
いるが。これは、オフ時における静電容量が最も小さく
、特性インピーダンスに与える影響が少ないからである
。
本発明によれば、均一な特性インピーダンスの伝送線に
よって、高速信号を正確に可変遅延設定し得るという効
果がある。
よって、高速信号を正確に可変遅延設定し得るという効
果がある。
第１図は本発明の一実施例の方向性結合器付伝送線反射
形可変遅延回路の回路図、第２図はその動作波形図、第
３図は本発明の他の実施例の回路図である。 トモノステーブルマルチバイブレータ ２・・差動出力駆動回路 ３・・ブリッジ ４・・・Ｄ／Ａ変換器 ５・コンパレータ ６・・・伝送線 ７・・・終端抵抗 ８・・・伝送線 ９・・・終端抵抗 １０ａ〜１０ｐ・・・ダイオード １１ａ〜ｌｉｄ・・・駆動回路 １２・・・デコーダ １３・・バラン １３・・・インピーダンスマツチング抵抗代理人弁理士
小 川 勝 男 、 第 Ｚ 図
形可変遅延回路の回路図、第２図はその動作波形図、第
３図は本発明の他の実施例の回路図である。 トモノステーブルマルチバイブレータ ２・・差動出力駆動回路 ３・・ブリッジ ４・・・Ｄ／Ａ変換器 ５・コンパレータ ６・・・伝送線 ７・・・終端抵抗 ８・・・伝送線 ９・・・終端抵抗 １０ａ〜１０ｐ・・・ダイオード １１ａ〜ｌｉｄ・・・駆動回路 １２・・・デコーダ １３・・バラン １３・・・インピーダンスマツチング抵抗代理人弁理士
小 川 勝 男 、 第 Ｚ 図
Claims (5)
- １．均一な特性インピーダンスをもつ伝送線と、前記伝
送線を駆動する駆動手段と、駆動差動信号の波形対象性
を向上させるバランと、前記伝送線の所望の複数位置に
それぞれ設けられたブリッジ方式の切り換え手段と、前
記切替手段の何れかで前記伝送線を接地したことによる
反射信号を検知する検知手段とを備えたことを特徴とす
る方向性結合器付伝送線反射形可変遅延回路。 - ２．請求項１の前記切替手段が、ダイオードブリッジで
ある方向性結合器付伝送線反射形可変遅延回路。 - ３．請求項１の前記駆動手段は、モノサイクル発生器で
ある方向性結合器付伝送線反射形可変遅延回路。 - ４．請求項１の前記検知手段は、方向性結合器である方
向性結合器付伝送線反射形可変遅延回路。 - ５．請求項１のバランは、コアに巻かれたコイルである
方向性結合器付伝送線反射形可変遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30410490A JPH04178002A (ja) | 1990-11-13 | 1990-11-13 | 方向性結合器付伝送線反射形可変遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30410490A JPH04178002A (ja) | 1990-11-13 | 1990-11-13 | 方向性結合器付伝送線反射形可変遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04178002A true JPH04178002A (ja) | 1992-06-25 |
Family
ID=17929080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30410490A Pending JPH04178002A (ja) | 1990-11-13 | 1990-11-13 | 方向性結合器付伝送線反射形可変遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04178002A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023181341A1 (ja) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体チップ |
-
1990
- 1990-11-13 JP JP30410490A patent/JPH04178002A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023181341A1 (ja) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体チップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490821A (en) | Centralized clock time error correction system | |
| EP1396126A2 (en) | Method and apparatus for impedance matching in a transmission line | |
| US4654851A (en) | Multiple data path simulator | |
| US20020196049A1 (en) | LSI device capable of adjusting the output impedance to match the characteristic impedance | |
| JPH04178002A (ja) | 方向性結合器付伝送線反射形可変遅延回路 | |
| US5111086A (en) | Adjusting delay circuitry | |
| US6487250B1 (en) | Signal output system | |
| JP2000353945A (ja) | デジタル信号出力回路 | |
| CA1217564A (en) | Serial to parallel data conversion circuit | |
| US6670837B2 (en) | Time domain reflectometer with digitally generated variable width pulse output | |
| JPH01320815A (ja) | ブリッジ方式伝送線反射形可変遅延回路 | |
| US6876224B2 (en) | Method and apparatus for high speed bus having adjustable, symmetrical, edge-rate controlled, waveforms | |
| SU1667226A2 (ru) | Формирователь пр моугольных импульсов | |
| JPH1123695A (ja) | レーダ装置 | |
| JP2824193B2 (ja) | 信号伝送方法および装置 | |
| JPS6257225B2 (ja) | ||
| KR950704787A (ko) | 메모리 어레이의 출력에 정확한 온과 오프 시간을 제공하기 위한 방법 및 장치(method and apparatus for providing accurate t(on) and t(off) times for the output of a memory array) | |
| JPS6230667B2 (ja) | ||
| SU1367147A2 (ru) | Селектор импульсов | |
| WO2002099443A3 (de) | Vorrichtung zur frequenzmessung | |
| JPH04298116A (ja) | サンプリング信号発生回路 | |
| JP2519743Y2 (ja) | 時間計測装置 | |
| JPH01284015A (ja) | クロック位相設定回路 | |
| JPH03252218A (ja) | トライステート・バッファ回路 | |
| JPH0567901A (ja) | 導波管経路切替器 |