JPH04168991A

JPH04168991A - モータ制御装置

Info

Publication number: JPH04168991A
Application number: JP2294176A
Authority: JP
Inventors: Funeya Asakawa; 浅川　舟也
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1990-10-31
Filing date: 1990-10-31
Publication date: 1992-06-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、ＰＷＭ　（パルス幅変調）のスイッチングパ
ターン（単位ベクトルデータ）をメモリに予め書き込ん
でおき、これを読み出すことによってインバータを制御
し、インバータに接続された交流モータの速度制御を行
う装置に関する。

［従来の技術］交流モータの速度制御を行うために、ＰＷＭ制御インバ
ータを使用することは公知である。また、ＰＷＭ制御を
行うために、近似正弦波が得られるように、ＰＷＭスイ
ッチングパターンを予めＲＯＭに書き込んでおき、これ
に基づいてインバータを制御することも公知である。更
に、三相インバータを各相独立に制御せずに、三相を一
括制御し、所望の電圧ベクトルを発生させ、所望の回転
磁界を得る方式も既に提案されている。

また、簡単な構成でフィードバック制御が可能であり、
且つ超低速制御が可能なモータの速度制御方式が特開昭
６２−２０７１９６号公開公報に開示されている。

し発明が解決しようとする課題］ところで、上記公報に開示されているモータ制御方式に
おいて、速度を急に増大させる指令が与えられた時又は
負荷が急増した時に、インバータ制御装置は瞬時に最大
電圧、最大周波数を発生する動作になり、モータに過大
な電流が流れ、制御上可能な限りの大きいトルクが発生
する。この結果、モータ軸やモータに連結された負荷に
機械的ダメージを与えることがある。また、インバータ
のスイッチング素子の容量を大きく設定することが必要
になる。

そこで、本発明の目的は、トルク及び出力電流の急激な
変化を抑えることができるモータ制御装ぼを提供するこ
とにある。

［課題を解決するための手段］上記目的を達成するための本発明は、制御すべき交流モ
ータに接続されており、所定のスイッチングパターンで
オン・オフ動作して電圧ベクトルと零ベクトルを発生す
る複数のスイッチング素子を有しているインバータと、
所定の順番で前記電圧ベクトル又は電圧ベクトルと零ベ
クトルとの組み合せを得るための前記スイッチのオン・
オフパターンを示す第１のベクトルデータと前記第２の
ベクトルを得るための前記スイッチング素子のオン・オ
フパターンを示す零ベクトルデータとが書き込まれてい
るメモリと、前記メモリから読み出された前記第１のベ
クトルデータと前記第２のベクトルデータとによって前
記スイッチング素子を動作させるためのスイッチング素
子制御回路と、前記モータの目標速度を示す基準信号を
発生する基準信号発生回路と、前記基準信号と前記モー
タの速度を示す検出信号との差に対応した差信号を発生
する比較回路と、所定周波数の三角波を発生する三角波
発生回路と、前記三角波と前記差信号とを比較し、前記
三角波を前記差信号が横切っている期間に前記メモリか
ら前記第２のベクトルデータを読み出すように前記メモ
リを制御する第２のベクトル期間判定用比較器と、前記
三角波の周波数よりも高い周波数を有してクロックパル
スを発生するクロック発生器と、前記クロックパルスに
よってインクリメントされて所定の順番で前記メモリか
ら前記第１のベクトルデータ及び前記第２のベクトルデ
ータを読み出すためのアドレスを指定するカウンタと、
前記クロック発生器と前記カウンタとの間に接続され、
且つ前記第２のベクトル期間判定用比較器から得られる
前記第２のベクトルデータを選択することを示す信号に
応答して前記クロックパルスの通過を阻止するカウンタ
入力制御用ゲートとを備えたモータ制御装置において、
前記インバータの出力電流を検出する電流検出器と、前
記インバータの出力電流が所定値以上になったことを検
出する基準電圧を与えるための基準電圧源と、前記電流
検出器から得られた電流検出電圧と前記基準電圧とを比
較する電流検出用比較器と、前記メモリと前記スイッチ
制御回路との間に接続され、且つ前記電流検出電圧が前
記基準電圧よりも大きくなった時に前記電流検出用比較
器から得られる出力に応答して前記電圧ベクトルデータ
及び前記零ベクトルデータの伝送を中断するゲート回路
とが設けられているモータ制御装置に係わるものである
。

［作用］本発明におけるゲート回路は、インバータの出力電流が
所定値よりも大きくなった時に、メモリからスイッチ制
御回路へ第１のベクトルデータ及び第２のベクトルデー
タを供給することを中断する。これにより、インバータ
は実質的に停止状態になり、出力電流が低下し、過大ト
ルクの発生が阻止される。その後再びゲート回路を通し
ての第１のベクトルデータ及び第２のベトクルデータの
伝送が開始する。カウンタに基づく電圧ベクトルの読み
出しは、電流制限期間も継続される。従って、モータに
おける回転磁界ベトクルの連続性は良好に保たれる。

［実施例］次に、本発明の１実施例に係わる三相モータの速度制御
装置を説明する。第１図において、三相誘導電動機から
成るモータ１には、ＰＷＭ制御可能な三相インバータ２
が接続されている。インバータ２は、直流電源３にトラ
ンジスタから成るスイッチ素子ＡＩ、Ａ２、Ｂｌ、Ｂ２
、ＣＩ、Ｃ２をブリッジ接続したものである。６個のス
イッチ素子Ａｌ−Ｃ２は、スイッチング素子制御回路４
から供給される制御信号に応答してオン・オフ動作する
。なお、インバータ２の上側の３つのスイッチ素子ＡＩ
　、Ｂｌ　、ＣＬと下側の３つのスイッチ素子Ａ２、Ｂ
２、Ｃ２とは、互いに逆に動作するので、一方の制御を
特定すれば、インバータ全体の制御が特定される。ここ
では、ＲＯＭ　（リードオンリーメモリ）５から読み出
される第１、第２及び第３の信号Ａ、Ｂ、Ｃによりイン
バータ制御状態を特定し、信号Ａ、Ｂ、Ｃが高レベル即
ち論理“１”の時にスイッチ素子Ａｔ、Ｂｌ、Ｃ１がオ
ン、低レベル即ち論理“０°の時にスイッチ素子ＡＩ、
Ｂｌ、ＣＩがオフとする。

ＲＯＭ５はインバータ２をＰＷＭ制御するためのＰＷＭ
スイッチングパターン（単位ベクトルデータ）を予め書
き込んだものである。このＲＯＭ５は正転ＰＷＭパター
ンメモリＭ１と、正転用零ベクトルメモリＭ２と、逆転
ＰＷＭパターンメモリＭ３と、逆転用零ベクトルメモリ
Ｍ４とを有する。各メモリＭ１〜Ｍ４はＯ〜５１１まで
の５１２アドレスを夫々有し、夫々アップ・ダウンカウ
ンタ６の９ビツトの２進出カライン６ａの値でアドレス
指定される。但し、４つのメモリＭｌ　−Ｍ４から１つ
が選択され、この選択されたメモリの出力のみがインバ
ータ２の制御のために有効に使用される。この選択を行
うためにＲＯＭ５は零ベクトル選択制御信号入力端子７
と、正転逆転選択制御信号入力端子８とを有する。零ベ
クトル選択制御信号入力端子７が論理“０゛の時にはメ
モリＭ１とＭ３とのいずれか一方が選択され、論理“１
”の時にはメモリＭ２とＭ４とのいずれか一方が選択さ
れる。また、正転逆転選択制御信号入力端子８が７０ｍ
の場合にはメモリＭｌとＭ２とのいずれか一方が選択さ
れ、“１″の場合にはメモリＭ３とＭ４とのいずれか一
方が選択される。

今、ライン６ａの９ビツトをＢＯ〜Ｂ８で表わし、入力
端子７の入力ビットを８１０　で表わし、入力端子８の
入力ビットをＢ９で表わすとすれば、ＢＯ〜Ｂ８の９ビ
ツトでアドレスが指定される。またＢ９、ＢＩＯが〔０
０〕の時に第１のメモリＭ１（正転ＰＷＭスイッチング
パターン）が選択され、〔０１〕の時に第２のメモリＭ
２　　（正転用零ベトクル）が選択され、〔１０〕の時
に第３のメモリＭ８　　（逆転ＰＷＭスイッチングパタ
ーン）が選択され、〔１１〕の時に第４のメモリＭ４　
　（逆転用零ベトクル）が選択される。

ＲＯＭ５及びカウンタ６を制御してインバータ２の出力
電圧を制御するために、モータ１に速度発電機からなる
速度検出器９が結合され、この出力ライン９ａが比較回
路１０に接続されている。

このため、比較回路１０は、直流レベルから成る速度検
出信号と基準信号ライン１１から与えられる所望回転速
度に対応する基準信号とを比較し、この差信号を出力す
る。比較回路１０から得られる差信号は比例積分回路１
２に入力している。比例積分回路１２の出力ライン１３
の差信号Ｖｄは、この差信号Ｖｄの正負を判定するため
の正逆転判定用の第１の比較器１４に入力すると共に、
絶対値回路１５を通って零ベクトル期間判定用の第２の
比較器１６に入力する。

正逆転判定用比較器１４の出力端子はカウンタ６のアッ
プ・ダウン入力端子Ｕ／Ｄに接続されていると共にＲＯ
Ｍ５の正逆転選択信号入力端子８に接続されている。

１７はクロック発振器（ＯＳ　Ｃ）であって、２０〜５
０ｋＨｚ程度のクロック／くルスを発生する。

この発振器１７の出力端子はＡＮＤゲート１８の一方の
入力端子に接続され、このＡＮＤゲート１８の出力端子
がカウンタ６のクロ・ツク入力端子ＣＬに接続されてい
るので、ＡＮＤゲート１８のもウ一方ノ入力端子が高レ
ベルの時のみ発振器１７の出力がクロックパルスとして
カウンタ６に入力する。

零ベクトル期間判定用比較器１６は非反転入力端子には
三角波発生器１９が接続されている。三角波発生器１９
は例えば、発振器１７の出力周波数よりは低い、５ｋＨ
ｚで三角波電圧Ｖｃ　　（キャリア）を発生し、このＶ
ｃと差信号Ｖｄの絶対値とが比較器１６で比較される。

零ベクトル期間判定用比較器１６の出力端子はＮＯＴ回
路２０を介してＡＮＤゲート１８の入力端子に接続され
ていると共に、ＲＯＭ５の零ベクトル選択制御信号入力
端子７に接続されている。

ＲＯＭ５の三相出力ラインはＡＮＤゲート２、２２．２
３を介してスイッチング素子制御回路４に接続されてい
る。ＡＮＤゲート２、２２．２３は、インバータ出力電
流が過大になった時に電圧ベクトル及び零ベクトルの伝
送を中断する。

この電流制御を実行するために、インバータ２の出力ラ
インに電流検出器２４．２５．２６が設けられ、これ等
に三相整流平滑回路２７が接続されている。ヒステリシ
ス特性を有する電流検出用の第３の比較器２８は、演算
増幅器２９と、この一方の入力端子と整流平滑回路２７
との間に接続された抵抗Ｒ１と、他方の入力端子と基準
電圧源３０との間に接続された抵抗Ｒ２と、出力端子と
抵抗Ｒ２の右端との間に接続された帰還用抵抗Ｒ８及び
コンデンサＣ１とから成り、この出力端子はＡＮＤゲー
ト２、２２．２３に接続されている。

［ＲＯＭの内容コＲＯＭ５には第２図に原理的に示す如くデータが書き込
まれている。即ちＲＯＭ５の各メモリＭ１−Ｍ４はアド
レスＯ〜５１１を有し、正転ｐｗＭパターンメモリＭ１
のアドレスＯ〜３には例えば電圧ベクトル（第１のベク
トル）ＶＢ　、Ｖ２、ＶＢ　、Ｖ２のデータが順に書き
込まれ、正転用零ベクトルメモリＭ２のアドレスＯ〜３
には零ベクトル（第２のベクトル）ｖ７、ｖＯ１ｖ７、
ｖＯのデータが順に書き込まれ、逆転ＰＷＭ／（ターン
メモリＭ３のアドレス０〜３には電圧ベクトルＶ１、■
５、ｖｌ、ｖ５のデータが順に書き込まれ、逆転用零ベ
クトルメモリＭ４には零ベクトル■０、Ｖ７　、ＶＯ、
Ｖ７のデータが順に書き込まれている。残りのアドレス
４〜５１１にもアドレスＯ〜３と同一の原理でベクトル
データが書き込まれている。第２図の各アドレスのベク
トルデータは原理を示すものであるため、実際のデータ
とは異なる。今、正転ＰＷＭパターンメモリＭｌのアド
レス０〜８４（０６〜６０＠区間に対応）の実際の電圧
ベクトルデータを示すと、ＶＢ　、　ＶＢ　、　ＶＢ　、　ＶＢ　、　Ｖｌ　、　
Ｖｌ　、　Ｖｌ　、Ｖｌ　、　Ｖｌ　、　Ｖｌ　、　Ｖ
Ｂ　、　ｖ６　、　ＶＢ　、　ＶＢ　、Ｖｌ　、　Ｖｌ
　、　Ｖｌ　、　Ｖｌ　、　Ｖｌ　、　ｖ２　、　ＶＢ
　、ｖ６　、　ｖ６　、　ＶＢ　、　Ｖｌ　、　Ｖｌ　
、　ｖ２　、　ｖ２　、ｖ２　、　Ｖｌ　、ｖ２　、Ｖ
ｌ　、　Ｖｌ　、　Ｖｌ　、　Ｖｌ　、ｖ２　、　Ｖｌ
　、　ｖ２　、　Ｖｌ　、　ｖ２　、　Ｖｌ　、　Ｖｌ
　、ｖ２　、　Ｖｌ　、　Ｖｌ　、　Ｖｌ　、　Ｖｌ　
、　Ｖｌ　、　Ｖｌ　、Ｖｌ　、　ｖ２　、　Ｖｌ　、
　ｖ２　、　ｖ２　、　Ｖｌ　、　Ｖｌ　、Ｖｌ　、　
ｖ２　、　Ｖｌ　、　Ｖｌ　、　Ｖｌ　、　ＶＢ　、　
ＶＢ　、ｖ３　、　ＶＢ　、Ｖｌ　、　Ｖｌ　、　ｖ２
　、　Ｖｌ　、　ｖ２　、ｖ２　、ｖ３　、ＶＢ　、Ｖ
Ｂ　、ｖ３　、　Ｖｌ　、Ｖｌ　、ｖ２　、　ｖ２　、
　Ｖｌ　、　Ｖｌ　、　ｖ３　、　ＶＢ　、　ＶＢ　、
ＶＢになる。

［電圧ベクトル］第３図は６個の電圧ベクトルＶ１〜Ｖ６と、２つの零ベ
クトルＶＯ１Ｖ７とを示す。インバータ２のスイッチ素
子Ａｌ、Ｂｌ、ＣＩのとりうるスイッチング状態は、（
０００）、（００１）、（０１０）、（０１１）、（１
００）、（１０１）、（１１０）、（１１１）の８っで
あるので、これをＶＯｌＶｌ、Ｖｌ、ＶＢ、Ｖ４、ｖ５
、ＶＢ、Ｖ７で表わすことにする。本実施例の装置では
、電圧ベクトルＶＯ〜Ｖ７がＲＯＭ５に書き込まれ、こ
れが制御データ（Ａ、Ｂ、Ｃ）として出力される。８つ
のベクトルＶＯ〜Ｖ７を組み合わせると、正弦波出力電
圧及び回転磁界ベクトルを得ることができる。

［ベクトル選択］第４図は回転磁界ベクトルφｌを得るための電圧ベクト
ルの選択を示すものである。回転磁界ベクトルφ１の先
端（終点）の軌跡を円に近づけるためには、３３０＠〜
３０″区間で第６及び第２ノヘクトルＶ６、Ｖｌ、３０
ｅ〜９０°区間テ第２及び第３のベクトルＶ２、ＶＢ、
９０″〜１５０＠区間で第３及び第１のベクトルＶｉｌ
ｌ　、Ｖｌ　。

１５０°〜２１０６区間で第１及び第５のベクトルｖｔ
　、Ｖ５．２１０°〜２７０＠区間で第５及び第４のベ
クトルＶ５　、Ｖ４．２７０°〜３３００区間で第４及
び第６のベクトルＶ４　、ＶＢを選択する。原理的に示
す第４図の３３０”〜３０゜区間では有意ベクトルとし
てＶＢ　、Ｖｌが選択され、ベクトル回転を止めるとき
に零ベクトルｖ７が選択されている。モータ１を正転さ
せる時には第４図でＵＰで示す方向に回転磁界ベクトル
φ１が回転され、逆転または制動する時には、ＤＯＷＮ
で示す方向に回転される。

［動作コ次に、第５図を参照して第１図の回路の動作を説明する
。ライン９ａに得られる速度検出信号とライン１１の基
準信号（目標信号）との比較に基づいて差信号Ｖｄが得
られると、この信号の正負が正逆転判定用の第１の比較
器１４で判定され、今、正信号であるとすれば、第５図
（Ｃ）のｔ４以前に示す如く比較出力が低レベル“０”
となり、これがカウンタ６に入力する。このため、カウ
ンタ６はこの期間にはアップ動作する。零ベクトル期間
判定用の第２の比較器１６においては、差信号Ｖｄの絶
対値と三角波電圧Ｖｃとが第５図（Ａ）に示す如く比較
され、第５図（Ｂ）の出力が発生する。即ち、三角波電
圧Ｖｃが差信号Ｖｄの絶対値よりも高い期間（ｔｌ〜ｔ
２）に高レベル出力“１”を発生し、低い期間（ｔ２〜
ｔ３）には低レベル出力“０”を発生する。ｔ１〜ｔ２
のように零ベクトル期間判定用比較器１６の出力ビット
ＢＩＯが高レベル“１°であり、正逆転判定用比較器１
４の出力ビットＢ９が低レベル“０”の時には、ＲＯＭ
５においてはＣ８４ＢＩＯＩ　−（０１）に応答して正
転用零ベクトルメモリＭ２が選択され、ｔ２〜ｔ３のよ
うにＣ８４ＢＩＯ）−（００）の時には正転ＰＷＭパタ
ーンＭ１が選択される。

また、零ベクトル期間判定用比較器１６の出力が高レベ
ル′１″の期間（ｔｌ〜ｔ２）では、Ｎ。

Ｔ回路２０の出力が低レベルになり、ＡＮＤゲート１８
を発振器１７のクロックパルスが通過することが阻止さ
れ、カウンタ６がインクリメントされないため、同一ア
ドレスを指定し続ける。一方、零ベクトル期間判定用比
較器１６の出力が低レベルの期間（ｔ２〜ｔ３）ではＮ
ＯＴ回路２０の出力が高レベルになるため、発振器１７
の出力クロックパルスはＡＮＤゲート１８を通過してカ
ウンタロの入カバスルとなる。これにより、カウンタ６
の９ビットＢＯ−８８の値がアップ動作で増大し、メモ
リＭ１のアドレスが順次に指定される。

しかし、ｔ３時点て零ベクトル期間判定用比較器１６の
出力が高レベルになると、カウンタ６のクロック入力が
禁止され、カウンタ６はこの時点のアドレス指定を保持
する。例えば、第２図に示す如くアドレス２でメモリＭ
１のベクトルｖ６が読み出されている時に、メモリＭ２
が選択されると、同一のアドレス２における正転用零ベ
クトルｖ７（１１１）が選択される。零ベクトルｖ７は
零ベクトル期間判定用比較器１６の出力が高レベルの間
発生し続け、比較出力が低レベルに戻って再びカウンタ
６にクロックパルスが入力し、カウンタ６の出力が１段
インクリメントされると、正転ＰＷＭパターンメモリＭ
１のアドレス３の電圧ベクトルＶ２　　（０１０）が選
択される。零ベクトルはＶＯ（０００）とＶ７　　（１
１１）との２種類から成るが、スイッチ素子Ａ１〜Ｃ２
の切換えが少なくてすむ方のベクトルが選択される。カ
ウンタ６が１０進数の０〜５１１に対応する２進数を発
生し終ると、正転ＰＷＭパターンの０〜３６０°の全電
圧ベクトルデータが読み出され、インバータ２から三相
の近似正弦波電圧が発生し、且つモータ１に円軌跡に近
い回転磁界ベクトルが生じる。

この様な制御において、目標回転速度と検出速度との差
が小さくなると、第２の比較器１６の出力が高レベルに
なる期間が相対的に長くなり、零ベクトルが選択される
期間が長くなる。

また、ライン１１の基準信号のレベルを下げて低速回転
指令状態にすれば、差信号Ｖｄの絶対値のレベルも低下
し、インバータ２の出力周波数ｆが低下すると共に出力
電圧Ｖも低下し、モータ１が低速駆動状態になる。

第５図のｔ４において逆転指令に切り換り、差信号Ｖｄ
が負になると、正逆転判定用比較器１４の出力が高レベ
ルになり、逆転制御になる。なお、上記ＰＷＭ制御にお
いて、電圧ベクトルの切り換えが行われる時には、一対
のスイッチ素子Ａ１、Ａ２又はＢｌ　、Ｂ２又はＣＩ、
Ｃ２間がストレージ等で短絡され、これ等が破壊するお
それがあるので、これを防止するために、ベクトル相互
間に無制御期間を設けることが望ましい。

急速に速度を上げることが要求された時又は負荷が急に
大きくなると、インバータ２の出力電流が第６図（Ｂ）
に示すように流れ始める。第６図（Ｂ）にはＵ相の電流
１ｕのみが示されているが、他の相においても同様に流
れる。この電流は比較的大きなレベルを有し、且つスイ
ッチング素子Ａ１−Ｃ２の継続に対応した高周波成分を
有している。インバータ２の出力電流は整流平滑回路２
７で平均化され、ここから第６図（Ａ）に示す電流検出
電圧が得られる。この電流検出電圧はヒステリシス特性
を有する比較器２８で基準電圧と比較され、比較器２８
からＡＮＤゲート２、２２．２３を制御する信号が第６
図（Ｃ）に示すように発生する。比較器２８の出力が低
レベルの期間にはＡＮＤゲート２、２２．２３がメモリ
５の出力データの伝送を阻止する。この結果、インバー
タ２のスイッチング素子Ａ１〜Ｃ２がオフ状態となり、
インバータ２からの電力供給が中断される。

比較器２８はヒステリシス動作するので、電流検出電圧
が基準電圧よりも低くなってもしばらくの開廷レベル出
力を送出し、その後、高レベル出力状態に戻る。このよ
うにモータ１の入力電流を制限すれば、モータ１が過大
トルク状態になることを防ぐことができる。なお、メモ
リ５からの電圧ベクトルの読み出しはインバータ２の動
作中断中も継続されているので、インバータ制御を円滑
に継続させることができる。

［変形例］本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。

（１）　比例積分回路１２を比例回路又は積分回路とし
てもよい。また、この種の定数回路をライン９ａ側に設
けてもよい。

（２）　速度検出器９の代りに、モータ１の回転数に対
応して得られる温度検出信号、位置検出信号、圧力検出
信号、濃度検出信号等を検出信号とし、これと基準信号
とを比較してもよい。

（３）　インバータ２の電流検出を２相又は１相のみで
行うこともできる。

（４）　第１のベクトルデータとして電圧ベクトルデー
タのみを使用しないで、電圧ベクトルデータと零ベクト
ルデータとの組み合せを使用して波形を改善してもよい
。即ちメモリＭＩ　ＳＭ３の電圧ベクトルの配列の中に
零ベクトルを配置してもよい。

（５）　メモリＭ１〜Ｍ４のアドレス数を例えば８１９
３のように多くして波形を良くしてもよい。

［発明の効果］本発明によれば、速度又は負荷の急変による過大トルク
の発生を容易に防ぐことが可能になる。

【図面の簡単な説明】

第１図は本発明の実施例に係わるモータの制御方式を示
すブロック図、第２図は第１図のＲＯＭの内容の一部を原理的に示す図
、第３図は電圧ベクトルを示す図、第４図は回転磁界ベクトルを示す図、第５図は第１図の各部の状態を示す図である。１・・・モータ、２・・・インバータ、５・・・ＲＯＭ
、６・・カウンタ、９・・・速度検出器、１０・・・比
較回路、１４・・正逆転判定用比較器、１６・・・零ベ
クトル期間判定用比較器、２１，２２．２３・・・ＡＮ
Ｄゲート、２８・・・電流検出用比較器。代　　理　　人　　　高　　野　　則　　次１１２図第６図

Claims

【特許請求の範囲】［１］制御すべき交流モータに接続されており、所定の
スイッチングパターンでオン・オフ動作して電圧ベクト
ルと零ベクトルを発生する複数のスイッチング素子を有
しているインバータと、所定の順番で前記電圧ベクトル
又は電圧ベクトルと零ベクトルとの組み合せを得るため
の前記スイッチのオン・オフパターンを示す第１のベク
トルデータと前記零ベクトルを得るための前記スイッチ
ング素子のオン・オフパターンを示す第２のベクトルデ
ータとが書き込まれているメモリと、前記メモリから読
み出された前記第１のベクトルデータと前記第２のベク
トルデータとによって前記スイッチング素子を動作させ
るためのスイッチング素子制御回路と、前記モータの目標速度を示す基準信号を発生する基準信
号発生回路と、前記基準信号と前記モータの速度を示す検出信号との差
に対応した差信号を発生する比較回路と、所定周波数の
三角波を発生する三角波発生回路と、前記三角波と前記差信号とを比較し、前記三角波を前記
差信号が横切っている期間に前記メモリから前記第２の
ベクトルデータを読み出すように前記メモリを制御する
第２のベクトル期間判定用比較器と、前記三角波の周波数よりも高い周波数を有してクロック
パルスを発生するクロック発生器と、前記クロックパル
スによってインクリメントされて所定の順番で前記メモ
リから前記第１のベクトルデータ及び前記第２のベクト
ルデータを読み出すためのアドレスを指定するカウンタ
と、前記クロック発生器と前記カウンタとの間に接続さ
れ、且つ前記第２のベクトル期間判定用比較器から得ら
れる前記第２のベクトルデータを選択することを示す信
号に応答して前記クロックパルスの通過を阻止するカウ
ンタ入力制御用ゲートとを備えたモータ制御装置におい
て、前記インバータの出力電流を検出する電流検出器と、前記インバータの出力電流が所定値以上になったことを
検出する基準電圧を与えるための基準電圧源と、前記電流検出器から得られた電流検出電圧と前記基準電
圧とを比較する電流検出用比較器と、前記メモリと前記
スイッチ制御回路との間に接続され、且つ前記電流検出
電圧が前記基準電圧よりも大きくなった時に前記電流検
出用比較器から得られる出力に応答して前記第１のベク
トルデータ及び前記第２のベクトルデータの伝送を中断
するゲート回路と、が設けられていることを特徴とするモータ制御装置。