JPS605085B2 - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS605085B2 JPS605085B2 JP55049021A JP4902180A JPS605085B2 JP S605085 B2 JPS605085 B2 JP S605085B2 JP 55049021 A JP55049021 A JP 55049021A JP 4902180 A JP4902180 A JP 4902180A JP S605085 B2 JPS605085 B2 JP S605085B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- transistor
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003503 early effect Effects 0.000 description 3
- 241000287127 Passeridae Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は入力電流値に等しい電流を出力するカレント
ミラー回路に関する。
ミラー回路に関する。
電子回路ではある大きさの電流に等しい電流を作り出す
必要性がいよいよ生じ、このためにカレントミラー回路
が用いられる。
必要性がいよいよ生じ、このためにカレントミラー回路
が用いられる。
第1図は改良型ウィルソン電流源(ImprovedW
ilsonSo川ce)と呼ばれている従来のカレント
ミラー回路の一例を示す回路構成図である。この回路は
図示するように互いにベースが共通接続されたそれぞれ
2個のNPNトランジスタQ,とQ2,Q3とQからな
り、入力電流源1から入力電流liを流し込むと負荷2
にはLなる電流が流れ出る。この回路は従来の他のカレ
ントミラー回路、たとえばベースが共通接続され入力側
のトランジスタのェミツ夕・ベースが短絡されている単
なるミラー回路に比らべて、、入出力電流比特性が良い
という特徴がある。
ilsonSo川ce)と呼ばれている従来のカレント
ミラー回路の一例を示す回路構成図である。この回路は
図示するように互いにベースが共通接続されたそれぞれ
2個のNPNトランジスタQ,とQ2,Q3とQからな
り、入力電流源1から入力電流liを流し込むと負荷2
にはLなる電流が流れ出る。この回路は従来の他のカレ
ントミラー回路、たとえばベースが共通接続され入力側
のトランジスタのェミツ夕・ベースが短絡されている単
なるミラー回路に比らべて、、入出力電流比特性が良い
という特徴がある。
またトランジスタQ,Q4のコレクタ、ェミツ夕間電圧
VCEは、各トランジスタQ,〜Q4の特性が等しけれ
ばベース・ェミッタ間電圧VBEに等しく、この両トラ
ンジスタQ,Qの動作点が一致することになる。このた
め、トランジスタのアーリー(Early)効果による
影響が無く、これによる入出力電流比の誤差が生じない
という特徴もある。ところで上記回路は負荷から電流を
引き出すいわゆる正のミラー回路であり、この回路をP
NPトランジス外こよって集積し、負荷に電流を流し込
むような場合には精度上の問題が生じる。
VCEは、各トランジスタQ,〜Q4の特性が等しけれ
ばベース・ェミッタ間電圧VBEに等しく、この両トラ
ンジスタQ,Qの動作点が一致することになる。このた
め、トランジスタのアーリー(Early)効果による
影響が無く、これによる入出力電流比の誤差が生じない
という特徴もある。ところで上記回路は負荷から電流を
引き出すいわゆる正のミラー回路であり、この回路をP
NPトランジス外こよって集積し、負荷に電流を流し込
むような場合には精度上の問題が生じる。
ここでトランジスタQ,〜Q4のェミッタ接地電流増幅
率が等しくこれを8とすると、NPNトランジスタある
いはPNPトランジスタいずれの場合にも、入力電流1
iと出力電流10との比害は次式で表わされる。10
1 2 ”・”・”・山・山・(1)l
i 2 〜1−あ1十夕に汗交 (ただし3>1) 上記{1)式の右辺の第二項は誤差を表わすものであり
、この値は8の2乗の逆数に比例していることがわかる
。
率が等しくこれを8とすると、NPNトランジスタある
いはPNPトランジスタいずれの場合にも、入力電流1
iと出力電流10との比害は次式で表わされる。10
1 2 ”・”・”・山・山・(1)l
i 2 〜1−あ1十夕に汗交 (ただし3>1) 上記{1)式の右辺の第二項は誤差を表わすものであり
、この値は8の2乗の逆数に比例していることがわかる
。
ところでPNPトランジスタを集積した場合、その電流
増幅率はNPNトランジスタに比らべて大きくすること
ができず、たとえばNPNトランジスタのェミッタ接地
電流増幅率として100のものが得られるがPNPトラ
ンジスタは高々1の塁度である。ここで8を100とし
た場合上記m式の右辺の第2項は2/10000となり
誤差は0.02%となるが、3を10とした場合には2
/100となり誤差は2%にもなってしまう。したがっ
て従来回路はPNPトランジスタによって集積すると、
誤差が大きくなり高精度に出力電流を得るこ、とができ
ないという欠点が存在する。この発明は上記のような事
情を考慮してなされたものであり、その目的は、PNP
トランジスタによって集積した場合であっても誤差を小
さくすることができ、もって高精度に出力電流を得るこ
とができるカレントミラー回路を提供することにある。
増幅率はNPNトランジスタに比らべて大きくすること
ができず、たとえばNPNトランジスタのェミッタ接地
電流増幅率として100のものが得られるがPNPトラ
ンジスタは高々1の塁度である。ここで8を100とし
た場合上記m式の右辺の第2項は2/10000となり
誤差は0.02%となるが、3を10とした場合には2
/100となり誤差は2%にもなってしまう。したがっ
て従来回路はPNPトランジスタによって集積すると、
誤差が大きくなり高精度に出力電流を得るこ、とができ
ないという欠点が存在する。この発明は上記のような事
情を考慮してなされたものであり、その目的は、PNP
トランジスタによって集積した場合であっても誤差を小
さくすることができ、もって高精度に出力電流を得るこ
とができるカレントミラー回路を提供することにある。
以下、図面を参照してここの発明の一実施例を説明する
。
。
第2図において高電位(十)供給点には第1、第2のP
NPトランジスタQ,.,Q,2のェミッタが接続され
る。この両トランジスタQ,.,Q,2のベースは互い
に共通接続されている。そして上記トランジスタQ川Q
,2のベース共通接続には第3のPNPトランジスタQ
,3のェミッタが接続される。上記トランジスタQ,3
のベースは上記トランジスタQ,2のコレクタに接続さ
れ、コレクタは低電位(一)供給点に接続される。また
上記トランジスタQ,.,Q,2の各コレクタには第4
、第5のPNPトランジスタQ,4,Q,5のそれぞれ
のェミッタが接続される。上記両トランジスタQ.4,
Q,5のベースは互いに共通接続されていて、このベー
ス共通接続点には第6のPNPトランジスタQ,6のェ
ミツ夕が接続される。上記トランジスタQ,6のベース
は上記トランジスタQ,4のコレクタに接続され、コレ
クタは上記低電位供給点に接続される。また上記トラン
ジスタQ,4のコレクタには電流入力端子11が、トラ
ンジスタQ,5のコレクタには電流出力端子12がそれ
ぞれ設けられ、このうち電流入力端子11と上記低電位
供給点との間には入力電流源13が、電流出力端子12
と上記低電位供給点との間には負荷14がそれぞれ挿入
される。上記のように構成された回路において、トラン
ジスタQ,.〜Q,6がすべて等しい特性を持っている
とすれば、トランジスタQ,.,Q.2のベース電位は
等しく、このとき両トランジスタQ,.,Q,2に等し
いェミッタ電流IEが流れるものとして良い。
NPトランジスタQ,.,Q,2のェミッタが接続され
る。この両トランジスタQ,.,Q,2のベースは互い
に共通接続されている。そして上記トランジスタQ川Q
,2のベース共通接続には第3のPNPトランジスタQ
,3のェミッタが接続される。上記トランジスタQ,3
のベースは上記トランジスタQ,2のコレクタに接続さ
れ、コレクタは低電位(一)供給点に接続される。また
上記トランジスタQ,.,Q,2の各コレクタには第4
、第5のPNPトランジスタQ,4,Q,5のそれぞれ
のェミッタが接続される。上記両トランジスタQ.4,
Q,5のベースは互いに共通接続されていて、このベー
ス共通接続点には第6のPNPトランジスタQ,6のェ
ミツ夕が接続される。上記トランジスタQ,6のベース
は上記トランジスタQ,4のコレクタに接続され、コレ
クタは上記低電位供給点に接続される。また上記トラン
ジスタQ,4のコレクタには電流入力端子11が、トラ
ンジスタQ,5のコレクタには電流出力端子12がそれ
ぞれ設けられ、このうち電流入力端子11と上記低電位
供給点との間には入力電流源13が、電流出力端子12
と上記低電位供給点との間には負荷14がそれぞれ挿入
される。上記のように構成された回路において、トラン
ジスタQ,.〜Q,6がすべて等しい特性を持っている
とすれば、トランジスタQ,.,Q.2のベース電位は
等しく、このとき両トランジスタQ,.,Q,2に等し
いェミッタ電流IEが流れるものとして良い。
いま各トランジスタにおいてェミッタ接地電流増幅率を
8、ベース接地電流増幅率をQ(Q=ず古)とする。し
たがってトランジスタQuで虻レクタ電流QIE・べ−
ス電流肴IEがそれぞれ流れることになる。同様にトラ
ンジスタQ,2で‘まコレクタ電流QIE、べ−ス電流
肴IEがそ靴ぞれ流れることになる。一方、トランジス
タQ,3のェミッタには上記両トランジスタQ,.,Q
,2のべ−樋流の和浄い・電流奪・が肋、比肋にのトラ
ンジスタQ・3で‘まべ‐ス電流勢IEが流れる。
8、ベース接地電流増幅率をQ(Q=ず古)とする。し
たがってトランジスタQuで虻レクタ電流QIE・べ−
ス電流肴IEがそれぞれ流れることになる。同様にトラ
ンジスタQ,2で‘まコレクタ電流QIE、べ−ス電流
肴IEがそ靴ぞれ流れることになる。一方、トランジス
タQ,3のェミッタには上記両トランジスタQ,.,Q
,2のべ−樋流の和浄い・電流奪・が肋、比肋にのトラ
ンジスタQ・3で‘まべ‐ス電流勢IEが流れる。
またトランジスタQ,5のェミツタにはトランジスタQ
,2のコレクタ電流とトランジスタQ,3のベース電流
の和に等しい電流Q(1十器)1の流れ・比肘にのトラ
ンジスタQ.6で‘まべ‐ス電株(・十器)18・コレ
クタ職Q2(・十籍)IE力iそれ靴減る。
,2のコレクタ電流とトランジスタQ,3のベース電流
の和に等しい電流Q(1十器)1の流れ・比肘にのトラ
ンジスタQ.6で‘まべ‐ス電株(・十器)18・コレ
クタ職Q2(・十籍)IE力iそれ靴減る。
−方、Q18なるヱミッタ電流が流れるトランジスタQ
.4で‘まべ−ス電流多IE、コレク欄流Q218がそ
れぞれ流れる。
.4で‘まべ−ス電流多IE、コレク欄流Q218がそ
れぞれ流れる。
またトランジスタQ,6にはトランジスタQ,4とQ,
5のベース電流の和に等しいヱミッ夕霧流尊(・像)1
8カギ流れ・肌ミつてこのトランジスタQ・側べ‐ス電
流峯(1十暑)1が流れる。
5のベース電流の和に等しいヱミッ夕霧流尊(・像)1
8カギ流れ・肌ミつてこのトランジスタQ・側べ‐ス電
流峯(1十暑)1が流れる。
この結果・電流入梯子1 1からはトランジスタQ,4
のコレクタ電流とトランジスタQ,6のベース電流との
和に等しい電流{。2十雀(1十夢)}側流れ雌こと になる。
のコレクタ電流とトランジスタQ,6のベース電流との
和に等しい電流{。2十雀(1十夢)}側流れ雌こと になる。
第3図は上記各電流をまとして図示したものである。こ
こでいま電流入力端子1 1から流れ出る入力電流li
と、電流出力端子12から流れ出る出力電流hとの比帯
を求めると次式のようになる。
こでいま電流入力端子1 1から流れ出る入力電流li
と、電流出力端子12から流れ出る出力電流hとの比帯
を求めると次式のようになる。
次五こ上記■式のQにず古を代入してまとめると次式が
得られる。ここで8が1より十分に大きいとすれば ;ミニ可は1よりも小さなものとなり、上記(31式は
次式のように近似することができる。
得られる。ここで8が1より十分に大きいとすれば ;ミニ可は1よりも小さなものとなり、上記(31式は
次式のように近似することができる。
伴・−券
.・・.・・【41
上記‘4}式において右辺の第二項は誤差を表わすもの
である。
である。
ここで各トランジスタの8をたとえば10としても誤差
は2/10000しかならす、この値は従来回路を6の
高いNPNトランジスタで集積したときと同じように小
さな値である。次にこの実施例回路のアーリー効果によ
る影響について考えてみる。
は2/10000しかならす、この値は従来回路を6の
高いNPNトランジスタで集積したときと同じように小
さな値である。次にこの実施例回路のアーリー効果によ
る影響について考えてみる。
いま高電位供給′点を基準電位(グランド=0)として
考えるならば、トランジスタQ,.,Q,2のベース電
位は基準電位よりもVBE低い電位−VBEとなる。ま
たトランジスタQ,5のェミッタ電位はそれよりもさら
にV88低い電位−2VBEとなる。したがってトラン
ジスタQ,4,Q,5のベース電位は−2VBEよりV
BE低い露位−3VB8となり、トランジスタQ,4の
コレクタ電位はこれよりもさらにVBE低い電位−4V
B8となる。ここでトランジスタQ,4のェミツタ電位
はそのベース電位よりもVBE高いため−2VB8とな
る。従って、トランジスタQ,.のェミツタ、コレクタ
間電圧Vc8(Qu)は2VB8となる。一方、トラン
ジスタQ,5のェミツタ電位は−2V88であるため、
トランジスタQはのェミツタ、コレクタ間電圧Vc耳(
Q,2)も2VBEとなりVc8(Q,.)と等しくな
る。したがってトランジスタQ,.とQ,2の動作点が
一致し、従来と同様にアーリー効果による影響は生じな
い。下表は上記実施例回路において、入力電流linの
値を種々に変化させた場合の出力電流を実測した実験デ
−夕を示すものであり、あわせてlinとloとの比を
計算したものが記されている。
考えるならば、トランジスタQ,.,Q,2のベース電
位は基準電位よりもVBE低い電位−VBEとなる。ま
たトランジスタQ,5のェミッタ電位はそれよりもさら
にV88低い電位−2VBEとなる。したがってトラン
ジスタQ,4,Q,5のベース電位は−2VBEよりV
BE低い露位−3VB8となり、トランジスタQ,4の
コレクタ電位はこれよりもさらにVBE低い電位−4V
B8となる。ここでトランジスタQ,4のェミツタ電位
はそのベース電位よりもVBE高いため−2VB8とな
る。従って、トランジスタQ,.のェミツタ、コレクタ
間電圧Vc8(Qu)は2VB8となる。一方、トラン
ジスタQ,5のェミツタ電位は−2V88であるため、
トランジスタQはのェミツタ、コレクタ間電圧Vc耳(
Q,2)も2VBEとなりVc8(Q,.)と等しくな
る。したがってトランジスタQ,.とQ,2の動作点が
一致し、従来と同様にアーリー効果による影響は生じな
い。下表は上記実施例回路において、入力電流linの
値を種々に変化させた場合の出力電流を実測した実験デ
−夕を示すものであり、あわせてlinとloとの比を
計算したものが記されている。
表また第4図は上記実験データから出力電流loに対す
る誤差率ご%を求め図示したものである。
る誤差率ご%を求め図示したものである。
第4図から明らかなように、出力電流loの1仏Aから
lmAまでの範囲では誤差率仏は士0.4%以下の値で
あり、この実験結果からも上記実施例回路の精度が極め
て良いことが確認されている。このように上記実施例で
は、8の低いPNPトランジスタによって集積した場合
であっても誤差を4・さくすることができる。
lmAまでの範囲では誤差率仏は士0.4%以下の値で
あり、この実験結果からも上記実施例回路の精度が極め
て良いことが確認されている。このように上記実施例で
は、8の低いPNPトランジスタによって集積した場合
であっても誤差を4・さくすることができる。
したがって高精度に出力電流を得ることができる。なお
、上記実施例回路ではトランジスタQ,3,Q,6のコ
レクタは低電位供給点に共通接続したが、必ずしも両コ
レクタを同電位点に接続する必要はない。
、上記実施例回路ではトランジスタQ,3,Q,6のコ
レクタは低電位供給点に共通接続したが、必ずしも両コ
レクタを同電位点に接続する必要はない。
これは高電位供給点を基準電位として考えるならば、ト
ランジスタQ,3のコレクタは基準電位よりも2個分の
トランジスタのベース、コレクタ間電圧の和すなわち2
VB8よりも低い電位に設定すれば良く、さらにトラン
ジスタQ,6のコレクタは4個分のトランジスタのベー
ス、コレク夕闇電圧の和すなわち4VBEよりも低い電
位に設定すれば良い。さらに上記実施例回路の各トラン
ジスタを6の高いNPNトランジスタに置き替えるなら
ば、より誤差を4・さくすることができるのはもちろん
であり、この場合出力電流は負荷から引き出される形の
ものとなる。また、トランジスタQ,.,Q,2のェミ
ツタは直接高電位(十)供給点に接続する場合について
説明したが、これは両トランジスタQ,.,Q,2のベ
ース、ェミッ夕間電圧VBBのばらつきを抑えるために
、これらのトランジスタのェミッタを抵抗を介して高電
位(十)供給点に接続するようにしてもよく、要するに
両トランジスタQ,.,Q,2のェミッタは高電位(十
)供給点に結合されていればよい。
ランジスタQ,3のコレクタは基準電位よりも2個分の
トランジスタのベース、コレクタ間電圧の和すなわち2
VB8よりも低い電位に設定すれば良く、さらにトラン
ジスタQ,6のコレクタは4個分のトランジスタのベー
ス、コレク夕闇電圧の和すなわち4VBEよりも低い電
位に設定すれば良い。さらに上記実施例回路の各トラン
ジスタを6の高いNPNトランジスタに置き替えるなら
ば、より誤差を4・さくすることができるのはもちろん
であり、この場合出力電流は負荷から引き出される形の
ものとなる。また、トランジスタQ,.,Q,2のェミ
ツタは直接高電位(十)供給点に接続する場合について
説明したが、これは両トランジスタQ,.,Q,2のベ
ース、ェミッ夕間電圧VBBのばらつきを抑えるために
、これらのトランジスタのェミッタを抵抗を介して高電
位(十)供給点に接続するようにしてもよく、要するに
両トランジスタQ,.,Q,2のェミッタは高電位(十
)供給点に結合されていればよい。
以上、説明したようにこの発明によれば、PNPトラン
ジスタによって集積した場合であっても誤差を小さくす
ることができ、もって高精度に出力電流を得ることがで
きるカレントミラー回路を提供することができる。
ジスタによって集積した場合であっても誤差を小さくす
ることができ、もって高精度に出力電流を得ることがで
きるカレントミラー回路を提供することができる。
第1図は従来のカレントミラー回路の構成図、第2図は
この発明の−実施例の構成図、第3図は上記実施例を説
明するための図、第4図は上記実施例を説明するための
曲線図である。 11・・・電流入力端子、12・・・電流出力端子、1
3・・・入力電流源、14・・・負荷、Q,.〜Q,6
・・・PNPトランジスタ。 第1図 第2図 第3図 第4図
この発明の−実施例の構成図、第3図は上記実施例を説
明するための図、第4図は上記実施例を説明するための
曲線図である。 11・・・電流入力端子、12・・・電流出力端子、1
3・・・入力電流源、14・・・負荷、Q,.〜Q,6
・・・PNPトランジスタ。 第1図 第2図 第3図 第4図
Claims (1)
- 1 一方の電位供給点にそれぞれのエミツタが結合され
互いにベースが共通接続される第1,第2のトランジス
タとエミツタが上記第1,第2のトランジスタのベース
共通接続点に接続されベースが上記第2のトランジスタ
のコレクタに接続されかつコレクタが他方の電位供給点
に接続される第3のトランジスタと、各エミツタが上記
第1,第2のトランジスタのコレクタそれぞれに接続さ
れ互いにベースが共通接続される第4,第5のトランジ
スタと、エミツタが上記第4,第5のトランジスタのベ
ース共通接続点に接続されベースが上記第4のトランジ
スタのコレクタに接続されかつコレクタが他方の電位供
給点に接続される第6のトランジスタと、上記第4のト
ランジスタのコレクタに設けられる電流入力端子と、上
記第5のトランジスタのコレクタに設けられる電流出力
端子とを具備したことを特徴とするカレントミラー回路
。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55049021A JPS605085B2 (ja) | 1980-04-14 | 1980-04-14 | カレントミラ−回路 |
US06/251,338 US4412186A (en) | 1980-04-14 | 1981-04-06 | Current mirror circuit |
DE3114877A DE3114877C2 (de) | 1980-04-14 | 1981-04-13 | Stromspiegelschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55049021A JPS605085B2 (ja) | 1980-04-14 | 1980-04-14 | カレントミラ−回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56144612A JPS56144612A (en) | 1981-11-11 |
JPS605085B2 true JPS605085B2 (ja) | 1985-02-08 |
Family
ID=12819461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55049021A Expired JPS605085B2 (ja) | 1980-04-14 | 1980-04-14 | カレントミラ−回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4412186A (ja) |
JP (1) | JPS605085B2 (ja) |
DE (1) | DE3114877C2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62103174U (ja) * | 1985-12-20 | 1987-07-01 | ||
JPH0354613Y2 (ja) * | 1986-03-31 | 1991-12-03 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
US4523140A (en) * | 1983-01-03 | 1985-06-11 | At&T Bell Labs | Precision current mirror arrays |
NL8302458A (nl) * | 1983-07-11 | 1985-02-01 | Philips Nv | Stroomstabilisatieschakeling. |
US4550284A (en) * | 1984-05-16 | 1985-10-29 | At&T Bell Laboratories | MOS Cascode current mirror |
US4560921A (en) * | 1984-06-15 | 1985-12-24 | National Semiconductor Corporation | Comparator circuit with built in reference |
US4583037A (en) * | 1984-08-23 | 1986-04-15 | At&T Bell Laboratories | High swing CMOS cascode current mirror |
US4873673A (en) * | 1986-12-03 | 1989-10-10 | Hitachi, Ltd. | Driver circuit having a current mirror circuit |
US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
JPS63115405A (ja) * | 1986-10-31 | 1988-05-20 | Mitsubishi Electric Corp | カレントミラ−回路 |
GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
US4961046A (en) * | 1988-08-19 | 1990-10-02 | U.S. Philips Corp. | Voltage-to-current converter |
JPH04306970A (ja) * | 1991-04-04 | 1992-10-29 | Canon Inc | 画像処理方法及び装置 |
JP3110502B2 (ja) * | 1991-07-31 | 2000-11-20 | キヤノン株式会社 | カレント・ミラー回路 |
GB9223338D0 (en) * | 1992-11-06 | 1992-12-23 | Sgs Thomson Microelectronics | Low voltage reference current generating circuit |
US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
GB9304954D0 (en) * | 1993-03-11 | 1993-04-28 | Sgs Thomson Microelectronics | Reference current generating circuit |
US5373253A (en) * | 1993-09-20 | 1994-12-13 | International Business Machines Corporation | Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range |
DE19529059A1 (de) * | 1995-08-08 | 1997-02-13 | Philips Patentverwaltung | Stromspiegelanordnung |
US5680038A (en) * | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
US6194967B1 (en) * | 1998-06-17 | 2001-02-27 | Intel Corporation | Current mirror circuit |
US6518832B2 (en) * | 2001-07-09 | 2003-02-11 | Intersil Americas Inc. | Mechanism for minimizing current mirror transistor base current error for low overhead voltage applications |
US6507236B1 (en) * | 2001-07-09 | 2003-01-14 | Intersil Americas Inc. | Multistage precision, low input/output overhead, low power, high output impedance and low crosstalk current mirror |
JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
US6963191B1 (en) * | 2003-10-10 | 2005-11-08 | Micrel Inc. | Self-starting reference circuit |
EP1808021A1 (en) * | 2004-11-03 | 2007-07-18 | THOMSON Licensing | Data receiving circuit with current mirror and data slicer |
DE102007002334B4 (de) * | 2006-01-20 | 2009-06-25 | Denso Corporation, Kariya | Überstromerkennungsschaltkreis |
US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL169239C (nl) * | 1971-10-21 | 1982-06-16 | Philips Nv | Stroomversterker. |
US3936725A (en) * | 1974-08-15 | 1976-02-03 | Bell Telephone Laboratories, Incorporated | Current mirrors |
US3921090A (en) * | 1974-11-14 | 1975-11-18 | Rca Corp | Operational transconductance amplifier |
US4166971A (en) * | 1978-03-23 | 1979-09-04 | Bell Telephone Laboratories, Incorporated | Current mirror arrays |
-
1980
- 1980-04-14 JP JP55049021A patent/JPS605085B2/ja not_active Expired
-
1981
- 1981-04-06 US US06/251,338 patent/US4412186A/en not_active Expired - Lifetime
- 1981-04-13 DE DE3114877A patent/DE3114877C2/de not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62103174U (ja) * | 1985-12-20 | 1987-07-01 | ||
JPH0354613Y2 (ja) * | 1986-03-31 | 1991-12-03 |
Also Published As
Publication number | Publication date |
---|---|
DE3114877C2 (de) | 1984-05-30 |
JPS56144612A (en) | 1981-11-11 |
DE3114877A1 (de) | 1982-02-11 |
US4412186A (en) | 1983-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS605085B2 (ja) | カレントミラ−回路 | |
JPH027522B2 (ja) | ||
JPS63136712A (ja) | 差動比較回路 | |
JPH069326B2 (ja) | カレントミラー回路 | |
JP3110502B2 (ja) | カレント・ミラー回路 | |
JP2869664B2 (ja) | 電流増幅器 | |
JPS63214009A (ja) | 複合トランジスタ | |
JPS59191629A (ja) | 定電流回路 | |
JPS59108411A (ja) | 電流源回路 | |
JPH0151207B2 (ja) | ||
JPS62128204A (ja) | 定電流回路 | |
JPH0145766B2 (ja) | ||
JP2901441B2 (ja) | 緩衝増幅器 | |
JPH03286607A (ja) | 微小電流回路 | |
JPS636888Y2 (ja) | ||
JPH06236219A (ja) | 定電流回路 | |
JPS61144907A (ja) | 半導体回路装置 | |
JPH066607Y2 (ja) | 利得制御回路 | |
JPS63236403A (ja) | 電流源回路 | |
JP2554682B2 (ja) | 定電流発生回路 | |
JPH01115205A (ja) | 最大値出力回路 | |
JPH0420209B2 (ja) | ||
JPS59147511A (ja) | 差動増幅回路 | |
JPH06291567A (ja) | 演算増幅器のベース電流補正回路 | |
JPS59119910A (ja) | レベルシフト回路付増幅器 |