JP3441356B2 - 増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プッシュプル増幅
回路に関し、特に低消費電力用のＩＣに適した増幅回路
に関する。

【０００２】

【従来の技術】従来、ポータブルオーディオ用のプッシ
ュプル増幅器には、例えば図３に示すような回路が用い
られていた。この図３において、駆動段Ａ１の入力端子
は増幅回路１の非反転入力端子Ｔ１に接続され、出力端
子は、出力トランジスタＱ１と共にカレントミラー回路
を構成するダイオード接続のトランジスタＱ３に接続さ
れている。一方、駆動段Ａ２の入力端子は増幅回路１の
反転入力端子Ｔ２に接続され、出力端子は、出力トラン
ジスタＱ２と共にカレントミラー回路を構成するダイオ
ード接続のトランジスタＱ４に接続されている。これら
出力トランジスタＱ１、Ｑ２は、夫々トランジスタＱ
３、Ｑ４のＮ倍（Ｎ＞１）のエミッタ面積を有してお
り、増幅回路１の電源端子Ｐ及びグランド端子Ｇ間に直
列接続されている。この場合、トランジスタＱ１、Ｑ２
は、その共通接続点を増幅回路１の出力端子Ｔ３に接続
した構成、つまりプッシュプル接続されている。そし
て、その出力端子Ｔ３とグランド端子Ｇとの間には、カ
ップリング用のコンデンサ２と負荷抵抗３とが直列に接
続されている。

【０００３】上記構成において、信号入力Ｓ１が非反転
入力端子Ｔ１に印加され、それとは逆相の信号入力Ｓ２
が反転入力端子Ｔ２に印加されると、信号入力Ｓ１が正
（信号入力Ｓ２が負）の場合には、駆動段Ａ１によって
トランジスタＱ３に信号入力Ｓ１の大きさに比例した電
流が供給され、その電流に対しミラー比で定まる出力電
流が出力トランジスタＱ１を通して負荷抵抗３に流れ
る。また、信号入力Ｓ２が正（信号入力Ｓ１が負）の場
合には、駆動段Ａ２によってトランジスタＱ４に信号入
力Ｓ２の大きさに比例した電流が供給され、その電流に
対しミラー比で定まる出力電流が負荷抵抗３から出力ト
ランジスタＱ２へと流れる。

【０００４】

【発明が解決しようとする課題】さて、上述した従来構
成の増幅回路１において高い増幅度を得るためには、カ
レントミラー接続されたトランジスタＱ３と出力トラン
ジスタＱ１、及びトランジスタＱ４と出力トランジスタ
Ｑ２のエミッタ面積比を大きくしてミラー比を増やせば
よい。しかし、エミッタ面積比を増やすと、以下に述べ
るような問題点が出てくる。

【０００５】つまり、プッシュプル回路として構成され
る増幅回路１においては、クロスオーバー歪みを低減す
るために、無信号時であっても駆動段Ａ１、Ａ２から出
力トランジスタＱ１、Ｑ２をバイアスするための電流を
供給し、これら出力トランジスタＱ１、Ｑ２に若干のア
イドリング電流を流す方法が用いられる。しかし、ミラ
ー比が増えるとそれに伴いアイドリング電流も大きくな
ってしまい、無信号時の消費電力が増大するという問題
点が出てくる。

【０００６】本発明は、上記事情に鑑みてなされたもの
で、その目的とするところは、無信号時の消費電力が小
さく、且つ全動作領域において増幅度が大きくなる増幅
回路を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の増幅回路は、コレクタ接地された第１の出
力トランジスタとエミッタ接地された第２の出力トラン
ジスタとを出力端子に対しプッシュプル接続した出力段
と、ダイオード接続された第３のトランジスタと第１の
抵抗との直列回路であって、前記第１の出力トランジス
タのベース・エミッタ間に接続される第１のバイアス設
定手段と、ダイオード接続された第４のトランジスタと
第２の抵抗との直列回路であって、前記第２の出力トラ
ンジスタのベース・エミッタ間に接続される第２のバイ
アス設定手段と、前記第２のバイアス設定手段に流れる
バイアス電流を分流できるように接続され、その分流電
流値が前記第１のバイアス設定手段に流れる電流値と一
致するように制御される第１の分流手段と、前記第１の
バイアス設定手段に流れるバイアス電流を分流できるよ
うに接続され、その分流電流値が前記第２のバイアス設
定手段に流れる電流値と一致するように制御される第２
の分流手段とを備える（請求項１）。

【０００８】斯様に構成すれば、第１のバイアス設定手
段と第１の分流手段とに一定のバイアス電流と正相の信
号電流とが供給され、第２のバイアス設定手段と第２の
分流手段とに前記バイアス電流に等しいバイアス電流と
逆相の信号電流とが供給される場合において、第１及び
第２のバイアス設定手段により第１及び第２の出力トラ
ンジスタに流れるアイドリング電流を任意の値に設定で
きるとともに、入力信号が微小のときには、第２のバイ
アス設定手段に流れる電流、すなわち第１のバイアス設
定手段に対する分流電流が、第１のバイアス設定手段に
流れる電流の変化に応答して、その電流変化を補正する
ように逆方向に変化する。従って、第１のバイアス設定
手段に流れる電流とその分流電流との合計はバイアス電
流に略等しく保たれ、信号電流は全て第１の出力トラン
ジスタのベースに供給されるので、第１の出力トランジ
スタの電流増幅率に比例した大きな増幅度が得られる。
第２のバイアス設定手段及び第２の出力トランジスタの
動作も同様となる。

【０００９】さらに入力信号が増大すると、入力信号の
極性に応じて何れか一方のバイアス設定手段及び出力ト
ランジスタがオフするので、他方のバイアス設定手段と
出力トランジスタはワイドラー型のカレントミラー回路
と等価となり、さらに大きな増幅率を得ることができ
る。

【００１０】また、請求項２に記載した増幅回路のよう
に、エミッタ接地された第１の出力トランジスタと、こ
の第１の出力トランジスタに対してコンプリメンタリと
なるエミッタ接地された第２の出力トランジスタとを出
力端子に対しプッシュプル接続した上で、前記請求項１
記載の増幅回路と同様の第１及び第２のバイアス設定手
段、並びに第１及び第２の分流手段とを備えた構成とし
ても同様な作用を得ることができる。

【００１１】さらに、請求項１または２記載の増幅回路
において、前記第１の分流手段を、前記第２のバイアス
設定手段に対する分流電流値を前記第１のバイアス設定
手段に流れる電流値と一致させる制御を行うためのカレ
ントミラー回路を含んで構成し、前記第２の分流手段
を、前記第１のバイアス設定手段に対する分流電流値を
前記第２のバイアス設定手段に流れる電流値と一致させ
る制御を行うためのカレントミラー回路を含んだ構成と
することができる（請求項３）。

【００１２】斯様に構成すれば、出力段の構成に応じて
必要数だけカレントミラー回路を組み合わせることによ
り電流を正確に折り返すことができるので、第２及び第
１のバイアス設定手段に対する分流電流値を夫々第１又
は第２のバイアス設定手段に流れる電流値と正確に一致
させることができる。

【００１３】

【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１実施例について、増幅回路の電気的構成を示す
図１を参照して説明する。この図１において、増幅回路
１１は、例えばモノリシックＩＣとして構成されるもの
で、電流増幅段１２とその電流増幅段１２を駆動するた
めの例えば差動増幅器からなる駆動段Ａ１、Ａ２とを備
えている。

【００１４】この駆動段Ａ１の入力端子は増幅回路１１
の非反転入力端子Ｔ１に接続され、その出力端子は電流
増幅段１２の非反転入力信号線１３に接続されている。
また、駆動段Ａ２の入力端子は増幅回路１１の反転入力
端子Ｔ２に接続され、その出力端子は電流増幅段１２の
反転入力信号線１４に接続されている。これら駆動段Ａ
１、Ａ２は、夫々増幅回路１１の非反転入力端子Ｔ１又
は反転入力端子Ｔ２に入力された互いに逆相関係にある
入力信号Ｓ１、Ｓ２を増幅し、その増幅された信号を電
流に変換してバイアス電流とともに電流増幅段１２に供
給するようになっている。

【００１５】上記電流増幅段１２は以下のような構成と
なっている。すなわち、ｎｐｎ形の第１の出力トランジ
スタＱ１のコレクタとエミッタが、正の電源電圧が印加
される電源端子Ｐと出力端子Ｔ３とに夫々接続され、ｎ
ｐｎ形の第２の出力トランジスタＱ２のコレクタとエミ
ッタが、出力端子Ｔ３とグランド端子Ｇとに夫々接続さ
れている。これにより出力トランジスタＱ１、Ｑ２はプ
ッシュプル回路を形成し、増幅回路１１の出力段１５を
構成している。この出力トランジスタＱ１、Ｑ２は、夫
々後述するトランジスタＱ３、Ｑ４のエミッタ面積のＮ
1 倍、Ｎ2 倍（Ｎ1 ＞１、Ｎ2 ＞１）のエミッタ面積を
もつ。また、出力トランジスタＱ１のベースは非反転入
力信号線１３に、出力トランジスタＱ２のベースは反転
入力信号線１４に夫々接続されている。

【００１６】出力トランジスタＱ１のベース・エミッタ
間には、第１のバイアス設定手段としての第１のバイア
ス設定回路１６を構成する第１の抵抗１７とダイオード
接続されたｎｐｎ形の第３のトランジスタＱ３とが直列
に接続されており、その第３のトランジスタＱ３のベー
スとエミッタはトランジスタＱ５のベースとエミッタに
夫々接続されている。これにより、トランジスタＱ３と
Ｑ５はカレントミラー回路を構成している。

【００１７】電源端子Ｐにはカレントミラー回路をなす
一対のｐｎｐ形のトランジスタＱ６、Ｑ７の各エミッタ
が接続されており、グランド端子Ｇには別のカレントミ
ラー回路をなす一対のｎｐｎ形のトランジスタＱ８、Ｑ
９の各エミッタが接続されている。そして、ダイオード
接続されたトランジスタＱ６のコレクタは、前記トラン
ジスタＱ５のコレクタに接続され、トランジスタＱ７の
コレクタは、ダイオード接続されたトランジスタＱ８の
コレクタに接続されている。また、トランジスタＱ９の
コレクタは反転入力信号線１４に接続されている。これ
らトランジスタＱ５〜Ｑ９は第１の分流手段としての第
１の分流回路１８を構成する。この場合、各トランジス
タＱ５〜Ｑ９のエミッタ面積は全て等しく形成されるも
のであり、これにより第１の分流回路１８にあっては、
第１のバイアス設定回路１６に流れる電流と等しい電流
を、反転入力信号線１４からトランジスタＱ９を通して
分流させることができる。

【００１８】一方、電流増幅段１２内には、上述した第
１のバイアス設定回路１６と第１の分流回路１８と同様
の第２のバイアス設定回路１９及び第２の分流回路２１
が設けられている。すなわち、出力トランジスタＱ２の
ベース・エミッタ間には、第２のバイアス設定手段とし
ての第２のバイアス設定回路１９を構成する第２の抵抗
２０とダイオード接続されたｎｐｎ形の第４のトランジ
スタＱ４とが直列に接続されており、その第４のトラン
ジスタＱ４のベースとエミッタはトランジスタＱ１０の
ベースとエミッタに夫々接続されている。これにより、
トランジスタＱ４とＱ１０はカレントミラー回路を構成
している。

【００１９】電源端子Ｐにはカレントミラー回路をなす
一対のｐｎｐ形のトランジスタＱ１１、Ｑ１２の各エミ
ッタが接続されており、出力端子Ｔ３には別のカレント
ミラー回路をなす一対のｎｐｎ形のトランジスタＱ１
３、Ｑ１４の各エミッタが接続されている。そして、ダ
イオード接続されたトランジスタＱ１１のコレクタは、
前記トランジスタＱ１０のコレクタに接続され、トラン
ジスタＱ１２のコレクタは、ダイオード接続されたトラ
ンジスタＱ１３のコレクタに接続されている。また、ト
ランジスタＱ１４のコレクタは非反転入力信号線１３に
接続されている。これらトランジスタＱ１０〜Ｑ１４は
第２の分流手段としての第２の分流回路２１を構成す
る。この場合、各トランジスタＱ１０〜Ｑ１４のエミッ
タ面積は全て等しく形成されるものであり、これにより
第２の分流回路２１にあっては、第２のバイアス設定回
路１９に流れる電流と等しい電流を、非反転入力信号線
１３からトランジスタＱ１４を通して分流させることが
できる。

【００２０】なお、出力端子Ｔ３とグランド端子Ｇとの
間には、カップリング用のコンデンサ２２と負荷抵抗２
３とが直列に接続されており、それらコンデンサ２２及
び負荷抵抗２３には、出力トランジスタＱ１、Ｑ２から
正方向（出力端子Ｔ３からグランド端子Ｇの方向）又は
負方向（グランド端子Ｇから出力端子Ｔ３の方向）の電
流が供給されることになる。

【００２１】次に、本実施例の作用について、無信号
時、微小信号入力時、及び大信号入力時に分けて順に説
明する。まず、無信号時における電流増幅段１２のバイ
アス電流の設定、及び出力トランジスタＱ１、Ｑ２のア
イドリング電流の設定について説明する。すなわち、駆
動段Ａ１、Ａ２は、電流増幅段１２に対し非反転入力信
号線１３及び反転入力信号線１４を通して同じレベルの
バイアス電流ＩA1、ＩA2を供給する。このときの各トラ
ンジスタに流れる電流相互の関係は、抵抗１７、２０の
抵抗値を夫々Ｒ1、Ｒ2 とした場合、（１）式〜（６）
式のようになる。なお、これらの式において、トランジ
スタＱ１〜Ｑ１４に流れるコレクタ電流を夫々ＩCQ1 〜
ＩCQ14として表す。

【００２２】 ＩCQ1 ＝Ｎ1 ×ＩCQ3 ×ｅｘｐ（ＩCQ3 ×Ｒ1 ／ＶT ） …（１） ＩCQ2 ＝Ｎ2 ×ＩCQ4 ×ｅｘｐ（ＩCQ4 ×Ｒ2 ／ＶT ） …（２） ＩCQ3 ＝ＩCQ5 ＝ＩCQ6 ＝ＩCQ7 ＝ＩCQ8 ＝ＩCQ9 …（３） ＩCQ4 ＝ＩCQ10＝ＩCQ11＝ＩCQ12＝ＩCQ13＝ＩCQ14 …（４） ＩA1 ＝ＩCQ3 ＋ＩCQ14 …（５） ＩA2 ＝ＩCQ4 ＋ＩCQ9 …（６） ただし、 Ｎ1 ：トランジスタＱ３に対するトランジスタＱ１のエ
ミッタ面積比 Ｎ2 ：トランジスタＱ４に対するトランジスタＱ２のエ
ミッタ面積比 ＶT （熱電圧）：＝ｋＴ／ｑ （ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子電
荷）

【００２３】ここで、バイアス電流ＩA1、ＩA2をＩA1＝
ＩA2＝ＩA とした上で、Ｎ1 ＝Ｎ2＝Ｎ、Ｒ1 ＝Ｒ2 ＝
Ｒの条件を付加するとともに、出力トランジスタＱ２に
流れるトランジスタＱ３、Ｑ１４のバイアス電流を無視
し、出力トランジスタＱ１、Ｑ２に同じ値のアイドリン
グ電流ＩIDOLが流れることを考慮すると、ＩCQ3 ＝ＩCQ
4 ＝ＩA ／２を得る。この結果を、（１）式及び（２）
式に代入すると出力トランジスタＱ１、Ｑ２に流れるア
イドリング電流ＩIDOLは以下の（７）式のようになる。 ＩIDOL＝Ｎ×（ＩA ／２）×ｅｘｐ｛（ＩA ／２）×Ｒ／ＶT ｝ …（７）

【００２４】つまり、無信号時において出力トランジス
タＱ１、Ｑ２に流れるアイドリング電流ＩIDOLは、駆動
段Ａ１、Ａ２から供給されるバイアス電流ＩA に対し
て、出力トランジスタＱ１、Ｑ２とトランジスタＱ３、
Ｑ４とのエミッタ面積比及び抵抗値Ｒ1 、Ｒ2 により任
意の値に決めることができる。

【００２５】次に、上述した無信号時のバイアス状態に
おいて微小な信号が入力されたときの動作について説明
する。微小な入力信号Ｓ１とその逆相の入力信号Ｓ２
が、夫々非反転入力端子Ｔ１又は反転入力端子Ｔ２から
入力されると、駆動段Ａ１、Ａ２はそれら入力信号Ｓ
１、Ｓ２を増幅して信号電流に変換する。そして、駆動
段Ａ１から非反転入力信号線１３に対してバイアス電流
ＩA に信号電流ｉs を加算した電流が出力され、駆動段
Ａ２から反転入力信号線１４に対してバイアス電流ＩA
に信号電流−ｉs を加算した電流が出力される。

【００２６】このとき、（３）式、（４）式に示すよう
にＩCQ3 ＝ＩCQ9 、ＩCQ4 ＝ＩCQ14の関係があるので、
例えば信号電流ｉs が正の場合において、トランジスタ
Ｑ３の電流が増加するとトランジスタＱ９の電流も同じ
値だけ増加する。一方、トランジスタＱ４とトランジス
タＱ９とに流れる電流は、駆動段Ａ２から反転入力信号
線１４に対して出力される電流（ＩA −ｉs ）に等しい
ので、トランジスタＱ９の電流が増加すると、その分だ
けトランジスタＱ４、さらにトランジスタＱ１４の電流
が減少する。

【００２７】つまり、トランジスタＱ３、Ｑ９とトラン
ジスタＱ４、Ｑ１４は、互いに電流の増減を補うように
相補的に動作するので、信号電流｜ｉs ｜は全て出力ト
ランジスタＱ１（ｉs が正のとき）、又はトランジスタ
Ｑ２（ｉs が負のとき）のベースに流れ込む。実際に
は、信号電流ｉs が非反転入力信号線１３に入力される
とともに、その逆相成分である信号電流−ｉs が反転入
力信号線１４に入力されるので、出力トランジスタＱ
１、Ｑ２のベースに流れ込む電流は信号電流｜ｉs｜の
２倍となる。従って、負荷抵抗２３に流れる出力電流ｉ
out は（８）式のようになる。

【００２８】 ｉout ＝２×β×ｉs （８） ただし、 β：出力トランジスタＱ１、Ｑ２の電流増幅率 このように、入力信号が微小のときの電流増幅段１２の
増幅度は、前記エミッタ面積比とは無関係に、出力トラ
ンジスタＱ１、Ｑ２の電流増幅率βの２倍の大きさとな
る。

【００２９】次に、入力信号がさらに大きくなった場合
について説明する。非反転入力端子Ｔ１又は反転入力端
子Ｔ２から入力される入力信号Ｓ１、Ｓ２がさらに大き
くなり、駆動段Ａ１、Ａ２から出力される信号電流｜ｉ
s ｜が増加すると、ＩCQ3 ＝ＩA 、ＩCQ4 ＝ＩCQ2 ＝０
（ｉs が正のとき）、又はＩCQ4 ＝ＩA 、ＩCQ3 ＝ＩCQ
1 ＝０（ｉs が負のとき）となるバイアス点を境界とし
て、トランジスタＱ３、Ｑ９とトランジスタＱ４、Ｑ１
４との相補的な動作関係が飽和する。この飽和状態で
は、出力トランジスタＱ１とトランジスタＱ３、又は出
力トランジスタＱ２とトランジスタＱ４は、ワイドラー
型のカレントミラー回路と等価な回路を構成し、信号電
流｜ｉs ｜によって発生する抵抗１７又は抵抗２０にお
ける電圧降下分が出力トランジスタＱ１又は出力トラン
ジスタＱ２のベース・エミッタ間電圧を増加させ、出力
トランジスタＱ１又は出力トランジスタＱ２のコレクタ
電流を増加させる。このときの、負荷抵抗２３に流れる
出力電流ｉout は（９）式のようになる。

【００３０】 ｉout ＝Ｎ×ｉs ×ｅｘｐ（ｉs ×Ｒ／ＶT ） （９） 従って、入力信号が大きくなると、電流増幅段１２の増
幅度は、（９）式に従って指数関数的に増加する。

【００３１】以上のように本実施例によれば、プッシュ
プル接続された第１及び第２の出力トランジスタＱ１、
Ｑ２のベース・エミッタ間に、ダイオード接続された第
３又は第４のトランジスタＱ３、Ｑ４と第１又は第２の
抵抗１７、２０との直列回路からなる第１又は第２のバ
イアス設定回路１６、１９を接続し、これら第１及び第
２のバイアス設定回路１６、１９に流れる電流と等しい
電流を、夫々第２又は第１のバイアス設定回路１９、１
６に流れる電流から分流させることのできる第１及び第
２の分流回路１８、２１を備えた点に特徴を有する。こ
れにより、無信号時の出力トランジスタＱ１、Ｑ２に流
れるアイドリング電流ＩIDOLを、バイアス電流ＩA と、
出力トランジスタＱ１、Ｑ２とトランジスタＱ３、Ｑ４
とのエミッタ面積比、及び抵抗１７、２０の抵抗値によ
り決めることができ、これらを適当な値に設定すること
により、無信号時のアイドリング電流ＩIDOLをクロスオ
ーバー歪みを防ぐのに必要最小限の値に抑えて消費電力
を低減することができる。また、微小な入力信号に対し
ては、第１のバイアス設定回路１６と第１の分流回路１
８、及び第２のバイアス設定回路１９と第２の分流回路
２１が相補的に動作するので、増幅度は前記エミッタ面
積比とは無関係に出力トランジスタＱ１、Ｑ２の電流増
幅率βの２倍の大きさとなる。さらに、入力信号が大き
くなった場合の増幅度は、オーバードライブがかかるこ
とによって、入力信号に対して指数関数的に増加する。
従って、前記エミッタ面積比（出力トランジスタＱ１、
Ｑ２のチップ面積）を増やすことなく大きな増幅度を得
ることができる。

【００３２】このように、本実施例の増幅回路１１にお
いては、特に入力信号が微小の場合であっても大きい増
幅度（２β倍）が得られる。そのため、他の増幅回路、
例えば無信号時の消費電流を抑えるために微小信号入力
域の増幅度を下げ、中電流領域から大電流領域における
増幅度をオーバードライブ等によって高く設定したもの
と比較して、クロスオーバー歪みが改善される。また、
一般に微小信号入力域の増幅度が極端に低く、且つ小電
流領域から中電流領域における増幅度が高い場合には、
出力電圧のゼロクロス付近において出力トランジスタの
電流が急峻に変化し発振が発生することがあるが、本実
施例の増幅回路１１においてはゼロクロス付近において
も大きな増幅度が得られるので、発振が起こりにくい。
さらに、駆動段Ａ１、Ａ２の整合がずれてそれらから出
力されるバイアス電流ＩA1、ＩA2に差が生じた場合であ
っても、微小信号入力時の増幅度が小さい他の増幅回路
と比較して、その誤差による入出力特性への影響（非線
形領域の拡大等）が比較的小さくなる。

【００３３】（第２の実施の形態）次に、本発明の第２
実施例について、図２を参照して説明する。なお、ここ
では、図１と同一構成部分には同一符号を付して説明を
省略し、異なる構成をもつ部分についてのみ説明する。

【００３４】図２は増幅回路１１の電気的構成を示して
おり、その電流増幅段２４は次のように構成されてい
る。すなわち、ｐｎｐ形の第１の出力トランジスタＱ２
１のコレクタとエミッタが、夫々出力端子Ｔ３と電源端
子Ｐとに接続され、ｎｐｎ形の第２の出力トランジスタ
Ｑ２２のコレクタとエミッタが、夫々出力端子Ｔ３とグ
ランド端子Ｇとに接続されている。これにより出力トラ
ンジスタＱ２１、Ｑ２２はプッシュプル回路を形成し、
増幅回路１１の出力段２５を構成している。この出力ト
ランジスタＱ２１、Ｑ２２は、夫々後述するトランジス
タＱ２３、Ｑ２４のエミッタ面積のＮ1 倍、Ｎ2 倍（Ｎ
1 ＞１、Ｎ2 ＞１）のエミッタ面積を有する。

【００３５】また、グランド端子にはカレントミラー回
路をなす一対のｎｐｎ形のトランジスタＱ３１、Ｑ３２
の各エミッタが接続されており、ダイオード接続された
トランジスタＱ３１のコレクタは非反転入力信号線１３
に接続され、トランジスタＱ３２のコレクタは非反転入
力信号線２６に接続されている。これにより、駆動段Ａ
１から非反転入力信号線１３に供給される電流と同じ値
の電流が、非反転入力信号線２６からトランジスタＱ３
２を通してグランド端子に流れる。なお、前記出力トラ
ンジスタＱ２１のベースは非反転入力信号線２６に、前
記出力トランジスタＱ２２のベースは反転入力信号線１
４に夫々接続されている。

【００３６】出力トランジスタＱ２１のベース・エミッ
タ間には、第１のバイアス設定手段としての第１のバイ
アス設定回路２７を構成する第１の抵抗２８とダイオー
ド接続されたｐｎｐ形の第３のトランジスタＱ２３とが
直列に接続されており、その第３のトランジスタＱ２３
のベースとエミッタはトランジスタＱ２５のベースとエ
ミッタに夫々接続されている。これにより、トランジス
タＱ２３とＱ２５はカレントミラー回路を構成してい
る。

【００３７】グランド端子Ｇにはカレントミラー回路を
なす一対のｎｐｎ形のトランジスタＱ２６、Ｑ２７の各
エミッタが接続されている。そして、ダイオード接続さ
れたトランジスタＱ２６のコレクタは、前記トランジス
タＱ２５のコレクタに接続され、トランジスタＱ２７の
コレクタは反転入力信号線１４に接続されている。これ
らトランジスタＱ２５〜Ｑ２７は第１の分流手段として
の第１の分流回路２９を構成する。この場合、各トラン
ジスタＱ２５〜Ｑ２７のエミッタ面積は全て等しく形成
されるものであり、これにより第１の分流回路２９にあ
っては、第１のバイアス設定回路２７に流れる電流と等
しい電流を、反転入力信号線１４からトランジスタＱ２
７を通して分流させることができる。

【００３８】一方、電流増幅段２４内には、上述した第
１のバイアス設定回路２７と第１の分流回路２９と同様
の第２のバイアス設定回路３０及び第２の分流回路３２
が設けられている。すなわち、出力トランジスタＱ２２
のベース・エミッタ間には、第２のバイアス設定手段と
しての第２のバイアス設定回路３０を構成する第２の抵
抗３１とダイオード接続されたｎｐｎ形の第４のトラン
ジスタＱ２４とが直列に接続されており、その第４のト
ランジスタＱ２４のベースとエミッタはトランジスタＱ
２８のベースとエミッタに夫々接続されている。これに
より、トランジスタＱ２４とＱ２８はカレントミラー回
路を構成している。

【００３９】電源端子Ｐにはカレントミラー回路をなす
一対のｐｎｐ形のトランジスタＱ２９、Ｑ３０の各エミ
ッタが接続されている。そして、ダイオード接続された
トランジスタＱ２９のコレクタは、前記トランジスタＱ
２８のコレクタに接続され、トランジスタＱ３０のコレ
クタは非反転入力信号線２６に接続されている。これら
トランジスタＱ２８〜Ｑ３０は第２の分流手段としての
第２の分流回路３２を構成する。この場合、各トランジ
スタＱ２８〜Ｑ３０のエミッタ面積は全て等しく形成さ
れるものであり、これにより第２の分流回路３２にあっ
ては、第２のバイアス設定回路３０に流れる電流と等し
い電流を、トランジスタＱ３０を通して非反転入力信号
線２６へ分流させることができる。

【００４０】上記構成を有する本実施例によれば、バイ
アス電流ＩA とアイドリング電流ＩIDOLの設定、及び増
幅回路１１における電流増幅段２４の増幅度について、
前述した第１実施例と同じ作用及び効果を有する。加え
て、本実施例においては、第１及び第２の分流回路２
９、３２を夫々３個のトランジスタにより構成すること
ができるので、コストを低減し、チップ面積を小さくす
ることができる。なお、トランジスタＱ３１、Ｑ３２か
らなるカレントミラー回路は、駆動段Ａ１内の出力回路
を電流吸い込み型として構成すれば不要とすることがで
きる。

【００４１】（その他の実施の形態）なお、本発明は上
記し且つ図面に示す実施例に限定されるものではなく、
例えばバイポーラトランジスタに替えて電界効果トラン
ジスタを用いて構成しても良い。

【００４２】

【発明の効果】本発明の増幅回路は、出力段を構成する
プッシュプル接続された第１及び第２の出力トランジス
タの夫々のベース・エミッタ間に、ダイオード接続され
た第３又は第４のトランジスタと第１又は第２の抵抗と
の直列回路からなる第１又は第２のバイアス設定手段を
接続し、これら第１及び第２のバイアス設定手段に流れ
る電流と等しい電流を、夫々第２又は第１のバイアス設
定手段に流れる電流から分流させることのできる第１及
び第２の分流手段を備えて構成したので、無信号時の出
力トランジスタに流れるアイドリング電流を、バイアス
電流と、第１又は第２の出力トランジスタと第３又は第
４のトランジスタとのエミッタ面積比、及び第１及び第
２の抵抗の抵抗値により任意の値に決めることができ
る。また、微小な入力信号に対しては、第１のバイアス
設定手段と第１の分流手段、及び第２のバイアス設定手
段と第２の分流手段が相補的に動作するので、増幅度は
前記エミッタ面積比とは無関係に出力トランジスタの電
流増幅率に比例した大きさとなる。そして、さらに入力
信号が大きくなると、オーバードライブがかかり増幅度
は入力信号に対して指数関数的に増加する。従って、出
力トランジスタのアイドリング電流（無信号時の消費電
力）を増やすことなく、全動作領域において負荷に大き
な電力を供給することができる。また、微小な入力信号
に対しても大きな増幅度を有するので、クロスオーバー
歪みが改善され、増幅回路に発振が発生しにくく、ま
た、バイアス電流に誤差が生じても入出力特性への影響
を小さくすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す増幅回路の電気回路
図

【図２】本発明の第２実施例を示す図１相当図

【図３】従来例を示す図１相当図

【符号の説明】

１、１１は増幅回路、１５、２５は出力段、１６、２７
は第１のバイアス設定回路（第１のバイアス設定手
段）、１９、３０は第２のバイアス設定回路（第２のバ
イアス設定手段）、１８、２９は第１の分流回路（第１
の分流手段）、２１、３２は第２の分流回路（第２の分
流手段）、１７、２８は第１の抵抗、２０、３１は第２
の抵抗、Ｑ１、Ｑ２１は第１の出力トランジスタ、Ｑ
２、Ｑ２２は第２の出力トランジスタ、Ｑ３、Ｑ２３は
第３のトランジスタ、Ｑ４、Ｑ２４は第４のトランジス
タである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉野 浩 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平４−111507（ＪＰ，Ａ) 特開 平４−314206（ＪＰ，Ａ) 特開 平４−111508（ＪＰ，Ａ) 特開 昭63−156407（ＪＰ，Ａ) 実開 昭62−68318（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/00 - 3/72

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 コレクタ接地された第１の出力トランジ
   スタとエミッタ接地された第２の出力トランジスタとを
   出力端子に対しプッシュプル接続した出力段と、 ダイオード接続された第３のトランジスタと第１の抵抗
   との直列回路であって、前記第１の出力トランジスタの
   ベース・エミッタ間に接続される第１のバイアス設定手
   段と、 ダイオード接続された第４のトランジスタと第２の抵抗
   との直列回路であって、前記第２の出力トランジスタの
   ベース・エミッタ間に接続される第２のバイアス設定手
   段と、 前記第２のバイアス設定手段に流れるバイアス電流を分
   流できるように接続され、その分流電流値が前記第１の
   バイアス設定手段に流れる電流値と一致するように制御
   される第１の分流手段と、 前記第１のバイアス設定手段に流れるバイアス電流を分
   流できるように接続され、その分流電流値が前記第２の
   バイアス設定手段に流れる電流値と一致するように制御
   される第２の分流手段とを備えたことを特徴とする増幅
   回路。
2. 【請求項２】 エミッタ接地された第１の出力トランジ
   スタと、この第１の出力トランジスタに対してコンプリ
   メンタリとなるエミッタ接地された第２の出力トランジ
   スタとを出力端子に対しプッシュプル接続した出力段
   と、 ダイオード接続された第３のトランジスタと第１の抵抗
   との直列回路であって、前記第１の出力トランジスタの
   ベース・エミッタ間に接続される第１のバイアス設定手
   段と、 ダイオード接続された第４のトランジスタと第２の抵抗
   との直列回路であって、前記第２の出力トランジスタの
   ベース・エミッタ間に接続される第２のバイアス設定手
   段と、 前記第２のバイアス設定手段に流れるバイアス電流を分
   流できるように接続され、その分流電流値が前記第１の
   バイアス設定手段に流れる電流値と一致するように制御
   される第１の分流手段と、 前記第１のバイアス設定手段に流れるバイアス電流を分
   流できるように接続され、その分流電流値が前記第２の
   バイアス設定手段に流れる電流値と一致するように制御
   される第２の分流手段とを備えたことを特徴とする増幅
   回路。
3. 【請求項３】 前記第１の分流手段は、前記第２のバイ
   アス設定手段に対する分流電流値を前記第１のバイアス
   設定手段に流れる電流値と一致させる制御を行うための
   カレントミラー回路を含んで構成され、 前記第２の分流手段は、前記第１のバイアス設定手段に
   対する分流電流値を前記第２のバイアス設定手段に流れ
   る電流値と一致させる制御を行うためのカレントミラー
   回路を含んで構成されていることを特徴とする請求項１
   又は２記載の増幅回路。