JPH04162671A - イメージセンサ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ファクシミリやスキャナ等に用いられる密着
型イメージセンサに係り、特に基板上の受光素子部分と
薄膜トランジスタスイッチング素子部分の面積を小さく
することができるイメージセンサ及びその製造方法に関
する。

（従来の技術） 従来のイメージセンサで、特に密着型イメージセンサは
、原稿等の画像情報を１対１に投影し、電気信号に変換
するものがある。この場合、投影した画像を多数の画素
（受光素子）に分割し、各受光素子で発生した電荷を薄
膜トランジスタスイッチ素子（Ｔ　Ｐ　Ｔ）を使って特
定のブロック単位で配線間の容量に一時蓄積して、電気
信号として数百ＫＨｚから数百ＭＨｚまでの速度で時系
列的に順次読み出すＴＰＴ駆動型イメージセンサがある
。このＴＰＴ駆動型イメージセンサは、ＴＰＴの動作に
より単一の駆動用ＩＣで読取りが可能となるので、イメ
ージセンサを駆動する駆動用ＩＣの個数を少なくするこ
とができるものである。

ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第７図に示すように、原稿幅とほぼ同じ長さのライ
ン状の受光素子アレイ１１と、各受光素子１１′に１＝
１に対応する複数個の薄膜トランジスタＴＬｊ　（ｉ−
１〜Ｎ、　ｊ−１−ｎ）から成る電荷転送部１２と、マ
トリックス状の多層配線１３とから構成されている。

前記受光素子アレイ１１は、Ｎ個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子１１′は、フォトダイオードＰ　ｉ、ｊ、（ｉ−１
〜Ｎ、　ｊ−１−ｎ）により等価的に表すことができる
。各受光素子１１′は各薄膜トランジスタＴｉ、ｊのド
レイン電極にそれぞれ接続されている。そして、薄膜ト
ランジスタＴ　ｉ、ｊのソース電極は、マトリックス状
に接続された多層配線の配線群１３を介して受光素子群
毎にｎ本の共通信号線１４にそれぞれ接続され、更に共
通信号線１４は駆動用ＩＣｌ３に接続されている。

各薄膜トランジスタＴｉ、ｊのゲート電極には、ブロッ
ク毎に導通するようにゲートパルス発生回路１６に接続
されている。各受光素子１１′て発生する光電荷は一定
時間受光素子の寄生容量と薄膜トランジスタのドレイン
・ゲート間のオーバーラツプ容量に蓄積された後、薄膜
トランジスタＴＩ、ｊを電荷転送用のスイッチとして用
いてブロック毎に順次配線群１３の配線容量Ｃｉ　（ｉ
＝ｌ−ｎ）に転送蓄積される。

すなわち、ゲートパルス発生回路１６からゲート線Ｇｉ
　（ｉ＝１−ｎ）を経由して先ずはゲートパルスφＧ１
が伝達され、第１のブロックの薄膜トランジスタＴ１，
１〜Ｔ　ｌ、ｎをオンにし、第１のブロックの各受光素
子１１′で発生した電荷が各配線容量Ｃｉに転送蓄積さ
れる。そして、各配線容量Ｃｉに蓄積された電荷により
各共通信号線１４の電位が変化し、この電圧値を駆動用
ＩＣｌ３内のアナログスイッチｓｗｉ　（ｉ＝１〜ｎ）
を順次オンして時系列的に出力線１７に抽出する。

そして、ゲートパルスφＧ２〜φＧｎにより第２〜第Ｎ
のブロックの薄膜トランジスタＴ２，１〜Ｔ２゜ｎから
ＴＮ、Ｉ〜ＴＮ、ｎまでがそれぞれオンすることにより
、ブロック毎に受光素子側の電荷が転送され、順次読み
出すことにより原稿の主査方向の１ラインの画像信号を
得、ローラ等の原稿送り手段（図示せず）により原稿を
移動させて前記動作を繰り返し、原稿全体の画像信号を
得るものである（特開昭６３−９３５８号公報参照）。

そして、上記従来のイメージセンサにおける受光素子と
薄膜トランジスタの具体的構成について、第８図の受光
素子及び薄膜トランジスタの平面説明図と、第８図のｃ
−ｃ’部分の断面説明図である第９図を使って説明する
。

従来の受光素子の構成は、第８図及び第９図に示すよう
に、ガラスまたはセラミック等の絶縁性の基板２１上に
受光素子１１′の下部の共通電極となるクロム（Ｃ「）
等による帯状の金属電極２２と、各光電変換素子１１′
毎（ビット毎）に分割形成された水素化アモルファスシ
リコン（ａ　−３ｉ：Ｈ）から成る光導電層２３と、同
様に分割形成された酸化インジウム・スズ（ＩＴＯ）か
ら成る上部の透明電極２４とが順次積層するサンドイッ
チ型を構成している。

尚、ここでは下部の金属電極２２は主走査方向に帯状に
形成され、金属電極２２の光導電層２３が離散的に分割
して形成され、上部の透明電極２４も同様に離散的に分
割して個別電極となるよう形成されることにより、光導
電層２３を金属電極２２と透明電極２４とで挟んだ部分
が各受光素子素子１１′を構成し、その集まりが受光素
子アレイ１１を形成している。そして、金属電極２２に
は、一定の電圧ＶＢが印加されている。

また、離散的に分割形成されたそれぞれの透明電極２４
の一端にはアルミニウム（ＡＩ）等の配線３０ａの一方
が接続され、その配線３０ａの他方が電荷転送部１２の
薄膜トランジスタＴｉ、ｊのドレイン電極４１に接続さ
れている。

また、従来のイメージセンサの薄膜トランジスタの構成
は、第８図及び第９図に示すように、前記基板２１上に
ゲート電極２５としてのクロム（Ｃｒ　１）層、ゲート
絶縁層２６としてのシリコン窒化膜（ＳｉＮｘ）、半導
体活性層２７としての水素化アモルファスシリコン（ａ
−３ｉ：Ｈ）層、ゲート電極２５に対向するよう設けら
れたチャネル保護層２９としてのシリコン窒化膜（Ｓｔ
ＮＸ　）　、オーミックコンタクト層２８としてのｎ＋
水水素化７ルルフアスシリコンｎ”ａ−３ｔ：Ｈ）層、
ドレイン電極４１とソース電極４２としてのクロム（Ｃ
ｒ　２）層、その上に絶縁層としてポリイミド層、更に
その上に配線層３０ａまたはチャネル保護層２９の上部
においてはａ−３ｉ：Ｈ層の遮光用としてのアルミニウ
ム層３０とを順次積層した逆スタガ構造のトランジスタ
である。

遮光用のアルミニウム層３０は、チャネル保護層２９を
透過してａ−３ｔ：Ｈ層に光が入り込んで光電変換作用
を引き起こすのを防ぐために設けられている。そして、
ドレイン電極４１には受光素子１１′の透明電極２４か
らの配線３０ａが接続されている。ここでオーミックコ
ンタクト層２８はドレイン電極４１に接触する部分の層
２８ａとソース電極４２に接触する部分の層２８ｂとに
分割して形成されている。また、ドレイン電極４１とソ
ース電極４２としてのクロム（Ｃｒ　２）層はそのオー
ミックコンタクト層２８の２８ａ部分と２８ｂ部分をそ
れぞれ覆うように形成されている。上記クロム（Ｃｒ　
２）層は、配線層のアルミニウムの蒸着またはスパッタ
法による着膜時のダメージを防ぎ、オーミックコンタク
ト層２８のｎ”ａ−Ｓｔ：Ｈの特性を保持する役割を果
たしている。

また、第１０図の断面説明図に示すように、受光素子と
縦型薄膜トランジスタ（Ｔ　Ｐ　Ｔ）を一体内に形成し
たイメージセンサも考えられている。

この受光素子・縦型ＴＰＴ一体型のセンサは、基板７１
上に受光素子となるフォトダイオードの透明電極７４、
光導電層７３、金属電極７２を積層し、金属電極７２の
端部を引き出して、その引き出し部をＴＰＴのドレイン
電極８１とし、その上にＴＰＴの半導体層７７とソース
電極を形成し、その側面にゲート絶縁層７６を介してゲ
ート電極７５を形成しているものである（特開平１−１
９２１６６号公報参照）。

更に、本発明のイメージセンサが薄膜トランジスタ部分
において応用している縦型薄膜トランジスタが特開平２
−１０８７３号公報に記載されている。

この縦型薄膜トランジスタは、第１１図の断面説明図に
示すように、基板９１上にゲート電極９５、ゲート絶縁
層９６と半導体層９７ａが積層され、その上部に部分的
にｎ十層９８ｂと金属層のソース電極１０２が積層され
、ｎ十層９８ｂとソース電極１０２を囲むようにｐ十層
１０３が形成され、全体を覆うように半導体層９７ｂが
積層され、その上にｎ十層９８ａが形成される構成とな
っている。

（発明が解決しようとする課題） しかしながら、上記従来の技術で説明した特開昭６３−
９３５８号公報記載の密着型イメージセンサでは、同一
基板上に受光素子のフォトダイオード、電荷転送部の薄
膜トランジスタ、信号線等の配線その他を、それぞれ配
置し、同時にまたは別々のプロセスで形成するようにな
っていたが、このように個々の素子を別々に配置すると
、全体としての面積をとり、高密度の画素ピッチに対応
したイメージセンサを作成することが困難となるとの問
題点があった。

また、イメージセンサ自体も大型化し、薄膜プロセスで
製造する上で一枚の基板からの取り数が減少し、歩留ま
りも低くなる可能性があり、コスト高となるとの問題点
があった。

更に、特開平１−１９２１６６号公報記載のイメージセ
ンサでは、受光素子と薄膜トランジスタは一体形成であ
るものの、受光素子の金属電極を引き出してＴＰＴのド
レイン電極を形成しているためにセンサ部分の面積が広
くなり、またＴＰＴのゲート電極がＴＰＴ側面に形成さ
れているために、やはリセンサ部分の面積が広くなって
しまうとの問題点があった。

特開平２−１０８７３号公報記載の縦型薄膜トランジス
タは、その構成を説明しているものの、イメージセンサ
に応用した場合に、受光素子とＴＰＴの面積を更に小さ
くする構成までは記載されておらず、当該縦型薄膜トラ
ンジスタをイメージセンサにどう応用するかの技術的課
題が残されていた。

本発明は上記実情に鑑みて為されたもので、薄膜トラン
ジスタの上にフォトダイオードを形成し、基板上の薄膜
トランジスタとフォトダイオードの占める面積を小さく
することのできるイメージセンサ及びその製造方法を提
供することを目的とする。

（課題を解決さるための手段） 上記従来例の問題点を解決するための請求項１記載の発
明は、イメージセンサにおいて、基板上に、順次形成さ
れた薄膜トランジスタスイッチング素子のゲート電極と
、ソース電極と、ドレイン電極と、前記ドレイン電極を
受光素子の金属電極と共通の電極として前記金属電極上
に形成した前記受光素子の光導電層と、透明電極とを有
することを特徴としている。

上記従来例の問題点を解決するための請求項２記載の発
明は、イメージセンサの製造方法において、基板上に薄
膜トランジスタスイッチング素子のゲート電極を形成し
、前記ゲート電極上に絶縁層を介して半導体活性層を形
成し、前記半導体活性層上にソース電極とドレイン電極
を形成し、前記ドレイン電極を受光素子の金属電極と共
通の電極として前記ドレイン電極上に前記受光素子の光
導電層と透明電極を形成することを特徴としている。

（作用） 請求項１記載の発明によれば、基板上の薄膜トランジス
タスイッチング素子の上に受光素子が形成され、薄膜ト
ランジスタスイッチング素子のドレイン電極と受光素子
の金属電極とを共通の電極とするイメージセンサとして
いるので、基板上における受光素子部分と薄膜トランジ
スタスイッチング素子部分の面積を小さくすることがで
きる。

請求項２記載の発明によれば、基板上に薄膜トランジス
タスイッチング素子のゲート電極を形成し、そしてゲー
ト電極の絶縁層と半導体活性層を積層してソース電極と
ドレイン電極を形成した後に、ドレイン電極部分を受光
素子の金属電極と共通電極として、この上に受光素子の
光導電層と透明電極を形成するイメージセンサの製造方
法としているので、薄膜トランジスタスイッチング素子
上に受光素子を形成することができ、基板上における受
光素子部分と薄膜トランジスタスイッチング素子部分の
面積を小さくすることができる。

（実施例） 本発明に係る一実施例について、図面を参照しながら説
明する。

第１図は、本実施例のイメージセンサの平面説明図で、
第２図は第１図Ａ−Ａ’部分の断面説明図である。

まず、本実施例のイメージセンサの電荷転送部１２とな
る縦型の薄膜トランジスタの構成について説明する。第
１図及び第２図に示すように、電荷転送部１２の薄膜ト
ランジスタ（Ｔ　Ｐ　Ｔ）は縦型でゲート電極、ソース
電極、ドレイン電極の順に積層構造で構成されている。

本実施例の薄膜トランジスタは、具体的にはガラス等の
絶縁性の基板５１上にクロム（Ｃｒ　１）で薄膜トラン
ジスタの個別のスイッチング素子より大きな帯状となる
よう形成されたゲート電極５５と、ゲート電極５５上に
ゲート電極５５の絶縁層として形成されたシリコン窒化
膜（Ｓ　ｉ　Ｎｘ　）のゲート絶縁層５６と、ゲート絶
縁層５６上に形成されたイントリンシックアモルファス
シリコン（ｉ−ａ−３ｉ）層の半導体活性層５７ａと、
半導体活性層５７ａ上にソース電極６２側のオーミック
コンタクト層５８ｂとなるｎ生水素化アモルファスシリ
コン（ｎ”　ａ−３ｉ　：　Ｈ）層と、オーミックコン
タクト層５８ｂ上に形成されたクロム（Ｃｒ　２）のソ
ース電極６２と、オーミックコンタクト層５８ｂの周辺
を囲むように形成されたｐ中層６３と、ソース電極６２
全体を覆うように形成された１−ａ−Ｓｉ層の半導体活
性層５７ｂと、半導体活性層５７ｂ上に形成されたｎ”
ａ−３ｔ：Ｈ層のオーミックコンタクト層５８ａと、オ
ーミックコンタクト層５８ａ上に形成されたクロム（Ｃ
ｒ　３）のドレイン電極６１とから構成されるトランジ
スタとなっている。

本実施例の薄膜トランジスタにおいてゲート電極５５が
ＯＮになるとドレイン電極６１側のｎ＋ａ−５ｉ：Ｈ層
のオーミックコンタクト層５８ａとソース電極６２側の
ｎ”ａ−３ｉ：Ｈ層のオーミックコンタクト層５８ｂと
の間に設けられた１−ａ−３ｉ層の半導体活性層５７ａ
、５７ｂにチャネルが形成され、電流か流れる構成とな
っている。ここで、ｐ中層６３は、ソース電極６２とド
レイン電極６１間のリーク電流を防ぐためのブロッキン
グ層となっている。

受光素子のフォトダイオード（ＰＤ）は薄膜トランジス
タ（Ｔ　Ｐ　Ｔ）のドレイン電極６１のＣｒ３層を個別
電極とする金属電極５２とし、その上に個別化した１−
ａ−３ｉ層の光導電層５３と、更にその上に個別電極と
して形成された酸化インジウム・スズ（ＩＴＯ）の透明
電極５４が順次積層したサンドイッチ型の受光素子とな
っている。

そして、ＴＰＴのドレイン電極６１とＰＤの金属電極５
２とが共通の電極となり、ＩＴＯの透明電極５４から第
４メタルのアルミニウム（Ａ１）層６０にコンタクトし
、共通のバイアス電圧ＶＢが印加されている。

本実施例のイメージセンサは、ソース電極６２のＣｒ２
層を薄膜トランジスタから引き出し、マトリックス形状
の多層の配線群に接続するようにする。

また、ソース電極６２のＣｒ２層を第１図のように両側
に引き出し、第６図に示すイメージセンサの配線構造に
接続することもできる。

このイメージセンサとは、第６図の等価回路図に示すよ
うに、複数の受光素子Ｐｉ、ｊ　（ｉ＝１〜Ｎ、ｊ−１
〜ｎＨ１’を１ブロツクとしてＮ個のブロックを主走査
方向にライン状に配列して成る受光素子アレイ１１と、
前記受光素子１１′で発生した素子Ｔｉ、ｊ　（ｆ−１
〜Ｎ、　ｊ−１〜ｎ）を有する電荷転送部１２と、前記
電荷を画像信号として出力する駆動用ＩＣ１５ａ、１５
ｂとを有するイメージセンサにおいて、前記受光素子ア
レイ１１におけるブロック内のスイッチング素子と隣接
するブロック内のスイッチング素子とをそれぞれ距離の
近い順に配線で接続して信号線とし、前記ブロック内の
スイッチング素子から隣接する両方のブロック内のスイ
ッチング素子への信号線の配線は前記受光素子アレイ１
１の主走査方向に対して互いに反対側に位置するように
接続し、前記接続された信号線の長さの短い順で配置し
たことを特徴とするイメージセンサである。

このイメージセンサは、従来受光素子アレイの主走査方
向に対して受光素子アレイの片側にのみ配線構造を設け
ていたものを、受光素子アレイ１１の両側に配線群１３
′の構造を設けることとし、そして受光素子アレイ１１
内の複数の受光素子１１′を分割して１ブロツクとし、
受光素子アレイ１１におけるブロック内の受光素子１１
′にそれぞれ接続するスイッチング素子と隣接するブロ
ック内のスイッチング素子とを接続する信号線の配線は
前記ブロック内のスイッチング素子と隣接するブロック
内のスイッチング素子との距離の近い順に接続し、更に
ブロック内のスイッチング素子と隣接するブロック内の
スイッチング素子とを接続する信号線はブロック単位に
受光素子アレイ１１の主走査方向に対して交互に配線を
配置するようにし、接続した信号線は接続距離が短い配
線を受光素子アレイ１１側に順に配置するようにしてい
るので、信号線同士が交差することがなく、そのため信
号線が相互に影響し合うことがなく、信号線の配線容量
に蓄積された電荷を駆動用ＩＣ１５ａ、１５ｂ内のアナ
ログスイッチＳＷＩ〜ＳＷｎによって出力線１７のＣＯ
ＭＩとＣ０Ｍ２へ正確に読み出すことができるものであ
る。

上記イメージセンサのように、受光素子アレイ１１を縫
うような配線構造の場合、本実施例の構成を用いれば、
受光素子１１′の下側でＴＰＴのソース電極６２を介し
て配線か通過することになるので、各受光素子をかなり
接近させて配置することができ、高密度の画素ピッチを
有するイメージセンサとすることができる効果がある。

尚、薄膜トランジスタのソース電極６２から引き出され
たＣｒ２の配線は、アルミニウム（ＡＩ）の配線に接続
して、ＡＩの配線でブロック間を接続するようにすれば
、配線のシート抵抗を低くすることができる。

次に、本実施例のイメージセンサの製造方法を第３図（
ａ、）〜（ｇ）の製造プロセス断面説明図により説明す
る。

ガラス等の基板５１上にクロム（Ｃｒ　１）をＤＣスパ
ッタ法で７５ＯＡ程度に着膜し、ゲート電極５５の形状
をバターニングする。その上にゲート絶縁層５６が３０
０ＯＡ程度形成されてバターニングされる（第３図（ａ
）参照）。

この上に半導体活性層５７ａとなる１−ａ−３ｉ層を５
０ＯＡ、ソース電極６２側のオーミックコンタクト層５
８ｂとなるｎ”ａ−５ｉ層を５０ＯＡ、ソース電極６２
となるＣｒ２層を３００ＯＡ程度に連続して着膜しく第
３図（ｂ）参照）、７μｍ程度の幅にバターニングする
（第３図（Ｃ）参照）。

更に１−ａ−５ｉ層５７ａ′を３０ＯＡ程度に着膜して
、次にｐ十層６３を３００ＯＡ程度に着膜する（第３図
（ｄ）参照）。これを第３図（ｅ）に示すようにオーミ
ックコンタクト層５８ｂを囲むようにバターニングし、
さらに半導体活性層５７ｂとなる１−ａ−５ｉ層を７０
０ＯＡ着膜し、ドレイン電極６１側のオーミックコンタ
クト層５８ａとなるｎ”ａ−３ｉ層を５００ＯＡ、　　
ドレイン電極６１と受光素子の金属電極５２となるＣｒ
３層を３００ＯＡ、受光素子の光導電層２６となる１−
ａ−５ｉ層を１５００ＯＡ、そしてＩＴＯの透明電極２
７を６０ＯＡ程度に連続して着膜しく第３図（ｆ）参照
）、バターニングを行う（第３図（ｇ）参照）。

更に、図示していないがポリイミド等の層間絶縁膜を１
〜２μｍ程度着膜し、バターニングして、次にバイアス
電圧を印加するための配線等となるＡｔ層を着膜し、バ
ターニングする。

以上でフォトダイオードとＴＰＴの製造プロセスが完了
するが、センサ全体の各配線はこのプロセス中のいずれ
かのメタル層を使って同時に形成することとする。第１
図の実施例においては、ソース電極６２のＣｒ層を図上
下方向（副走査方向）に引き出して、信号線に接続する
ようにしている。

最後にペシベーション膜を着膜、バターニングし、イメ
ージセンサが完了する。

本実施例のイメージセンサとその製造方法によれば、Ｔ
ＰＴとフォトダイオードが立体的に積層されるため、面
積が小さくて済み、高密度の画素ピッチにも対応できる
イメージセンサを製造できる効果がある。

そして、ＴＰＴ部分とフォトダイオード部分の面積が小
さくなるので、製造プロセス上、１枚の基板５１からイ
メージセンサのセンサ部を多く取り出すことができるの
で、歩留りが低くなり、コストを低くすることができる
効果がある。

また、別の実施例として、第４図の平面説明図と第４図
Ｂ−Ｂ’部分の断面説明図である第５図に示すように、
受光素子の金属電極５２の端部をＴＦＴのドレイン電極
６１として利用する構成も考えれらる。但し、ＴＰＴ上
部には遮光用のアルミニウム層６０′を設けることにす
る。

これにより、受光素子部分と薄膜トランジスタのスイッ
チング素子部分の面積をある程度小さくすることができ
る効果がある。

（発明の効果） 請求項１記載の発明によれば、基板上の薄膜トランジス
タスイッチング素子の上に受光素子が形成され、薄膜ト
ランジスタスイッチング素子のドレイン電極と受光素子
の金属電極とを共通の電極とするイメージセンサとして
いるので、基板上における受光素子部分と薄膜トランジ
スタスイッチング素子部分の面積を小さくすることがで
き、高密度の画素ピッチのイメージセンサとすることが
できる効果かある。

請求項２記載の発明によれば、基板上に薄膜トランジス
タスイッチング素子のゲート電極を形成し、そしてゲー
ト電極の絶縁層と半導体活性層を積層してソース電極と
ドレイン電極を形成した後に、ドレイン電極部分を受光
素子の金属電極と共通電極として、この上に受光素子の
光導電層と透明電極を形成するイメージセンサの製造方
法としているので、薄膜トランジスタスイッチング素子
上に受光素子を形成することができ、基板上における受
光素子部分と薄膜トランジスタスイッチング素子部分の
面積を小さくすることができ、高密度の画素ピッチのイ
メージセンサを低コストで製造することができる効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの平面
説明図、第２図は第１図Ａ−Ａ’部分の断面説明図、第
３図（ａ）〜（ｇ）は本実施例の製造プロセス断面説明
図、第４図は別の実施例の平面説明図、第５図は第４図
Ｂ−Ｂ’部分の断面説明図、第６図は実施例の構成を応
用したイメージセンサの等価回路図、第７図は従来のイ
メージセンサの等価回路図、第８図は従来の受光素子及
び薄膜トランジスタの平面説明図、第９図は第８図ｃ−
ｃ’部分の断面説明図、第１０図は従来の別の受光素子
及び薄膜トランジスタの断面説明図、第１１図は従来の
別の薄膜トランジスタの断面説明図である。 １１・・・・・・受光素子アレイ １２・・・・・・電荷転送部 １３・・・・・・配線群 １４・・・・・・共通信号線 １５・・・・・・駆動用ＩＣ １６・・・・・・ゲートパルス発生回路１７・・・・・
・出力線 ２１．５１，７１．９１・・・・・・基板２２．５２．
７２・・・・・・金属電極２３．５３．７３・・・・・
光導電層 ２４．５４．７４・・・・・・透明電極２５．５５，７
５．９５・・・・・・ゲート電極２６．５６．７６．９
６・・・・・・ゲート絶縁層２７．５７，７７．９７・
・・・・・半導体活性層２８．５８・・・・・・オーミ
ックコンタクト層２９・・・・・チャネル保護層 ３０．６０・・・・・・アルミニウム層４１．６１．８
１　　・・・・・・・・・ドレインを極４２、［ｉ２，
８２，１０２・・・・・・ソース電極６３．１０３・・
・・・・ｐ中層 ９８・・・・・・ｎ十層 第１図 第２図 第３図 第３図 第４図 第５図 第８図 第９図 第１０図 第１１図

Claims (2)

【特許請求の範囲】
1. （１）基板上に、順次形成された薄膜トランジスタスイ
   ッチング素子のゲート電極と、ソース電極と、ドレイン
   電極と、前記ドレイン電極を受光素子の金属電極と共通
   の電極として前記金属電極上に形成した前記受光素子の
   光導電層と、透明電極とを有することを特徴とするイメ
   ージセンサ。
2. （２）基板上に薄膜トランジスタスイッチング素子のゲ
   ート電極を形成し、前記ゲート電極上に絶縁層を介して
   半導体活性層を形成し、前記半導体活性層上にソース電
   極とドレイン電極を形成し、前記ドレイン電極を受光素
   子の金属電極と共通の電極として前記ドレイン電極上に
   前記受光素子の光導電層と透明電極を形成することを特
   徴とするイメージセンサの製造方法。