JPH04159754A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04159754A JPH04159754A JP28680890A JP28680890A JPH04159754A JP H04159754 A JPH04159754 A JP H04159754A JP 28680890 A JP28680890 A JP 28680890A JP 28680890 A JP28680890 A JP 28680890A JP H04159754 A JPH04159754 A JP H04159754A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- wiring
- alloy
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 104
- 239000011229 interlayer Substances 0.000 abstract description 21
- 230000004888 barrier function Effects 0.000 abstract description 7
- 229910016570 AlCu Inorganic materials 0.000 abstract description 5
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 229910045601 alloy Inorganic materials 0.000 description 46
- 239000000956 alloy Substances 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910000549 Am alloy Inorganic materials 0.000 description 1
- 229910001199 N alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、一般的に、半導体装置に関するものであり
、より特定的には、第1の配線層と第2の配線層との接
続部の低抵抗化および密着性を改良させた半導体装置に
関するものである。
、より特定的には、第1の配線層と第2の配線層との接
続部の低抵抗化および密着性を改良させた半導体装置に
関するものである。
[従来の技術]
第3図は、従来の半導体回路装置の断面図である。シリ
コン半導体基板1上に、素子分離酸化膜10および第1
層絶縁膜2が形成されている。第1層絶縁膜2の上にゲ
ート電極3が形成されている。ゲート電極3を覆うよう
に、第1の層間絶縁膜7が形成されている。第1の層間
絶縁膜7および第1層絶縁膜2には、シリコン半導体基
板1の主表面に設けられた導電領域1aを露出させるた
めのコンタクトホール4が設けられている。導電領域1
aに接触するように、かつコンタクトホール4の内壁面
および第1の層間絶縁膜7の表面を覆うように、バリア
メタル5が形成されている。
コン半導体基板1上に、素子分離酸化膜10および第1
層絶縁膜2が形成されている。第1層絶縁膜2の上にゲ
ート電極3が形成されている。ゲート電極3を覆うよう
に、第1の層間絶縁膜7が形成されている。第1の層間
絶縁膜7および第1層絶縁膜2には、シリコン半導体基
板1の主表面に設けられた導電領域1aを露出させるた
めのコンタクトホール4が設けられている。導電領域1
aに接触するように、かつコンタクトホール4の内壁面
および第1の層間絶縁膜7の表面を覆うように、バリア
メタル5が形成されている。
バリアメタル5の上には、コンタクトホール4の位置に
できた凹部を埋めるように、第1層A1合金配線膜6が
形成されている。第]層AN合金配線膜6の上に、第2
の層間絶縁膜8が形成されている。第2の層間絶縁膜8
には、第1層A1合金配線膜6の接続面6aを露出させ
るためのスルーホール1−1が設けられている。接続面
6aに接触するように、かつスルーホール↑1の内壁面
および第2の層間絶縁膜8の表面を覆うように、第2層
AQ、合金配線膜9が形成されている。
できた凹部を埋めるように、第1層A1合金配線膜6が
形成されている。第]層AN合金配線膜6の上に、第2
の層間絶縁膜8が形成されている。第2の層間絶縁膜8
には、第1層A1合金配線膜6の接続面6aを露出させ
るためのスルーホール1−1が設けられている。接続面
6aに接触するように、かつスルーホール↑1の内壁面
および第2の層間絶縁膜8の表面を覆うように、第2層
AQ、合金配線膜9が形成されている。
従来技術においては、第1層A1合金配線膜6および第
2層A1合金配線膜9には、いずれもAlSiまたはA
l5iCu合金が用いられている。
2層A1合金配線膜9には、いずれもAlSiまたはA
l5iCu合金が用いられている。
次に、従来の半導体装置の製造方法について説明する。
第3図を参照して、シリコン半導体基板1の主表面に素
子分離酸化膜10および第1層絶縁膜2を形成する。第
1−層絶縁膜2の上に、ゲート電極3を形成する。ゲー
ト電極3を覆うように、シリコン半導体基板1の表面全
面に、第1の層間絶縁膜7を形成する。
子分離酸化膜10および第1層絶縁膜2を形成する。第
1−層絶縁膜2の上に、ゲート電極3を形成する。ゲー
ト電極3を覆うように、シリコン半導体基板1の表面全
面に、第1の層間絶縁膜7を形成する。
第1の層間絶縁膜7と第1層絶縁膜2とを選択的にエツ
チングし、シリコン半導体基板1の導電領域1aを露出
させるためのコンタクトホール4を形成する。導電領域
1aに接触するように、かつコンタクトホール4の内壁
面および第1の層間絶縁膜7の表面を覆うように、バリ
アメタル5を形成する。コンタクトホール4の部分の凹
部を埋めるように、バリアメタル5の上に、第1層AL
合金配線膜6を形成する。第1層AI合金配線膜6の上
に、第2の層間絶縁膜8を形成する。第2の層間絶縁膜
8を選択的にエツチングし、第1層A1合金配線膜の接
続面6aを露出させるスルーホール11を形成する。接
続面6aに接触するように、かつスルーホール11の内
壁面および第2の層間絶縁膜8の表面を覆うように、第
2層A1合金配線膜9を形成する。次に、第1層AQ、
合金配線膜6と第2層AQ、合金配線膜9との界面の安
定性および密着性を向上させるために、第2層A化合金
配線膜9の形成時または形成後に、熱処理を行ない、ミ
キシングが施される。
チングし、シリコン半導体基板1の導電領域1aを露出
させるためのコンタクトホール4を形成する。導電領域
1aに接触するように、かつコンタクトホール4の内壁
面および第1の層間絶縁膜7の表面を覆うように、バリ
アメタル5を形成する。コンタクトホール4の部分の凹
部を埋めるように、バリアメタル5の上に、第1層AL
合金配線膜6を形成する。第1層AI合金配線膜6の上
に、第2の層間絶縁膜8を形成する。第2の層間絶縁膜
8を選択的にエツチングし、第1層A1合金配線膜の接
続面6aを露出させるスルーホール11を形成する。接
続面6aに接触するように、かつスルーホール11の内
壁面および第2の層間絶縁膜8の表面を覆うように、第
2層A1合金配線膜9を形成する。次に、第1層AQ、
合金配線膜6と第2層AQ、合金配線膜9との界面の安
定性および密着性を向上させるために、第2層A化合金
配線膜9の形成時または形成後に、熱処理を行ない、ミ
キシングが施される。
[発明が解決しようとする課題]
従来の半導体装置は、以上のようにして製造される。と
ころで、従来技術においては、第3図を参照して、第1
層A1合金配線膜6および第2層A1合金配線膜9の材
料としてAIS iまたはAl5icu合金を用いてい
たため、上述の熱処理の際、これらの界面にSi20が
析出し、ひいては界面の抵抗を増加させたり、断線等の
信頼性に関わる問題が生じていた。
ころで、従来技術においては、第3図を参照して、第1
層A1合金配線膜6および第2層A1合金配線膜9の材
料としてAIS iまたはAl5icu合金を用いてい
たため、上述の熱処理の際、これらの界面にSi20が
析出し、ひいては界面の抵抗を増加させたり、断線等の
信頼性に関わる問題が生じていた。
この発明は、上記のような問題点を解決するためになさ
れたもので、第1の配線層と第2の配線層との密着性お
よび安定性を向上させるとともに、これらの接続部の低
抵抗化をも図ることができるように改良された半導体装
置を提供することを目的とする。
れたもので、第1の配線層と第2の配線層との密着性お
よび安定性を向上させるとともに、これらの接続部の低
抵抗化をも図ることができるように改良された半導体装
置を提供することを目的とする。
[課題を解決するための手段]
この発明にかかる半導体装置は、半導体基板と、上記半
導体基板の上に形成された素子と、を備えている。上記
半導体基板の上には、上記素子と電気的に接続される第
1の配線層が設けられている。
導体基板の上に形成された素子と、を備えている。上記
半導体基板の上には、上記素子と電気的に接続される第
1の配線層が設けられている。
上記第1の配線層の上には、第2の配線層が設けられて
いる。上記第1の配線層と上記第2の配線層とは、接続
部によって、電気的に接続されている。上記接続部は、
熱処理時にSiが拡散していくことができるように、そ
の組成が選ばれた金属層で形成されている。
いる。上記第1の配線層と上記第2の配線層とは、接続
部によって、電気的に接続されている。上記接続部は、
熱処理時にSiが拡散していくことができるように、そ
の組成が選ばれた金属層で形成されている。
[作用]
この発明にかかる半導体装置によれば、第1の配線層と
第2の配線層とを電気的に接続する接続部が、熱処理時
にSiが拡散していくことができるように、その組成が
選ばれた金属層で形成されている。それゆえ、第1の配
線層と第2の配線層の界面のミキシングのために、第2
層配線層の形成時または形成後に、行なわれる熱処理時
に、これらの界面にSiが析出することがない。
第2の配線層とを電気的に接続する接続部が、熱処理時
にSiが拡散していくことができるように、その組成が
選ばれた金属層で形成されている。それゆえ、第1の配
線層と第2の配線層の界面のミキシングのために、第2
層配線層の形成時または形成後に、行なわれる熱処理時
に、これらの界面にSiが析出することがない。
[実施例]
以下、この発明の実施例を図について説明する。
第1図は、この発明の一実施例にかかる半導体装置の断
面図である。
面図である。
第1図を参照して、シリコン半導体基板1上に、素子分
離酸化膜10および第1層絶縁膜2が形成されている。
離酸化膜10および第1層絶縁膜2が形成されている。
第1層絶縁膜2の上にゲート電極3が形成されている。
ゲート電極3を覆うように、第1の層間絶縁膜7が形成
されている。第1の層間絶縁膜7および第1層絶縁膜2
には、シリコン半導体基板子の導電領域1aを露出させ
るためのコンタクトホール4が設けられている。導電領
域1− aに接触するように、かつコンタクトホール4
の内壁面および第1の層間絶縁膜7の表面を覆うように
、バリアメタル5が形成されている。コンタクトホール
4の位置にできた凹部を埋めるように、バリアメタル5
の上に、AILS iまたはALSiCu合金からなる
第1層ArL合金配線膜6が形成されている。第1層A
N合金配線膜6の上に、第2の層間絶縁膜8が形成され
ている。第2の層間絶縁膜8には、第1層へ化合金配線
膜の接続面6aを露出させるためのスルーホール11が
設けられている。スルーホール11内には、接続面6a
に接触するように、接続部12が埋め込まれている。接
続部12は、熱処理時にSiが拡散していくことができ
るような、Slを含まない金属層、たとえば純Alまた
はALCu (0,2〜4重量%Cu含有)で形成され
る。接続部12に接触するように、かつスルーホール1
1の内壁面および第2の層間絶縁膜8の表面を覆うよう
に、AlSiまたはAl5iCu合金からなる第2層A
1合金配線膜9が形成されている。実施例にかかる半導
体装置によれば、接続部12か、熱処理時にSiが拡散
していくことかできるようなSlを含まない金属層、た
とえば純A化またはAIjCu (0゜2〜4重量%C
u含有)で形成されているので、第1層A1合金配線膜
6と第2層A1合金配線膜9との界面のミキシングのた
めに、第2層A1合金配線膜9の形成時または形成後に
、行なわれる熱処理時に、これらの界面にSiが析出す
ることはない。その結果、第1層A1合金配線膜6と第
2層A1合金配線膜9との界面において、抵抗が増加す
ることはない。またミキシングを十分に行なうことがで
きるので、界面の密着性および安定性が向上する。
されている。第1の層間絶縁膜7および第1層絶縁膜2
には、シリコン半導体基板子の導電領域1aを露出させ
るためのコンタクトホール4が設けられている。導電領
域1− aに接触するように、かつコンタクトホール4
の内壁面および第1の層間絶縁膜7の表面を覆うように
、バリアメタル5が形成されている。コンタクトホール
4の位置にできた凹部を埋めるように、バリアメタル5
の上に、AILS iまたはALSiCu合金からなる
第1層ArL合金配線膜6が形成されている。第1層A
N合金配線膜6の上に、第2の層間絶縁膜8が形成され
ている。第2の層間絶縁膜8には、第1層へ化合金配線
膜の接続面6aを露出させるためのスルーホール11が
設けられている。スルーホール11内には、接続面6a
に接触するように、接続部12が埋め込まれている。接
続部12は、熱処理時にSiが拡散していくことができ
るような、Slを含まない金属層、たとえば純Alまた
はALCu (0,2〜4重量%Cu含有)で形成され
る。接続部12に接触するように、かつスルーホール1
1の内壁面および第2の層間絶縁膜8の表面を覆うよう
に、AlSiまたはAl5iCu合金からなる第2層A
1合金配線膜9が形成されている。実施例にかかる半導
体装置によれば、接続部12か、熱処理時にSiが拡散
していくことかできるようなSlを含まない金属層、た
とえば純A化またはAIjCu (0゜2〜4重量%C
u含有)で形成されているので、第1層A1合金配線膜
6と第2層A1合金配線膜9との界面のミキシングのた
めに、第2層A1合金配線膜9の形成時または形成後に
、行なわれる熱処理時に、これらの界面にSiが析出す
ることはない。その結果、第1層A1合金配線膜6と第
2層A1合金配線膜9との界面において、抵抗が増加す
ることはない。またミキシングを十分に行なうことがで
きるので、界面の密着性および安定性が向上する。
第2図は、この発明の他の実施例にかかる半導体装置の
断面図である。なお、第2図に示す実施例は、以下の点
を除いて第1図に示す実施例と同様であり、相当する部
分には同一の参照番号を付し、その説明を省略する。第
2図に示す実施例が第1図に示す実施例と異なる点は、
接続面6aに接触するように、かつスルーホール11−
の内壁面および第2の層間絶縁膜8の表面を覆うように
、シリコン元素を含まない合金、たとえばAILCu合
金からなる第2層A1合金配線膜↑3が形成されている
点である。第1層A1合金配線膜6と第2A層【合金配
線膜13との接続部12は、第1゜層A1合金配線膜6
と一体化している。
断面図である。なお、第2図に示す実施例は、以下の点
を除いて第1図に示す実施例と同様であり、相当する部
分には同一の参照番号を付し、その説明を省略する。第
2図に示す実施例が第1図に示す実施例と異なる点は、
接続面6aに接触するように、かつスルーホール11−
の内壁面および第2の層間絶縁膜8の表面を覆うように
、シリコン元素を含まない合金、たとえばAILCu合
金からなる第2層A1合金配線膜↑3が形成されている
点である。第1層A1合金配線膜6と第2A層【合金配
線膜13との接続部12は、第1゜層A1合金配線膜6
と一体化している。
この実施例では、第2層A1合金配線膜13にSiを含
有しないAlCu合金を用いている。そのため、第1−
層A1合金配線膜6と第2層A1合金配線膜13との界
面のミキシングのために行なわれる、加熱処理のときに
、これらの界面にSiが発生しても、このSiは第2層
AL合金配線膜1−3内に拡散していく。それゆえに、
これらの界面にSiが析出することはない。その結果、
第1層A1合金配線膜6と第2層AL合金配線膜13の
界面において、抵抗が増加することはない。また、この
ミキシングを十分に行なうことができるので、界面の密
着性および安定性が向上する。
有しないAlCu合金を用いている。そのため、第1−
層A1合金配線膜6と第2層A1合金配線膜13との界
面のミキシングのために行なわれる、加熱処理のときに
、これらの界面にSiが発生しても、このSiは第2層
AL合金配線膜1−3内に拡散していく。それゆえに、
これらの界面にSiが析出することはない。その結果、
第1層A1合金配線膜6と第2層AL合金配線膜13の
界面において、抵抗が増加することはない。また、この
ミキシングを十分に行なうことができるので、界面の密
着性および安定性が向上する。
なお、第2層AL合金配線膜13として用いられるAl
Cu合金の、Cu含有量は0.2〜4重量%が好ましい
。CuをO12重量%程度添加すると、純Alを用いた
場合に比べて、エレクトロマイグレーション耐性が5倍
程度増加する。一方、Cuを4重量%以上加えると、抵
抗が高くなり、また、1μm以上のヒロックが発生し、
実用に適さない。
Cu合金の、Cu含有量は0.2〜4重量%が好ましい
。CuをO12重量%程度添加すると、純Alを用いた
場合に比べて、エレクトロマイグレーション耐性が5倍
程度増加する。一方、Cuを4重量%以上加えると、抵
抗が高くなり、また、1μm以上のヒロックが発生し、
実用に適さない。
なお、第1図に示す半導体装置において、接続部12と
して、Siをまったく含まない純AI。
して、Siをまったく含まない純AI。
AQ、Cu合金を例示したか、この発明はこれに限られ
るものでなく、第1層AQ、合金配線膜および/または
第2層Am合金配線膜9よりも、シリコン元素の含有量
がより少ない金属層も、好ましく使用できる。
るものでなく、第1層AQ、合金配線膜および/または
第2層Am合金配線膜9よりも、シリコン元素の含有量
がより少ない金属層も、好ましく使用できる。
以上、本発明を要約すると次の通りである。
(1) 特許請求の範囲第1項に記載の半導体装置であ
って、 前記金属層は、前記第1の配線層および/または前記第
2の配線層よりも、シリコン元素の含有量がより少ない
金属層を含む。
って、 前記金属層は、前記第1の配線層および/または前記第
2の配線層よりも、シリコン元素の含有量がより少ない
金属層を含む。
(2、特許請求の範囲第1項に記載の半導体装置であっ
て、前記金属層は純ALで形成される。
て、前記金属層は純ALで形成される。
(3) 特許請求の範囲第1項に記載の半導体装置であ
って、前記金属層はAlCu合金を含む。
って、前記金属層はAlCu合金を含む。
(4) 上記(3)に記載の半導体装置であって、前記
AItCu合金のCu含有量は、0.2〜4重量%であ
る。
AItCu合金のCu含有量は、0.2〜4重量%であ
る。
(5) 半導体基板と、
前記半導体基板の上に形成された素子と、前記半導体基
板の上に設けられ、前記素子と電気的に接続される第1
の配線層と、 前記第1の配線層の上に設けられ、前記第1の配線層と
電気的に接続される第2の配線層と、を備え、 前記第1の配線層と前記第1の配線層のいずれか一方は
、シリコン元素を含まない金属層で形成される。
板の上に設けられ、前記素子と電気的に接続される第1
の配線層と、 前記第1の配線層の上に設けられ、前記第1の配線層と
電気的に接続される第2の配線層と、を備え、 前記第1の配線層と前記第1の配線層のいずれか一方は
、シリコン元素を含まない金属層で形成される。
(6) 上記(5)に記載の半導体装置であって、前記
第2の配線層はシリコン元素を含まない−1,1− 金属層で形成される。
第2の配線層はシリコン元素を含まない−1,1− 金属層で形成される。
(7) 上記(5)に記載の半導体装置であって、前記
第2の配線層はAlCu合金を含む。
第2の配線層はAlCu合金を含む。
(8) 上記(7)に記載の半導体装置であって、前記
AlCu合金の、Cu含有量は、0.2〜4重量%であ
る。
AlCu合金の、Cu含有量は、0.2〜4重量%であ
る。
[発明の効果]
以上説明したとおり、この発明にかかる半導体装置によ
れば、第1の配線層と第2の配線層とを電気的に接続す
る接続部が、熱処理時にSiか拡散していくことができ
るように、その組成が選ばれた金属層で形成されている
。それゆえに、第1の配線層と第2の配線層の界面のミ
キシングのために施される熱処理のときに、これらの界
面にSjが析出することがない。その結果、第1の配線
層と第2の配線層の界面において、抵抗が増加すること
はない。また、ミキシングを十分に行なうことができる
ので、界面の密着性および安定性が向上する。
れば、第1の配線層と第2の配線層とを電気的に接続す
る接続部が、熱処理時にSiか拡散していくことができ
るように、その組成が選ばれた金属層で形成されている
。それゆえに、第1の配線層と第2の配線層の界面のミ
キシングのために施される熱処理のときに、これらの界
面にSjが析出することがない。その結果、第1の配線
層と第2の配線層の界面において、抵抗が増加すること
はない。また、ミキシングを十分に行なうことができる
ので、界面の密着性および安定性が向上する。
第1図は、この発明の一実施例にかかる半導体装置の断
面図である。 第2図は、この発明の他の実施例にかかる半導体装置の
断面図である。 第3図は、従来の半導体装置の断面図である。 図において、1aは導電領域、6は第1層A1合金配線
膜、9は第2層Ai合金配線膜、12は接続部である。 なお、各図中、同一符号は同一または相当部分を示す。
面図である。 第2図は、この発明の他の実施例にかかる半導体装置の
断面図である。 第3図は、従来の半導体装置の断面図である。 図において、1aは導電領域、6は第1層A1合金配線
膜、9は第2層Ai合金配線膜、12は接続部である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 半導体基板と、 前記半導体基板の上に形成された素子と、 前記半導体基板の上に設けられ、前記素子と電気的に接
続される第1の配線層と、 前記第1の配線層の上に設けられた第2の配線層と、 前記第1の配線層と前記第2の配線層とを電気的に接続
する接続部と、を備え、 前記接続部は、熱処理時にSiが拡散していくことがで
きるように、その組成が選ばれた金属層で形成されてい
る、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28680890A JPH04159754A (ja) | 1990-10-23 | 1990-10-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28680890A JPH04159754A (ja) | 1990-10-23 | 1990-10-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04159754A true JPH04159754A (ja) | 1992-06-02 |
Family
ID=17709319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28680890A Pending JPH04159754A (ja) | 1990-10-23 | 1990-10-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04159754A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347307A (ja) * | 1991-11-29 | 1993-12-27 | Sony Corp | 配線形成方法 |
-
1990
- 1990-10-23 JP JP28680890A patent/JPH04159754A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347307A (ja) * | 1991-11-29 | 1993-12-27 | Sony Corp | 配線形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
JPH04159754A (ja) | 半導体装置 | |
JPH0354828A (ja) | 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法 | |
JPH01255250A (ja) | 多層配線形成方法 | |
JPH05121727A (ja) | 半導体装置及びその製造方法 | |
JPH01318236A (ja) | 半導体装置 | |
JPH03209823A (ja) | 樹脂封止型半導体装置 | |
JP2945010B2 (ja) | 半導体装置 | |
JPH0577185B2 (ja) | ||
JPS63164241A (ja) | 半導体装置の製造方法 | |
JPS61218144A (ja) | 電極・配線構造 | |
JP3391447B2 (ja) | 半導体装置の製造方法 | |
JPH01268152A (ja) | 半導体装置 | |
JP2947800B2 (ja) | 半導体装置 | |
JPH0263169A (ja) | 半導体装置 | |
JPS63160365A (ja) | 半導体装置用絶縁基板 | |
JPS58191449A (ja) | 多層配線構造 | |
JPS6216521A (ja) | 半導体装置の製造方法 | |
JPH0464235A (ja) | 半導体装置及びその製造方法 | |
JPS63237443A (ja) | 半導体装置 | |
JPH03116852A (ja) | 半導体装置 | |
JPH0239469A (ja) | 半導体装置 | |
JPS6136949A (ja) | 多層配線方法 | |
JPS6017914A (ja) | 半導体装置の製造方法 | |
JPS5935452A (ja) | 半導体集積回路装置 |