JPH041524B2 - - Google Patents
Info
- Publication number
- JPH041524B2 JPH041524B2 JP57218916A JP21891682A JPH041524B2 JP H041524 B2 JPH041524 B2 JP H041524B2 JP 57218916 A JP57218916 A JP 57218916A JP 21891682 A JP21891682 A JP 21891682A JP H041524 B2 JPH041524 B2 JP H041524B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000000284 extract Substances 0.000 claims description 3
- 238000009499 grossing Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は自動レベル調整回路に係り、特にオ
ーデイオ信号等の交流信号のレベルを調整する自
動レベル調整回路に関する。
ーデイオ信号等の交流信号のレベルを調整する自
動レベル調整回路に関する。
第1図は従来の自動レベル調整回路を示してい
る。入力端子2に与えられる入力信号は、抵抗4
及びコンデンサ6を介して増幅器8,10に与え
られるとともに、抵抗4とコンデンサ6との間に
形成された端子12から可変抵抗素子としてのト
ランジスタ14のコレクタに印加される。トラン
ジスタ14のエミツタは、入力信号の動作点電位
と同じ点に接地されている。
る。入力端子2に与えられる入力信号は、抵抗4
及びコンデンサ6を介して増幅器8,10に与え
られるとともに、抵抗4とコンデンサ6との間に
形成された端子12から可変抵抗素子としてのト
ランジスタ14のコレクタに印加される。トラン
ジスタ14のエミツタは、入力信号の動作点電位
と同じ点に接地されている。
増幅器8,10で順次増幅された信号は、コン
デンサ16を介して出力端子18から取出される
とともに、端子20からレベル検出回路22に与
えられる。即ち、端子20は抵抗24を介して接
地され、前記増幅出力の動作点を接地電位に変換
し、ダイオード26で検波された後、抵抗28を
介してフイルタを構成するコンデンサ30に印加
され、端子32には前記出力信号レベルに応じた
レベルを持つ直流電圧が発生する。
デンサ16を介して出力端子18から取出される
とともに、端子20からレベル検出回路22に与
えられる。即ち、端子20は抵抗24を介して接
地され、前記増幅出力の動作点を接地電位に変換
し、ダイオード26で検波された後、抵抗28を
介してフイルタを構成するコンデンサ30に印加
され、端子32には前記出力信号レベルに応じた
レベルを持つ直流電圧が発生する。
この直流電圧は、コレクタをVccに接続した電
流バツフア回路34にて電流増幅され、トランジ
スタ36のベースに印加される。即ち、前記コン
デンサ30に蓄えられた電荷の微少電流を用いて
トランジスタ36を可変抵抗素子として働かせる
に充分なベース電流を電源Vccより供給し、入力
抵抗を高くしている。
流バツフア回路34にて電流増幅され、トランジ
スタ36のベースに印加される。即ち、前記コン
デンサ30に蓄えられた電荷の微少電流を用いて
トランジスタ36を可変抵抗素子として働かせる
に充分なベース電流を電源Vccより供給し、入力
抵抗を高くしている。
そして、このトランジスタ36のエミツタには
前記トランジスタ14のベースが接続され、この
トランジスタ14のベース電流がトランジスタ3
6の出力電流で制御されるように成つている。こ
の結果、トランジスタ14は入力端子2に与えら
れる入力信号に対して可変抵抗として機能するこ
とになる。
前記トランジスタ14のベースが接続され、この
トランジスタ14のベース電流がトランジスタ3
6の出力電流で制御されるように成つている。こ
の結果、トランジスタ14は入力端子2に与えら
れる入力信号に対して可変抵抗として機能するこ
とになる。
このようなトランジスタの飽和特性を利用した
自動レベル調整回路では、増幅器8の入力レベル
を可変抵抗素子として設置されたトランジスタ1
4で制御し、出力信号レベルを一定に保つてい
る。
自動レベル調整回路では、増幅器8の入力レベル
を可変抵抗素子として設置されたトランジスタ1
4で制御し、出力信号レベルを一定に保つてい
る。
しかしながら、このような回路の場合、ダイオ
ード26及びトランジスタ14,36の順方向降
下電圧VFが調整に寄与しているため、レベル調
整出力にはその温度特性が大きく影響する。ま
た、増幅器10と制御系統との間には、コンデン
サ16を設置することが必要であり、この回路を
集積回路で構成する場合、外付け部品となるコン
デンサ16のためにピン数が増加する欠点があ
る。さらに、この回路では、交流動作点よりのピ
ーク電圧がダイオード26及びトランジスタ1
4,36の順方向降下電圧にて決まるレベルに固
定され自由に調節できないとともに、そのレベル
自体もダイオード及びトランジスタのばらつきに
より、そのばらつき範囲が大きくなる等の欠点が
ある。
ード26及びトランジスタ14,36の順方向降
下電圧VFが調整に寄与しているため、レベル調
整出力にはその温度特性が大きく影響する。ま
た、増幅器10と制御系統との間には、コンデン
サ16を設置することが必要であり、この回路を
集積回路で構成する場合、外付け部品となるコン
デンサ16のためにピン数が増加する欠点があ
る。さらに、この回路では、交流動作点よりのピ
ーク電圧がダイオード26及びトランジスタ1
4,36の順方向降下電圧にて決まるレベルに固
定され自由に調節できないとともに、そのレベル
自体もダイオード及びトランジスタのばらつきに
より、そのばらつき範囲が大きくなる等の欠点が
ある。
また、前記電流バツフア回路34は第2図に示
すように構成することも可能である。即ち、電流
バツフア回路34は端子32から制御入力が与え
られるトランジスタ40と、定電流回路を構成す
るトランジスタ42,44とで構成されている。
このような電流バツフア回路34を用いても交流
動作点よりピーク電圧が2つのダイオード(トラ
ンジスタ)の順方向降下電圧にて決まるレベルに
固定される他、前記と同様な欠点がある。
すように構成することも可能である。即ち、電流
バツフア回路34は端子32から制御入力が与え
られるトランジスタ40と、定電流回路を構成す
るトランジスタ42,44とで構成されている。
このような電流バツフア回路34を用いても交流
動作点よりピーク電圧が2つのダイオード(トラ
ンジスタ)の順方向降下電圧にて決まるレベルに
固定される他、前記と同様な欠点がある。
そこで、この発明は、レベル設定の自由化とと
もに、そのレベルのばらつきを抑制し、温度特性
の改善及び構成の簡略化を実現した自動レベル調
整回路の提供を目的とする。
もに、そのレベルのばらつきを抑制し、温度特性
の改善及び構成の簡略化を実現した自動レベル調
整回路の提供を目的とする。
即ち、この発明の自動レベル調整回路は、レベ
ル調整すべき入力信号が第1の抵抗54及び第1
のコンデンサ56を介して入力されるとともに、
その信号入力部に第2の抵抗60を介して電圧源
62が接続されて一定のバイアス電圧が設定され
た増幅器52と、電源電圧を抵抗分割して基準電
圧を設定する基準電圧設定手段(可変抵抗90)
と、エミツタを共通にし定電流源84によつて動
作電流が供給される第1及び第2のトランジスタ
81,82を備えた差動回路が設置され、前記第
1のトランジスタのコレクタ側に第1のカレント
ミラー回路(トランジスタ92,94)を設置
し、前記第1のトランジスタのベースに前記増幅
器の出力信号が第3の抵抗86を介して加えられ
るとともに、前記第2のトランジスタのベースに
前記基準電圧設定手段から前記基準電圧が加えら
れ、前記入力信号のレベルと前記基準電圧とを比
較して両者の大小関係に応じた時間幅を持つパル
ス電流を取り出す電圧比較回路66と、この電圧
比較回路の前記第1のカレントミラー回路から前
記パルス電流を受け、そのパルス電流をパルス電
圧に変換する第4の抵抗96と、この第4の抵抗
を通してベース入力が加えられてパルス電流を取
り出す第3のトランジスタ72と、この第3のト
ランジスタのエミツタに第5の抵抗73を介して
接続され、前記第3のトランジスタを通して加え
られる前記パルス電流によつて充電され、前記パ
ルス電流の平滑により直流電圧を発生する第2の
コンデンサ76と、ベースに前記直流電圧が加え
られ、かつ、エミツタに第6の抵抗100が接続
された第4のトランジスタ98が設置されるとと
もに、この第4のトランジスタに流れる電流を取
り出す第2のカレントミラー回路(トランジスタ
102,104)が設置され、前記直流電圧に応
じた電流を取り出す電圧電流変換回路80と、前
記第1の抵抗に直列に接続されて前記電圧電流変
換回路の出力電流を抵抗値変化に変換し、前記第
1の抵抗との抵抗値比率により前記増幅器の入力
信号レベルを調整する可変抵抗素子(トランジス
タ78)とを備えてなるものである。
ル調整すべき入力信号が第1の抵抗54及び第1
のコンデンサ56を介して入力されるとともに、
その信号入力部に第2の抵抗60を介して電圧源
62が接続されて一定のバイアス電圧が設定され
た増幅器52と、電源電圧を抵抗分割して基準電
圧を設定する基準電圧設定手段(可変抵抗90)
と、エミツタを共通にし定電流源84によつて動
作電流が供給される第1及び第2のトランジスタ
81,82を備えた差動回路が設置され、前記第
1のトランジスタのコレクタ側に第1のカレント
ミラー回路(トランジスタ92,94)を設置
し、前記第1のトランジスタのベースに前記増幅
器の出力信号が第3の抵抗86を介して加えられ
るとともに、前記第2のトランジスタのベースに
前記基準電圧設定手段から前記基準電圧が加えら
れ、前記入力信号のレベルと前記基準電圧とを比
較して両者の大小関係に応じた時間幅を持つパル
ス電流を取り出す電圧比較回路66と、この電圧
比較回路の前記第1のカレントミラー回路から前
記パルス電流を受け、そのパルス電流をパルス電
圧に変換する第4の抵抗96と、この第4の抵抗
を通してベース入力が加えられてパルス電流を取
り出す第3のトランジスタ72と、この第3のト
ランジスタのエミツタに第5の抵抗73を介して
接続され、前記第3のトランジスタを通して加え
られる前記パルス電流によつて充電され、前記パ
ルス電流の平滑により直流電圧を発生する第2の
コンデンサ76と、ベースに前記直流電圧が加え
られ、かつ、エミツタに第6の抵抗100が接続
された第4のトランジスタ98が設置されるとと
もに、この第4のトランジスタに流れる電流を取
り出す第2のカレントミラー回路(トランジスタ
102,104)が設置され、前記直流電圧に応
じた電流を取り出す電圧電流変換回路80と、前
記第1の抵抗に直列に接続されて前記電圧電流変
換回路の出力電流を抵抗値変化に変換し、前記第
1の抵抗との抵抗値比率により前記増幅器の入力
信号レベルを調整する可変抵抗素子(トランジス
タ78)とを備えてなるものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第3図はこの発明の自動レベル調整回路の実施
例を示している。入力端子50にはレベルを調整
すべき入力信号が加えられ、この入力端子50と
増幅器52の信号入力部との間には第1の抵抗5
4及び第1のコンデンサ56が直列に接続され、
抵抗54とコンデンサ56の接続点は、制御入力
によつて抵抗値が変化する可変抵抗素子58を通
して接地されている。また、増幅器52の入力部
は第2の抵抗60を介して電圧源62が接続さ
れ、増幅器52にバイアス電圧VBを与えており、
増幅器52の出力動作点もこのバイアス電圧VB
で設定されるものである。この増幅回路52の出
力部には、出力信号を取り出すための出力端子6
4が形成されているとともに、電圧比較回路66
の非反転入力端子(+)が接続されている。この
電圧比較回路66の反転入力端子(−)には、基
準レベルを設定するためのレベル設定端子68が
形成され、このレベル設定端子68には図示して
いない可変電圧源から基準電圧VREFが設定され
る。なお、この電圧源62は前記バイアス電圧値
VBと温度特性、電源電圧変動特性等を同一にす
るものとする。
例を示している。入力端子50にはレベルを調整
すべき入力信号が加えられ、この入力端子50と
増幅器52の信号入力部との間には第1の抵抗5
4及び第1のコンデンサ56が直列に接続され、
抵抗54とコンデンサ56の接続点は、制御入力
によつて抵抗値が変化する可変抵抗素子58を通
して接地されている。また、増幅器52の入力部
は第2の抵抗60を介して電圧源62が接続さ
れ、増幅器52にバイアス電圧VBを与えており、
増幅器52の出力動作点もこのバイアス電圧VB
で設定されるものである。この増幅回路52の出
力部には、出力信号を取り出すための出力端子6
4が形成されているとともに、電圧比較回路66
の非反転入力端子(+)が接続されている。この
電圧比較回路66の反転入力端子(−)には、基
準レベルを設定するためのレベル設定端子68が
形成され、このレベル設定端子68には図示して
いない可変電圧源から基準電圧VREFが設定され
る。なお、この電圧源62は前記バイアス電圧値
VBと温度特性、電源電圧変動特性等を同一にす
るものとする。
電圧比較回路66の出力部と基準電位点との間
には抵抗70が接続され、この抵抗70の高電位
側端子には電圧比較回路66で得られるパルス電
流に応じたパルス電流を取り出す第3のトランジ
スタ72のベースが接続されている。トランジス
タ72はバツフア回路を構成し、コレクタには電
源ラインが接続され、また、エミツタにはアタツ
クタイムを決める第5の抵抗として低抵抗73を
介して端子74が形成され、この端子74には、
トランジスタ72を通して得られるパルス電流を
平滑して直流電圧に変換する第2のコンデンサ7
6が接続されている。また、図示していないが、
リカバリータイムを決める高抵抗をコンデンサ7
6に並列で接地させてもよい。トランジスタ72
に流れる電流は抵抗73を介してコンデンサ76
を充電し、このコンデンサ76を通して得られた
直流電圧は、可変抵抗素子58の制御入力とな
る。
には抵抗70が接続され、この抵抗70の高電位
側端子には電圧比較回路66で得られるパルス電
流に応じたパルス電流を取り出す第3のトランジ
スタ72のベースが接続されている。トランジス
タ72はバツフア回路を構成し、コレクタには電
源ラインが接続され、また、エミツタにはアタツ
クタイムを決める第5の抵抗として低抵抗73を
介して端子74が形成され、この端子74には、
トランジスタ72を通して得られるパルス電流を
平滑して直流電圧に変換する第2のコンデンサ7
6が接続されている。また、図示していないが、
リカバリータイムを決める高抵抗をコンデンサ7
6に並列で接地させてもよい。トランジスタ72
に流れる電流は抵抗73を介してコンデンサ76
を充電し、このコンデンサ76を通して得られた
直流電圧は、可変抵抗素子58の制御入力とな
る。
以上の構成において、入力端子50に与えられ
た入力信号は抵抗54及び可変抵抗素子58に印
加されるとともに、増幅器52に与えられて増幅
される。この場合、入力信号はバイアス電圧源6
2の出力レベルでその直流レベルが与えられる増
幅器52に入力される。
た入力信号は抵抗54及び可変抵抗素子58に印
加されるとともに、増幅器52に与えられて増幅
される。この場合、入力信号はバイアス電圧源6
2の出力レベルでその直流レベルが与えられる増
幅器52に入力される。
増幅器52の出力信号は電圧比較回路66に与
えられ、レベル設定端子68に印加されている基
準電圧レベルVREFと比較される。即ち、電圧比較
回路66は、バイアス電圧源62で設定された増
幅器の出力信号と基準レベルとを比較し、基準電
圧レベルVREFより高い入力信号レベルの区間に対
応する時間幅を持つパルスを発生し、このパルス
は抵抗70からトランジスタ72のベースに印加
される。トランジスタ72には入力パルスに応じ
た電流が流れるが、この断続電流はコンデンサ7
6で充電されて直流電圧に変換される。即ち、ト
ランジスタ72に発生する直流電圧は、可変抵抗
素子58の制御入力となり、制御入力に応じた抵
抗値が可変抵抗素子58に形成される。この結
果、抵抗54の抵抗値と可変抵抗素子58の抵抗
値との比によつて入力信号が分圧されてレベル調
整され、その入力信号がコンデンサ56を通して
増幅器52の信号入力部に加えられる。即ち、交
流出力のピーク値が前記VREFとVBの差となるよ
うに入力信号の振幅レベルの調整が行われ、出力
端子64からレベル調整された信号出力を取り出
すことができる。
えられ、レベル設定端子68に印加されている基
準電圧レベルVREFと比較される。即ち、電圧比較
回路66は、バイアス電圧源62で設定された増
幅器の出力信号と基準レベルとを比較し、基準電
圧レベルVREFより高い入力信号レベルの区間に対
応する時間幅を持つパルスを発生し、このパルス
は抵抗70からトランジスタ72のベースに印加
される。トランジスタ72には入力パルスに応じ
た電流が流れるが、この断続電流はコンデンサ7
6で充電されて直流電圧に変換される。即ち、ト
ランジスタ72に発生する直流電圧は、可変抵抗
素子58の制御入力となり、制御入力に応じた抵
抗値が可変抵抗素子58に形成される。この結
果、抵抗54の抵抗値と可変抵抗素子58の抵抗
値との比によつて入力信号が分圧されてレベル調
整され、その入力信号がコンデンサ56を通して
増幅器52の信号入力部に加えられる。即ち、交
流出力のピーク値が前記VREFとVBの差となるよ
うに入力信号の振幅レベルの調整が行われ、出力
端子64からレベル調整された信号出力を取り出
すことができる。
このような構成によれば、電圧比較回路66の
レベル設定端子68にバイアス電圧VB以上の任
意のレベルの直流電圧VREFを設定することで、入
力信号の振幅レベルを調整することができる。ま
た、回路構成については、従来の整流回路を電圧
比較回路66で置き換えているため、結合用コン
デンサを伴う必要がなく、増幅器52と制御系統
とを直結することができ、集積回路で構成する
際、コンデンサを外付けするためのピン数を削減
することができる。また、温度特性については、
電圧比較回路66を構成するトランジスタ等の素
子の温度特性を相殺させることができるので、温
度特性が改善できる。
レベル設定端子68にバイアス電圧VB以上の任
意のレベルの直流電圧VREFを設定することで、入
力信号の振幅レベルを調整することができる。ま
た、回路構成については、従来の整流回路を電圧
比較回路66で置き換えているため、結合用コン
デンサを伴う必要がなく、増幅器52と制御系統
とを直結することができ、集積回路で構成する
際、コンデンサを外付けするためのピン数を削減
することができる。また、温度特性については、
電圧比較回路66を構成するトランジスタ等の素
子の温度特性を相殺させることができるので、温
度特性が改善できる。
第4図はこの発明の自動レベル調整回路の具体
的な実施例を示し、第3図の回路と同一部分には
同一符号が付してある。この実施例では、電圧比
較回路66は差動増幅器で構成され、また前記可
変抵抗素子58はトランジスタ78で構成され、
このトランジスタ78のベースにはトランジスタ
72のエミツタに発生させた直流電圧を電圧電流
変換回路80で電流に変換して与えるように成つ
ている。即ち、第1及び第2のトランジスタ8
1,82のエミツタは共通に接続され、このエミ
ツタと基準電位点との間には、両トランジスタ8
1,82に流れる電流を規制する低電流源84が
接続されている。トランジスタ81のベースには
第3の抵抗86を介して増幅器52の出力部が接
続され、一方のトランジスタ82のベースには、
電圧印加端子88と基準電位点との間に電源電圧
Vccを分圧して基準電圧を設定すべき基準電圧設
定手段としての可変抵抗90が設置され、その可
動片から基準電圧VREFが設定されている。なお、
この場合、バイアス電圧源62は温度特性を持た
ないものとする。
的な実施例を示し、第3図の回路と同一部分には
同一符号が付してある。この実施例では、電圧比
較回路66は差動増幅器で構成され、また前記可
変抵抗素子58はトランジスタ78で構成され、
このトランジスタ78のベースにはトランジスタ
72のエミツタに発生させた直流電圧を電圧電流
変換回路80で電流に変換して与えるように成つ
ている。即ち、第1及び第2のトランジスタ8
1,82のエミツタは共通に接続され、このエミ
ツタと基準電位点との間には、両トランジスタ8
1,82に流れる電流を規制する低電流源84が
接続されている。トランジスタ81のベースには
第3の抵抗86を介して増幅器52の出力部が接
続され、一方のトランジスタ82のベースには、
電圧印加端子88と基準電位点との間に電源電圧
Vccを分圧して基準電圧を設定すべき基準電圧設
定手段としての可変抵抗90が設置され、その可
動片から基準電圧VREFが設定されている。なお、
この場合、バイアス電圧源62は温度特性を持た
ないものとする。
また、トランジスタ81と電圧印加端子88と
の間には、ダイオード接続されたトランジスタ9
2が接続され、このトランジスタ92のベース・
コレクタにはトランジスタ94のベースが接続さ
れている。即ち、トランジスタ92,94は第1
のカレントミラー回路を構成しており、トランジ
スタ94のエミツタは電圧印加端子88に接続さ
れ、コレクタと基準電位点との間には定電流源8
4とともに電圧比較器の電圧利得、パルス最大振
幅を決定する比較的高い第4の抵抗96が接続さ
れている。
の間には、ダイオード接続されたトランジスタ9
2が接続され、このトランジスタ92のベース・
コレクタにはトランジスタ94のベースが接続さ
れている。即ち、トランジスタ92,94は第1
のカレントミラー回路を構成しており、トランジ
スタ94のエミツタは電圧印加端子88に接続さ
れ、コレクタと基準電位点との間には定電流源8
4とともに電圧比較器の電圧利得、パルス最大振
幅を決定する比較的高い第4の抵抗96が接続さ
れている。
トランジスタ72及びコンデンサ76について
は、第3図に示す回路と同様に接続されており、
トランジスタ72のエミツタには抵抗73を介し
て第4のトランジスタ98のベースが接続されて
いる。トランジスタ98のエミツタは第6の抵抗
100を介して接地されるとともにトランジスタ
98のベースに接続される。電圧比較回路の利得
を大きくとることにより抵抗100も大きくとる
ことができるので、トランジスタ98のベース入
力抵抗を高くすることができ、リカバリータイム
を長くし、強入力時の入力抵抗の低下により生ず
る放電時定数の低下を防ぐことができる。トラン
ジスタ98のコレクタと電圧印加端子88との間
には、ダイオード接続されたトランジスタ102
が接続されている。このトランジスタ102のベ
ース・コレクタにはトランジスタ104のベース
が接続され、第2のカレントミラー回路を構成す
るトランジスタ104のエミツタは電圧印加端子
88に、そのコレクタは可変抵抗素子としてのト
ランジスタ78のベースに接続されている。
は、第3図に示す回路と同様に接続されており、
トランジスタ72のエミツタには抵抗73を介し
て第4のトランジスタ98のベースが接続されて
いる。トランジスタ98のエミツタは第6の抵抗
100を介して接地されるとともにトランジスタ
98のベースに接続される。電圧比較回路の利得
を大きくとることにより抵抗100も大きくとる
ことができるので、トランジスタ98のベース入
力抵抗を高くすることができ、リカバリータイム
を長くし、強入力時の入力抵抗の低下により生ず
る放電時定数の低下を防ぐことができる。トラン
ジスタ98のコレクタと電圧印加端子88との間
には、ダイオード接続されたトランジスタ102
が接続されている。このトランジスタ102のベ
ース・コレクタにはトランジスタ104のベース
が接続され、第2のカレントミラー回路を構成す
るトランジスタ104のエミツタは電圧印加端子
88に、そのコレクタは可変抵抗素子としてのト
ランジスタ78のベースに接続されている。
以上の構成に基づき、その動作を第5図に示す
動作波形を参照して説明する。第5図の動作波形
は過渡状態を示している。仮に、電圧比較回路6
6から可変抵抗素子としてのトランジスタ78が
無い場合を想定し、この場合、入力端子50に与
えられた入力信号に基づき、第5図Aに示す出力
信号が出力端子64から取り出されるものとす
る。そして、この信号波形において、基準電圧レ
ベルをVREFとすると、この信号波形には基準電圧
レベルVREFを越える信号が存在している。
動作波形を参照して説明する。第5図の動作波形
は過渡状態を示している。仮に、電圧比較回路6
6から可変抵抗素子としてのトランジスタ78が
無い場合を想定し、この場合、入力端子50に与
えられた入力信号に基づき、第5図Aに示す出力
信号が出力端子64から取り出されるものとす
る。そして、この信号波形において、基準電圧レ
ベルをVREFとすると、この信号波形には基準電圧
レベルVREFを越える信号が存在している。
この場合において、電圧比較回路66に基準電
圧レベルVREFを可変抵抗90で設定すると、この
VREFと第5図に示す信号との比較に基づき、抵抗
96の端子間には第5図Cに示すパルスが発生す
る。このパルスはトランジスタ72を介してコン
デンサ76に印加され、コンデンサ76の充電に
よつて平滑され、Cにおいて、一点鎖線で示すよ
うな直流電圧に変換される。この直流電圧は制御
電圧としてトランジスタ98のベースに印加さ
れ、トランジスタ98のコレクタ電流はこの直流
電圧によつて制御され、トランジスタ104から
制御電流がトランジスタ78のベースに与えられ
ることになる。
圧レベルVREFを可変抵抗90で設定すると、この
VREFと第5図に示す信号との比較に基づき、抵抗
96の端子間には第5図Cに示すパルスが発生す
る。このパルスはトランジスタ72を介してコン
デンサ76に印加され、コンデンサ76の充電に
よつて平滑され、Cにおいて、一点鎖線で示すよ
うな直流電圧に変換される。この直流電圧は制御
電圧としてトランジスタ98のベースに印加さ
れ、トランジスタ98のコレクタ電流はこの直流
電圧によつて制御され、トランジスタ104から
制御電流がトランジスタ78のベースに与えられ
ることになる。
この結果、トランジスタ78の内部抵抗、即
ち、その抵抗値がベース入力側の制御電圧によつ
て変化し、その抵抗値変化と抵抗54の抵抗値と
によつて入力信号が分圧され、入力信号のレベル
調整が行われる。即ち、パルスによるコンデンサ
76への充電電流とコンデンサ76の放電電流が
釣り合うように、電圧比較回路66で得られるパ
ルス幅が制御される結果、入力信号の振幅レベル
が調整され、出力端子64には第5図Bに示すよ
うにレベル調整された出力信号が取り出される。
なお、第5図Bに示す波形の振幅が徐々に基準電
圧レベルに近づき、また、第5図Cに示すパルス
の幅が徐々に小さく成つているのは、この自動レ
ベル調整回路が帰還系の動作を説明するために過
渡状態を拡大して示したためである。
ち、その抵抗値がベース入力側の制御電圧によつ
て変化し、その抵抗値変化と抵抗54の抵抗値と
によつて入力信号が分圧され、入力信号のレベル
調整が行われる。即ち、パルスによるコンデンサ
76への充電電流とコンデンサ76の放電電流が
釣り合うように、電圧比較回路66で得られるパ
ルス幅が制御される結果、入力信号の振幅レベル
が調整され、出力端子64には第5図Bに示すよ
うにレベル調整された出力信号が取り出される。
なお、第5図Bに示す波形の振幅が徐々に基準電
圧レベルに近づき、また、第5図Cに示すパルス
の幅が徐々に小さく成つているのは、この自動レ
ベル調整回路が帰還系の動作を説明するために過
渡状態を拡大して示したためである。
以上の動作は入力信号波形が変動してその出力
波形が基準電圧レベルVREFを超えた場合にも同様
に行われ、入力信号のレベル振幅の調整が行われ
ることは言うまでもない。
波形が基準電圧レベルVREFを超えた場合にも同様
に行われ、入力信号のレベル振幅の調整が行われ
ることは言うまでもない。
このように信号レベルを基準電圧VREFを任意に
設定することにより、出力信号の振幅レベルを調
整することができ、レベル設定は可変抵抗90で
自由に行うことができる。従来の検波回路は電圧
比較回路66で構成できるため、コンデンサを介
することなく、増幅器52と電圧比較回路66と
は直結することができ、IC化に適する回路構成
と成つている。
設定することにより、出力信号の振幅レベルを調
整することができ、レベル設定は可変抵抗90で
自由に行うことができる。従来の検波回路は電圧
比較回路66で構成できるため、コンデンサを介
することなく、増幅器52と電圧比較回路66と
は直結することができ、IC化に適する回路構成
と成つている。
また、このような回路構成から明らかなよう
に、レベル設定に関係するトランジスタの温度特
性を相殺する構成となつており、温度特性の影響
を回避でき、安定した動作を得ることができる。
に、レベル設定に関係するトランジスタの温度特
性を相殺する構成となつており、温度特性の影響
を回避でき、安定した動作を得ることができる。
以上説明したようにこの発明によれば、信号振
幅レベルを自由に調整することができ、増幅器の
出力動作点と基準レベルとの諸特性を一致させる
ことによりレベルばらつきをも押さえることがで
き、増幅器の出力部と制御系統とがコンデンサを
介することなく直結できるため、集積回路で構成
する際、外付け用のピン数の削減ができ、また温
度特性の改善により、安定した動作を得ることが
できる。
幅レベルを自由に調整することができ、増幅器の
出力動作点と基準レベルとの諸特性を一致させる
ことによりレベルばらつきをも押さえることがで
き、増幅器の出力部と制御系統とがコンデンサを
介することなく直結できるため、集積回路で構成
する際、外付け用のピン数の削減ができ、また温
度特性の改善により、安定した動作を得ることが
できる。
第1図は従来の自動レベル調整回路を示す回路
図、第2図は自動レベル調整回路の電流バツフア
回路を示す回路図、第3図及び第4図はこの発明
の自動レベル調整回路の実施例を示す回路図、第
5図は第4図の回路の動作を示す説明図である。 52……増幅器、54……第1の抵抗、56…
…第1のコンデンサ、58……可変抵抗素子、6
0……第2の抵抗、62……電圧源、66……電
圧比較回路、72……第3のトランジスタ、73
……第5の抵抗、76……第2のコンデンサ、7
8……トランジスタ(可変抵抗素子)、80……
電圧電流変換回路、81……第1のトランジス
タ、82……第2のトランジスタ、84……定電
流源、86……第3の抵抗、90……可変抵抗
(基準電圧設定手段)、92,94……第1のカレ
ントミラー回路を構成するトランジスタ、96…
…第4の抵抗、98……第4のトランジスタ、1
00……第6の抵抗、102,104……第2の
カレントミラー回路を構成するトランジスタ。
図、第2図は自動レベル調整回路の電流バツフア
回路を示す回路図、第3図及び第4図はこの発明
の自動レベル調整回路の実施例を示す回路図、第
5図は第4図の回路の動作を示す説明図である。 52……増幅器、54……第1の抵抗、56…
…第1のコンデンサ、58……可変抵抗素子、6
0……第2の抵抗、62……電圧源、66……電
圧比較回路、72……第3のトランジスタ、73
……第5の抵抗、76……第2のコンデンサ、7
8……トランジスタ(可変抵抗素子)、80……
電圧電流変換回路、81……第1のトランジス
タ、82……第2のトランジスタ、84……定電
流源、86……第3の抵抗、90……可変抵抗
(基準電圧設定手段)、92,94……第1のカレ
ントミラー回路を構成するトランジスタ、96…
…第4の抵抗、98……第4のトランジスタ、1
00……第6の抵抗、102,104……第2の
カレントミラー回路を構成するトランジスタ。
Claims (1)
- 【特許請求の範囲】 1 レベル調整すべき入力信号が第1の抵抗及び
第1のコンデンサを介して入力されるとともに、
その信号入力部に第2の抵抗を介して電圧源が接
続されて一定のバイアス電圧が設定された増幅器
と、 電源電圧を抵抗分割して基準電圧を設定する基
準電圧設定手段と、 エミツタを共通にし定電流源によつて動作電流
が供給される第1及び第2のトランジスタを備え
た差動回路が設置され、前記第1のトランジスタ
のコレクタ側に第1のカレントミラー回路を設置
し、前記第1のトランジスタのベースに前記増幅
器の出力信号が第3の抵抗を介して加えられると
ともに、前記第2のトランジスタのベースに前記
基準電圧設定手段から前記基準電圧が加えられ、
前記入力信号のレベルと前記基準電圧とを比較し
て両者の大小関係に応じた時間幅を持つパルス電
流を取り出す電圧比較回路と、 この電圧比較回路の前記第1のカレントミラー
回路から前記パルス電流を受け、そのパルス電流
をパルス電圧に変換する第4の抵抗と、 この第4の抵抗を通してベース入力が加えられ
てパルス電流を取り出す第3のトランジスタと、 この第3のトランジスタのエミツタに第5の抵
抗を介して接続され、前記第3のトランジスタを
通して加えられる前記パルス電流によつて充電さ
れ、前記パルス電流の平滑により直流電圧を発生
する第2のコンデンサと、 ベースに前記直流電圧が加えられ、かつ、エミ
ツタに第6の抵抗が接続された第4のトランジス
タが設置されるとともに、この第4のトランジス
タに流れる電流を取り出す第2のカレントミラー
回路が設置され、前記直流電圧に応じた電流を取
り出す電圧電流変換回路と、 前記第1の抵抗に直列に接続されて前記電圧電
流変換回路の出力電流を抵抗値変化に変換し、前
記第1の抵抗との抵抗値比率により前記増幅器の
入力信号レベルを調整する可変抵抗素子と、 を備えてなることを特徴とする自動レベル調整回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21891682A JPS59108413A (ja) | 1982-12-14 | 1982-12-14 | 自動レベル調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21891682A JPS59108413A (ja) | 1982-12-14 | 1982-12-14 | 自動レベル調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59108413A JPS59108413A (ja) | 1984-06-22 |
JPH041524B2 true JPH041524B2 (ja) | 1992-01-13 |
Family
ID=16727322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21891682A Granted JPS59108413A (ja) | 1982-12-14 | 1982-12-14 | 自動レベル調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59108413A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61273006A (ja) * | 1985-05-28 | 1986-12-03 | Fujitsu Ten Ltd | 音量制御回路 |
JP4770344B2 (ja) * | 2005-09-12 | 2011-09-14 | 三菱電機株式会社 | 電力増幅器 |
JP2012242331A (ja) * | 2011-05-23 | 2012-12-10 | Mitsubishi Electric Corp | 振幅制御電圧センサ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58225712A (ja) * | 1982-06-23 | 1983-12-27 | Matsushita Electric Ind Co Ltd | 自動利得制御回路 |
-
1982
- 1982-12-14 JP JP21891682A patent/JPS59108413A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58225712A (ja) * | 1982-06-23 | 1983-12-27 | Matsushita Electric Ind Co Ltd | 自動利得制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JPS59108413A (ja) | 1984-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2610096B2 (ja) | ブースト・コンバータ | |
US5264780A (en) | On time control and gain circuit | |
US6275397B1 (en) | Power factor correction control circuit for regulating the current waveshape in a switching power supply | |
JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
US5691889A (en) | Controller having feed-forward and synchronization features | |
JPS5924442B2 (ja) | パルス幅変調電圧レギユレ−タ−変換器兼パワ−変換器 | |
US6369558B2 (en) | Switching regulator | |
JPH041524B2 (ja) | ||
JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びdc/dcコンバータ | |
JP3523091B2 (ja) | スイッチング電源装置 | |
KR100415187B1 (ko) | 고역률보상회로 | |
JP3107193B2 (ja) | Dc−dcコンバータ | |
JPH05111246A (ja) | 力率改善回路および力率改善回路を用いたスイツチング電源回路 | |
JPH04217861A (ja) | スイッチング電源装置 | |
KR100271590B1 (ko) | 차동 증폭 장치 | |
JPS6412181B2 (ja) | ||
JPH026662Y2 (ja) | ||
JP3168683B2 (ja) | スイッチング電源装置 | |
KR940003608Y1 (ko) | 발진기의 듀티사이클 조정회로 | |
JPH019270Y2 (ja) | ||
JPS6115619Y2 (ja) | ||
JPH0631776Y2 (ja) | Alc回路 | |
JPH0744248A (ja) | 定電圧回路 | |
JPH058799Y2 (ja) | ||
JPS642541Y2 (ja) |