JPH04149896A - Method for controlling data writing in ram - Google Patents

Abstract

PURPOSE:To reduce the number of RAMs to be used by selecting data read out of a RAM or new data to be written by a data control means and writing the selected data in the RAM to write data consisting of only optional bits. CONSTITUTION:In the case of rewriting the data consisting of optional bits in a specified address of the RAM 10, one address is divided into two addresses, a reading/writing cycle is formed, and after reading out the data of all the bits in the specified address, new data are written. In the case of writing the new data by a data control means 30, new data are selected and old data read out of the same bits are selected and written in the bits in which new data are not written in the RAM 10. Thereby, data writing in optional bits in a specified address of the RAM 10 can be controlled by one write enable signal WE.

Description

【発明の詳細な説明】 〔概　要〕 ＲＡＭのデータ書き込み制御方法に関し、指定されたア
ドレスの任意のビットのみにデータを書き込むことので
きるＲＡＭのデータ書き込み制御方法を提供することを
目的とし、書き込み、読み出しアドレスを発生するアド
レス発生手段と、書き込みデータを選択するデータ制御
手段とを備え、データ制御手段でＲＡＭから読み出した
データか、新しい書き込みデータの何れかを選択してＲ
ＡＭにデータを書き込むことにより、任意のビットのみ
のデータ書き込みを行うように構成する。[Detailed Description of the Invention] [Summary] Regarding a RAM data write control method, the purpose of this method is to provide a RAM data write control method that can write data only to arbitrary bits of a specified address. , comprises an address generation means for generating a read address and a data control means for selecting write data, and the data control means selects either the data read from the RAM or the new write data.
By writing data to AM, data is written to only arbitrary bits.

〔産業上の利用分野〕[Industrial application field]

本発明は、ＲＡＭのデータ書き込み制御方法に関する。 The present invention relates to a RAM data write control method.

ＲＡＭ（Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏｒ
ｙ）は電子機器、通信機器に広く採用されている随時読
み出し書き込み可能な記憶素子である。RAM (Random Access Memory)
y) is a memory element that can be read and written at any time and is widely used in electronic devices and communication devices.

近年、電子機器、通信機器の機能の高度化に伴い機器に
必要とする記憶容量も大きくなり、ＲＡＭの使用個数も
増加してきている。In recent years, as the functions of electronic devices and communication devices have become more sophisticated, the storage capacity required for the devices has also increased, and the number of RAMs used has also increased.

かかる電子機器、通信機器の小型化、低消費電力化、信
頼度の向上が要求されており、このためＲＡＭの使用数
も最小限に抑えることが必要である。There is a demand for miniaturization, lower power consumption, and improved reliability of such electronic devices and communication devices, and it is therefore necessary to minimize the number of RAMs used.

〔従来の技術〕[Conventional technology]

第４図は従来例を説明する図、第５図はＲＡＭへの書き
込みデータの例を説明する図を示す。FIG. 4 is a diagram illustrating a conventional example, and FIG. 5 is a diagram illustrating an example of data written to a RAM.

第４図に示す従来例の１１〜ＩｎはＲＡＭであり、２２
はアドレスカウンタである。In the conventional example shown in FIG. 4, 11 to In are RAMs, and 22
is an address counter.

図のＲＡＭは１つのアドレスでｎビット（例えば８ビツ
ト）のデータを書き込むことができるものとする。It is assumed that the RAM in the figure is capable of writing n-bit (for example, 8-bit) data with one address.

第５図に示すように、アドレス「ｉ」の第１ビツトにデ
ータＡを書き込み、アドレス「ｊ」の第２ビツトにデー
タＢを書き込み、アドレス「ｋＪの第３ビツトにデータ
Ｃを書き込み、データを書き込む以外のビットのデータ
は前の状態を保つ場合、第４図においては、ビット毎に
ＲＡＭ１１〜１ｎを設け、最初のＲＡＭＩＩのアドレス
「ｉ」に第１ビツトにデータ八を書き込み、２番目のＲ
ＡＭ１２にアドレス「ｊＪの第２のビットにデータＢを
書き込み、以下同様に第ｎビットのデータはＲＡＭＩｎ
に書き込むように構成している。As shown in FIG. 5, data A is written to the first bit of address "i", data B is written to the second bit of address "j", data C is written to the third bit of address "kJ", and data If the data of the bits other than those to be written remain in the previous state, in FIG. R of
Write data B to the second bit of address "jJ" in AM12, and similarly write the data of the nth bit to RAMIn.
It is configured to write to.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述の従来例の如く、例えば１つのＲＡＭＩＩのアドレ
ス「ｉ」の第１ビツトにデータＡのみを書き込み、アド
レス「ｊ」の第２ビツトにデータＢのみを書き込み、ア
ドレス「ｋＪの第３ビツトにデータＣのみを書き込むよ
うに、各アドレスの異なるビット番号にデータを書き込
もうとしても１つのＲＡＭに対しては、１つのライトイ
ネーブルＷＥＬか存在しないのでビット毎に独立してデ
ータを書き込むことが不可能である。（書き込みたいビ
ット以外のデータも書き換えられてしまう）。As in the conventional example described above, for example, only data A is written to the first bit of address "i" of one RAMII, only data B is written to the second bit of address "j", and only data B is written to the third bit of address "kJ". Even if you try to write data to different bit numbers of each address, such as writing only data C, there is only one write enable WEL for one RAM, so it is impossible to write data independently for each bit. Yes, it is possible (data other than the bits you want to write will also be rewritten).

したがって、ビットの数ｎだけＲＡＭ１１〜１ｎが必要
となり、装置の設置スペース、消費電力が大きくなる。Therefore, RAMs 11 to 1n are required for the number n of bits, which increases the installation space and power consumption of the device.

そこで、データを書き込むビット番号が異なっていても
、１つのライトイネーブルＷＥの制御で１つのＲＡＭの
任意のビットにデータを書き込むことにより、ＲＡＭの
使用個数を少なくする。Therefore, even if the bit numbers for writing data are different, the number of RAMs used can be reduced by writing data to any bit of one RAM under the control of one write enable WE.

本発明は、指定されたアドレスの任意のビットのみにデ
ータを書き込むことのできるＲＡＭのデータ書き込み制
御方法を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a RAM data write control method that allows data to be written only to arbitrary bits of a designated address.

〔課題を解決するための手段〕[Means to solve the problem]

第１図は本発明の詳細な説明するブロック図を示す。 FIG. 1 shows a block diagram illustrating the invention in detail.

第１図に示す本発明の原理ブロック図中のｌＯは、デー
タの書き込み、読み出しを行うＲＡＭであり、２０は書
き込み、読み出しアドレスを発生するアドレス発生手段
であり、３０は書き込みデータを選択するデータ制御手
段であり、データ制御手段３０でＲＡＭｌ０から読み出
したデータか、新しい書き込みデータの何れかを選択し
てＲＡＭｌ０にデータを書き込むことにより本課題を解
決するための手段とする。In the block diagram of the principle of the present invention shown in FIG. 1, IO is a RAM for writing and reading data, 20 is address generation means for generating write and read addresses, and 30 is data for selecting write data. It is a control means, and is a means for solving this problem by selecting either data read from RAMl0 by data control means 30 or new write data and writing data to RAMl0.

〔作　用〕[For production]

ＲＡＭｌ０の指定されたアドレスの任意のビットのデー
タのみを書き換えるとき、１つのアドレスを２つに分け
て、読み出し／書き込みサイクルを設け、指定されたア
ドレスの全ビットのデータを読み出した後にデータの書
き込みを行う。When rewriting only the data of an arbitrary bit of a specified address in RAM10, one address is divided into two, a read/write cycle is provided, and the data is written after reading all the bits of data of the specified address. I do.

このとき、データ制御手段３０により新しいデータを書
き込むビットには、新しいデータを選択し、新しいデー
タを書き込まないビットには同じビットから読み出した
旧データを選択しＲＡＭ１０への書き込みデータとする
。At this time, the data control means 30 selects new data for the bits to which new data will be written, and selects old data read from the same bits for the bits to which new data will not be written, and selects them as data to be written into the RAM 10.

したがって、ＲＡＭｌ０の指定されたアドレスの任意の
ビットへのデータ書き込み制御を、１つのライトイネー
ブルＷＥの制御で行うことか可能となる。Therefore, it is possible to control data writing to any bit of a designated address of RAM10 by controlling one write enable WE.

〔実施例〕〔Example〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。The gist of the present invention will be specifically explained below with reference to embodiments shown in FIGS. 2 and 3.

第２図は本発明の詳細な説明する図、第３図は本発明の
実施例のタイムチャートを説明する図をそれぞれ示す。FIG. 2 is a diagram for explaining the present invention in detail, and FIG. 3 is a diagram for explaining a time chart of an embodiment of the present invention.

なお、全図を通じて同一符号は同一対象物を示す。Note that the same reference numerals indicate the same objects throughout the figures.

第２図に示す本発明の実施例は、データの書き込み、読
み出しを行うＲＡＭｌ０、 ビット毎の書き込みデータを選択する選択信号を発生す
る制御部２１と、制御部２１からの指示によりアドレス
を発生するアドレスカウンタ２２、ＲＡＭｌ０から読み
出したデータをラッチするラッチ回路３０Ａと、ビット
毎の書き込みデータとして、新しい書き込みデータまた
は読み出してきたデータを選択するセレクタ（図中ＳＥ
Ｌと示す）３１〜３ｎから構成した例である。The embodiment of the present invention shown in FIG. 2 includes a RAM l0 for writing and reading data, a control section 21 for generating a selection signal for selecting write data for each bit, and an address generation according to instructions from the control section 21. An address counter 22, a latch circuit 30A that latches data read from RAMl0, and a selector (SE in the figure) that selects new write data or read data as write data for each bit.
This is an example constructed from 31 to 3n (denoted as L).

第３図のタイムチャートにより動作を説明する。The operation will be explained using the time chart shown in FIG.

■　データの読み出し、書き込みを行うアドレスである
。■ Address for reading and writing data.

■　ライトイネーブルＷＥである。■ Write enable WE.

■〜■　新しい書き込みデータを示す。■〜■ Indicates new write data.

第１ビツトのデータ、第２ビツトのデータ、第３ビツト
のデータをそれぞれ■、■、■とじて示す。The data of the first bit, the data of the second bit, and the data of the third bit are shown as ■, ■, and ■, respectively.

また網かけの部分のデータのみを新しいデータとしてＲ
ＡＭｌ０に書き込む。Also, only the data in the shaded part is treated as new data.
Write to AMl0.

■〜■　ＲＡＭｌ０より読み出した、第１ビツトのデー
タ、第２ビツトのデータ、第３ビツトのデータである。(1) to (2) Data of the first bit, data of the second bit, and data of the third bit read from RAM10.

■〜■　セレクタ３１〜３ｎにより選択した書き込みデ
ータである。■~■ Write data selected by selectors 31 to 3n.

ここでは、アドレス「１」の第１ビツト、第２ビツトで
は、外部からの新書き込みデータを選択して出力し、第
３ビツトではＲＡＭｌ０から読み出してラッチ回路３０
Ａでラッチした旧データを選択して送出する。Here, the first and second bits of address "1" select and output new write data from the outside, and the third bit reads data from RAM10 and sends it to the latch circuit 30.
The old data latched at A is selected and sent.

アドレス「２」以下も同様な動作を行い、■〜■の網か
けした部分のデータを新しいデータとして書き込み、網
かけしていない部分は、ＲＡＭ１０から読み出したデー
タをそのまま書き込む。A similar operation is performed for address "2" and below, and the data in the shaded parts (■--) is written as new data, and the data read from the RAM 10 is written as is in the non-shaded parts.

以上のように構成することにより、従来例に比較して、
書き込むデータがｎビットのとき、使用するＲＡＭの個
数を１　／　ｎにすることが可能となる。By configuring as above, compared to the conventional example,
When the data to be written is n bits, the number of RAMs used can be reduced to 1/n.

〔発明の効果〕〔Effect of the invention〕

以上のような本発明によれば、１つのライトイネーブル
ＷＥの制御で、指定のアドレスの任意のビットのデータ
のみを独立に書き換えことにより、使用するＲＡＭの個
数を少なくすることのできるＲＡＭのデータ書き込み制
御方法を提供することができる。According to the present invention as described above, by controlling only one write enable WE to independently rewrite only the data of any bit of a specified address, the number of RAMs used can be reduced. A write control method can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する図、 第３図は本発明の実施例のタイムチャートを説明する図
、 第４図は従来例を説明する図、 第５図はＲＡＭへの書き込みデータの例を説明する図、 をそれぞれ示す。 図において、 １０．１１〜１ｎはＲＡＭ。 ２０はアドレス発生手段、 ２１は制御部、 ２２はアドレスカウンタ、 ３０はデータ制御手段、 ３０Ａはラッチ回路、 ３１〜３ｎはセレクタ、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第 図 本発明の実施例のタイムチャートを説明する図第３図 第 図FIG. 1 is a block diagram explaining the present invention in detail, FIG. 2 is a diagram explaining the present invention in detail, FIG. 3 is a diagram explaining a time chart of the embodiment of the present invention, and FIG. 4 is a conventional example. FIG. 5 is a diagram illustrating an example of data written to the RAM. In the figure, 10.11 to 1n are RAMs. 20 is an address generation means, 21 is a control section, 22 is an address counter, 30 is a data control means, 30A is a latch circuit, and 31 to 3n are selectors. FIG. 3 is a block diagram explaining a detailed explanation of the present invention. FIG. 3 is a diagram explaining a time chart of an embodiment of the present invention.

Claims (1)

【特許請求の範囲】 ＲＡＭ（１０）のデータ書き込み制御方法であって、 書き込み、読み出しアドレスを発生するアドレス発生手
段（２０）と、 書き込みデータを選択するデータ制御手段（３０）とを
備え、 前記データ制御手段（３０）で前記ＲＡＭ（１０）から
読み出したデータか、新しい書き込みデータの何れかを
選択して前記ＲＡＭ（１０）にデータを書き込むことに
より、任意のビットのみのデータ書き込みを行うことを
特徴とするＲＡＭのデータ書き込み制御方法。[Scope of Claims] A data write control method for a RAM (10), comprising: address generation means (20) for generating write and read addresses; and data control means (30) for selecting write data; Data writing of only arbitrary bits is performed by selecting either the data read from the RAM (10) or new write data by the data control means (30) and writing the data to the RAM (10). A RAM data write control method characterized by: