KR100389760B1 - system and method of address management in the FIFO for IPC - Google Patents
system and method of address management in the FIFO for IPC Download PDFInfo
- Publication number
- KR100389760B1 KR100389760B1 KR10-1999-0022931A KR19990022931A KR100389760B1 KR 100389760 B1 KR100389760 B1 KR 100389760B1 KR 19990022931 A KR19990022931 A KR 19990022931A KR 100389760 B1 KR100389760 B1 KR 100389760B1
- Authority
- KR
- South Korea
- Prior art keywords
- size
- fifo memory
- address
- fifo
- cell block
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
- E03D9/00—Sanitary or other accessories for lavatories ; Devices for cleaning or disinfecting the toilet room or the toilet bowl; Devices for eliminating smells
- E03D9/04—Special arrangement or operation of ventilating devices
- E03D9/05—Special arrangement or operation of ventilating devices ventilating the bowl
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
- A47K13/00—Seats or covers for all kinds of closets
- A47K13/24—Parts or details not covered in, or of interest apart from, groups A47K13/02 - A47K13/22, e.g. devices imparting a swinging or vibrating motion to the seats
- A47K13/26—Mounting devices for seats or covers
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
- A47K13/00—Seats or covers for all kinds of closets
- A47K13/24—Parts or details not covered in, or of interest apart from, groups A47K13/02 - A47K13/22, e.g. devices imparting a swinging or vibrating motion to the seats
- A47K13/30—Seats having provisions for heating, deodorising or the like, e.g. ventilating, noise-damping or cleaning devices
- A47K13/307—Seats with ventilating devices
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F7/00—Ventilation
- F24F7/04—Ventilation with ducting systems, e.g. by double walls; with natural circulation
- F24F7/06—Ventilation with ducting systems, e.g. by double walls; with natural circulation with forced air circulation, e.g. by fan positioning of a ventilator in or against a conduit
- F24F7/10—Ventilation with ducting systems, e.g. by double walls; with natural circulation with forced air circulation, e.g. by fan positioning of a ventilator in or against a conduit with air supply, or exhaust, through perforated wall, floor or ceiling
Landscapes
- Health & Medical Sciences (AREA)
- Public Health (AREA)
- Engineering & Computer Science (AREA)
- Epidemiology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Water Supply & Treatment (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 해당 FIFO의 기록 번지와 판독 번지를 셀 단위로 관리하되 셀의 크기를 외부에서 가변적으로 지정하여 지정된 셀 단위로 동작하도록 한 IPC용 FIFO의 번지 관리 시스템 및 방법에 관한 것이다.The present invention relates to an address management system and method for an IPC FIFO which manages a write address and a read address of a corresponding FIFO in units of cells, but operates in units of specified cells by variably designating a cell size.
본 발명의 IPC용 FIFO의 번지 관리 시스템은 입력받은 FIFO 메모리 크기 정보와 셀 블록 크기 정보에 의거하여 FIFO 메모리부의 데이터 기록시에 사용되는 기록 번지를 생성하여 상기 FIFO 메모리부에 입력하는 기록 번지 제어부; 상기 FIFO 메모리부에 데이터가 어느 정도로 기록되었는 지를 나타내는 FIFO 상태 제어부; 입력받은 FIFO 메모리 크기 정보와 셀 블록 크기 정보에 의거하여 상기 FIFO 메모리부의 데이터 판독시에 사용되는 판독 번지를 생성하여 상기 FIFO 메모리부에 입력하는 판독 번지 제어부; 및 외부로부터 인가받은 셀 블록의 크기에 의거하여 상기 FIFO 메모리부의 FIFO 메모리 크기를 결정하고 해당 FIFO 메모리 크기 정보와 셀 블록 크기 정보를 상기 기록 번지 제어부와 상기 판독 번지 제어부에 입력하는 FIFO 크기 선택 제어부를 포함하여 이루어진다.The address management system of the IPC FIFO of the present invention comprises: a write address control unit which generates a write address used for data writing in the FIFO memory unit based on the received FIFO memory size information and the cell block size information and inputs it to the FIFO memory unit; A FIFO state control unit indicating how much data is written in the FIFO memory unit; A read address control unit which generates a read address used for reading data of the FIFO memory unit based on the received FIFO memory size information and cell block size information and inputs the read address to the FIFO memory unit; And a FIFO size selection control unit which determines the FIFO memory size of the FIFO memory unit based on the size of the cell block received from the outside, and inputs the corresponding FIFO memory size information and the cell block size information to the write address control unit and the read address control unit. It is made to include.
Description
본 발명은 IPC(Inter Processor Communication)용 FIFO의 번지 관리 시스템 및 방법에 관한 것으로서, 더욱 상세하게는 해당 FIFO의 기록 번지와 판독 번지를 셀(Cell) 단위로 관리하되 셀의 크기를 외부에서 가변적으로 지정하여 지정된 셀 단위로 동작하도록 한 IPC용 FIFO의 번지 관리 시스템 및 방법에 관한 것이다.The present invention relates to a address management system and method of an FIFO for Inter Processor Communication (IPC), and more particularly, to manage a write address and a read address of a corresponding FIFO in units of cells. The address management system and method of the FIFO for IPC which were designated and operated by a specified cell unit.
일반적으로 FIFO(First In First Out)라 함은 각 페이지(page)가 주기억 장치로 들어올 때마다 타임-스탬프를 찍어 그 시간을 기억하고 있다가 페이지가 교체될 필요가 있을 때 가장 먼저 주기억 장소에 들어와 있는 페이지를 교체시키는 것으로 1바이트(Byte) 단위로 쓰고 읽는 FIFO가 일반적이다.In general, FIFO (First In First Out) is time stamped as each page enters main memory, and it remembers the time. When page needs to be replaced, it enters main memory place first. FIFO is generally written and read in 1 byte unit by replacing existing pages.
그러나, 특정 크기의 프레임(frame) 또는 셀(cell) 단위로 쓰고 읽는 기능이 필요한 IPC용 FIFO의 경우에는 고정 길이의 셀 단위로 쓰고 읽게끔 설계하여 해당 기능을 구현하고 있다.However, in case of FIFO for IPC that needs to write and read in a frame or cell of a specific size, the function is designed to write and read in a unit of fixed length cell.
도 1은 종래 IPC용 FIFO의 번지 관리 시스템의 구성을 나타내는 도이다. 도 1에 도시하는 바와 같이, 종래 IPC용 FIFO의 번지 관리 시스템은 FIFO 메모리부(10), 기록 번지 제어부(20), FIFO 상태 제어부(30) 및 판독 번지 제어부(40)를 구비하여 이루어진다.1 is a diagram showing the configuration of a conventional address management system of an FIFO for IPC. As shown in FIG. 1, the conventional IPC address management system of the FIFO includes a FIFO memory section 10, a write address control section 20, a FIFO state control section 30, and a read address control section 40. As shown in FIG.
전술한 구성에 있어서, 셀 단위로 기록/판독을 지원하는 IPC용 FIFO에서 FIFO 메모리부(10)는 보통 SRAM(Static Random Access Memory)으로 구성되며, 여러개의 셀 블록으로 설계된다. 이러한 FIFO 메모리부(10)는 크게 기록 번지와 판독 번지로 구분되는 데, 기록 번지는 각 블록을 나타낼 수 있도록 셀과 같은 크기마다 1씩 증가하는 기록 블록 번지와 하나의 블록 내의 각 바이트를 나타내는 기록 바이트 번지로 구성되고, 판독 번지도 기록 번지와 유사하게 각 블록을 나타낼 수 있도록 셀과 같은 크기마다 1씩 증가하는 판독 블록 번지와 하나의 블록 내의 각 바이트를 나타내는 판독 바이트 번지로 구성된다.In the above-described configuration, in the IPC FIFO that supports writing / reading on a cell-by-cell basis, the FIFO memory unit 10 is usually composed of static random access memory (SRAM), and is designed as a plurality of cell blocks. The FIFO memory unit 10 is largely divided into a write address and a read address. The write address is a write block address that is incremented by 1 for each cell-like size to represent each block, and a write is represented by each byte in one block. It consists of a byte address, and a read address is composed of a read block address which increases by 1 for each cell-like size and a read byte address representing each byte in one block so that each block can be represented similarly to a write address.
기록 번지 제어부(20)는 데이터가 FIFO 메모리부(10)에 기록되는 기록 번지를 생성하는 기능을 수행한다. 그리고, 외부로부터 리셋(reset;rst) 신호, 클럭(clock;clk) 신호, 칩 선택(chip select signal;cs) 신호, 기록 인에이블(write enable signal;wen) 신호 및 셀 동기(cell synchronization;cell_synch) 신호를 인가 받는다.The recording address control unit 20 performs a function of generating a recording address where data is recorded in the FIFO memory unit 10. In addition, a reset (rst) signal, a clock (cl) signal, a chip select signal (cs) signal, a write enable signal (wen) signal, and cell synchronization (cell_synch) are externally received. ) Signal is received.
FIFO 상태 제어부(30)는 데이터가 FIFO 메모리부(10)에 어느 정도로 기록되었는지를 나타내는 공백 상태 신호(empty signal) 또는 충만 상태 신호(full signal)를 생성한다. 여기서, FIFO의 상태로는 공백 상태 신호와 충만 상태 신호 외에도 대부분 공백 상태 신호(almost empty signal)와 대부분 충만 상태 신호(almost full signal) 등을 사용하기도 한다. 한편, 외부로부터 셀 동기(cell_synch) 신호를 인가 받는다.The FIFO state control unit 30 generates an empty signal or a full signal indicating how much data has been written to the FIFO memory unit 10. Here, in addition to the empty state signal and the full state signal, the state of the FIFO may use an almost empty signal and an almost full signal. On the other hand, the cell sync (cell_synch) signal is received from the outside.
판독 번지 제어부(40)는 데이터가 판독될 경우에 사용되는 판독 번지를 생성한다. 그리고, 외부로부터 리셋(rs) 신호, 클럭(clk) 신호, 칩 선택(cs) 신호, 판독 인에이블(read enable;ren) 신호 및 셀 동기(cell_synch) 신호를 인가 받는다.The read address control unit 40 generates a read address used when data is read. In addition, a reset (rs) signal, a clock (clk) signal, a chip select (cs) signal, a read enable (ren) signal, and a cell_synch signal are received from the outside.
앞서 설명한 바 있는, 기록 번지 제어부(20), FIFO 상태 제어부(30) 및 판독 번지 제어부(40)는 외부로부터 인가받은 셀 동기(cell_synch) 신호의 동기에 맞추어 FIFO 메모리부(10)의 기록 번지와 판독 번지를 셀 단위로 관리한다.As described above, the write address control unit 20, the FIFO state control unit 30, and the read address control unit 40 correspond to the write address of the FIFO memory unit 10 in accordance with the synchronization of the cell_synch signal received from the outside. The read address is managed in units of cells.
전술한 바와 같이 구성된 종래 기술의 동작을 살펴보면 다음과 같다.Looking at the operation of the prior art configured as described above are as follows.
초기에 FIFO 메모리부(10)의 모든 기록 번지와 판독 번지를 '0'으로 초기화한다.Initially, all write addresses and read addresses of the FIFO memory section 10 are initialized to '0'.
그런 후에 외부로부터 인가받은 셀 동기(cell_synch) 신호에 의거하여 FIFO 메모리부(10) 내에 1바이트의 데이터가 기록될 때마다 기록 바이트 번지는 1씩 증가하고, 데이터가 하나의 셀 블록에 충만되면 기록 블록 번지가 1만큼 증가한다.Thereafter, based on the cell_synch signal received from the outside, the write byte address is increased by one each time one byte of data is recorded in the FIFO memory unit 10, and the recording is performed when the data is filled in one cell block. Block address is increased by 1.
한편, 외부로부터 인가받은 셀 동기(cell_synch) 신호에 의거하여 FIFO 메모리부(10) 내의 1바이트의 데이터가 판독될 때마다 판독 바이트 번지도 1씩 증가하고, 하나의 셀 블록을 모두 판독하면 판독 블록 번지도 1만큼 증가한다.On the other hand, the read byte address is increased by 1 every time one byte of data in the FIFO memory unit 10 is read based on the cell_synch signal received from the outside, and the read block is read when all one cell block is read. Increases your address by 1.
여기서, 판독 번지의 값은 기록 번지의 값을 초과할 수 없으며, 기록 번지 또는 판독 번지가 FIFO 메모리부(10)의 크기를 초과할 경우에는 기록 번지 또는 판독 번지가 링처럼 운영되므로 다시 '0'으로 설정되어 운영된다.Here, the value of the read address cannot exceed the value of the write address, and if the write address or read address exceeds the size of the FIFO memory section 10, the write address or read address is operated like a ring, and thus '0' again. It is set and operated.
그리고, FIFO 메모리부(10) 내의 첫 블록의 첫 바이트에 바이트 데이터가 기록되면 공백 상태 신호를 디스에이블(disable)하여 출력하고, 마지막 블록의 첫 바이트에 바이트 데이터가 기록되면 충만 상태 신호를 출력한다.When byte data is written to the first byte of the first block in the FIFO memory unit 10, the empty state signal is disabled and outputted. If byte data is written to the first byte of the last block, the full state signal is outputted. .
이상에서 살펴본 바와 같이, 종래 IPC용 FIFO의 번지 관리 시스템에서는 고정 길이의 셀 블록만 지원하므로 같은 FIFO를 다른 응용 회로에 적용할 때, 즉, 다른 길이의 셀을 원하는 서로 다른 회로에 적용할 때에는 FIFO를 따로따로 설계를 해야만 하는 문제점이 있다.As described above, since the address management system of the conventional IPC FIFO supports only fixed length cell blocks, when the same FIFO is applied to different application circuits, that is, when different length cells are applied to different desired circuits, the FIFO is used. There is a problem that must be designed separately.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 해당 FIFO의 기록 번지와 판독 번지를 셀 단위로 관리하되 셀의 크기를 외부에서 가변적으로 지정하여 지정된 셀 단위로 동작하도록 한 IPC용 FIFO의 번지 관리 시스템 및 방법을 제공함에 그 목적이 있다.The present invention has been made to solve the above-described problem, the address of the FIFO for IPC to manage the write address and read address of the FIFO in units of cells, but to operate in a specified cell unit by specifying the size of the cell from the outside Its purpose is to provide a management system and method.
도 1은 종래 IPC용 FIFO의 번지 관리 시스템의 구성을 나타내는 도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing the configuration of a conventional address management system for FIFO for IPC.
도 2는 본 발명에 따른 IPC용 FIFO의 번지 관리 시스템의 구성을 나타내는 도.2 is a diagram illustrating a configuration of a address management system of an FIFO for IPC according to the present invention.
도 3은 본 발명에 따른 IPC용 FIFO의 번지 관리 방법을 설명하기 위한 플로우챠트.Figure 3 is a flowchart for explaining the address management method of the FIFO for IPC according to the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
10. FIFO 메모리부,20. 기록 번지 제어부,10. FIFO memory section, 20. Record address control,
30. FIFO 상태 제어부,40. 판독 번지 제어부,30.FIFO Status Control, 40. Readout address control,
50. FIFO 크기 선택 제어부50. FIFO size selection control
전술한 목적을 달성하기 위한 본 발명의 IPC용 FIFO의 번지 관리 시스템은, 입력받은 FIFO 메모리 크기 정보와 셀 블록 크기 정보에 의거하여 FIFO 메모리부의 데이터 기록시에 사용되는 기록 번지를 생성하여 상기 FIFO 메모리부에 입력하는 기록 번지 제어부; 상기 FIFO 메모리부에 데이터가 어느 정도로 기록되었는 지를 나타내는 FIFO 상태 제어부; 입력받은 FIFO 메모리 크기 정보와 셀 블록 크기 정보에 의거하여 상기 FIFO 메모리부의 데이터 판독시에 사용되는 판독 번지를 생성하여 상기 FIFO 메모리부에 입력하는 판독 번지 제어부; 및 외부로부터 인가받은 셀 블록의 크기에 의거하여 상기 FIFO 메모리부의 FIFO 메모리 크기를 결정하고 해당 FIFO 메모리 크기 정보와 셀 블록 크기 정보를 상기 기록 번지 제어부와 상기 판독 번지 제어부에 입력하는 FIFO 크기 선택 제어부를 포함하여 이루어진다.The address management system of the IPC FIFO of the present invention for achieving the above object, by generating a write address used in the data recording of the FIFO memory unit based on the received FIFO memory size information and cell block size information, the FIFO memory A record address control unit for inputting to the unit; A FIFO state control unit indicating how much data is written in the FIFO memory unit; A read address control unit which generates a read address used for reading data of the FIFO memory unit based on the received FIFO memory size information and cell block size information and inputs the read address to the FIFO memory unit; And a FIFO size selection control unit which determines the FIFO memory size of the FIFO memory unit based on the size of the cell block received from the outside, and inputs the corresponding FIFO memory size information and the cell block size information to the write address control unit and the read address control unit. It is made to include.
나아가, 상기 FIFO 메모리 크기는 상기 셀 블록 크기의 정수배 중에서 주어진 FIFO 메모리 크기의 이하이면서 가장 큰 수로 결정되고, 상기 기록 번지 제어부와 판독 번지 제어부로부터 상기 FIFO 메모리부에 입력되는 기록 번지와 판독 번지는 각 셀 블록을 나타내는 블록 번지와 하나의 셀 블록 내의 각 바이트를 나타내는 바이트 번지로 구성되는 것을 특징으로 한다.Further, the FIFO memory size is determined to be the largest number less than or equal to a given FIFO memory size among integer multiples of the cell block size, and the write address and read address inputted to the FIFO memory part from the write address control unit and the read address control unit are respectively determined. And a block address representing a cell block and a byte address representing each byte in one cell block.
한편, 본 발명의 IPC용 FIFO의 번지 관리 방법은, FIFO 크기 선택 제어부에서 외부로부터 셀 블록 크기에 대한 정보를 입력받아서 해당 셀 블록 크기에 의거하여 FIFO 메모리의 크기를 결정하는 과정; 상기 결정된 FIFO 메모리의 크기와 상기 셀 블록 크기에 대한 정보를 기록 번지 제어부 및 판독 번지 제어부로 전송시키는 과정; 상기 기록 번지 제어부 및 판독 번지 제어부에서 상기 FIFO 메모리 크기 및 셀 블록 크기에 의거하여 기록 번지 및 판독 번지를 할당하고 초기화시키는 과정; 셀 동기 신호에 의거하여 기록 번지 및 판독 번지를 증가시키면서 FIFO 메모리에 대해 데이터를 기록/판독할 때 상기 기록 번지 제어부 및 판독 번지 제어부에서 상기 데이터를 기록/판독할 번지가 상기 FIFO 메모리의 마지막 번지인지를 판단하는 과정; 및 상기 판단결과 상기 데이터를 기록/판독할 번지가 상기 FIFO 메모리의 마지막 번지인 경우에 0번지로 회귀시켜 다음 데이터를 기록/판독하는 과정을 포함하는 것을 특징으로 한다.On the other hand, the address management method of the IPC FIFO of the present invention, the FIFO size selection control unit receives the information on the cell block size from the outside to determine the size of the FIFO memory based on the cell block size; Transmitting information on the determined size of the FIFO memory and the cell block size to a write address controller and a read address controller; Allocating and initializing a write address and a read address based on the FIFO memory size and the cell block size in the write address controller and the read address controller; When writing / reading data to / from the FIFO memory while increasing the write address and read address based on the cell synchronizing signal, whether the address to write / read the data in the write address control section and the read address control section is the last address of the FIFO memory. Determining the process; And if the address to record / read the data is the last address of the FIFO memory, returning to address 0 to record / read the next data.
또한, 상기 FIFO 메모리 크기 결정 과정은, 주어진 FIFO 메모리의 크기가 상기 입력받은 셀 블록 크기의 정수배인 지를 판단하는 단계와; 상기 판단결과 상기 주어진 FIFO 메모리의 크기가 상기 입력받은 셀 블록 크기의 정수배인 경우에 상기 주어진 FIFO 메모리의 크기를 FIFO 메모리의 크기로 결정하는 단계와; 상기 판단결과 상기 주어진 FIFO 메모리의 크기가 상기 입력받은 셀 블록 크기의 정수배가 아닌 경우에 상기 셀 블록 크기의 정수배 중에서 상기 주어진 FIFO 메모리의 크기보다는 작으면서 제일 큰 수를 FIFO 메모리의 크기로 결정하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The FIFO memory size determination process may further include determining whether a size of a given FIFO memory is an integer multiple of the input cell block size; Determining the size of the given FIFO memory as the size of the FIFO memory when the size of the given FIFO memory is an integer multiple of the received cell block size; If the size of the given FIFO memory is not an integer multiple of the received cell block size, determining the largest number of the integer multiples of the cell block size that is smaller than the size of the given FIFO memory as the size of the FIFO memory. Characterized in that comprises a.
이하에서는 첨부한 도면을 참조하여 본 발명의 양호한 실시예에 따른 IPC용 FIFO의 번지 관리 시스템 및 방법에 대해서 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the address management system and method of the FIFO for IPC according to a preferred embodiment of the present invention.
도 2는 본 발명에 따른 IPC용 FIFO의 번지 관리 시스템의 구성을 나타내는 도이다. 도 2에 도시하는 바와 같이, 본 발명에 따른 IPC용 FIFO의 번지 관리 시스템은 FIFO 메모리부(10), 기록 번지 제어부(20), FIFO 상태 제어부(30), 판독 번지 제어부(40) 및 FIFO 크기 선택 제어부(50)를 구비하여 이루어지는데, FIFO 메모리부(10), 기록 번지 제어부(20), FIFO 상태 제어부(30) 및 판독 번지 제어부(40)는 첨부 도면 도 1에 도시된 종래의 구성과 동작이 유사하므로 동일 부분에 대한 도면의 부호를 동일화하고 그에 대한 상세한 설명은 생략한다. 다만, FIFO 크기 선택 제어부(50)는 외부 핀에 의해 설정된 셀의 블록 크기에 의거하여 해당 셀 블록의 정수배 중 제일 큰 수로 FIFO 메모리부(10)의 크기를 지정한 후 FIFO 메모리의 크기와 셀 블록 크기에 대한 정보를 기록 번지 제어부(20)와 판독 번지 제어부(40)로 인가해 준다. 이에 따라, 기록 번지 제어부(20)와 판독 번지 제어부(40)는 FIFO 크기 선택 제어부(50)로부터 인가받은 FIFO 메모리의 크기 정보를 기준으로 하여 기록 번지와 판독 번지의 0으로의 회귀 시점을 잡아주고, 셀 블록의 크기도 지정해준다.2 is a diagram showing the configuration of the address management system of the FIFO for IPC according to the present invention. As shown in FIG. 2, the address management system of the IPC FIFO according to the present invention includes a FIFO memory unit 10, a write address controller 20, a FIFO state controller 30, a read address controller 40, and a FIFO size. And a selection control unit 50, wherein the FIFO memory unit 10, the write address control unit 20, the FIFO state control unit 30 and the read address control unit 40 are similar to the conventional configuration shown in FIG. Since the operation is similar, the same reference numerals in the drawings for the same portion and detailed description thereof will be omitted. However, based on the block size of the cell set by the external pin, the FIFO size selection controller 50 designates the size of the FIFO memory unit 10 as the largest number of integer multiples of the corresponding cell block, and then the size of the FIFO memory and the cell block size. Information is applied to the recording address control unit 20 and the reading address control unit 40. Accordingly, the write address control unit 20 and the read address control unit 40 determine the return time of the write address and the read address to zero based on the size information of the FIFO memory received from the FIFO size selection control unit 50. It also specifies the size of the cell block.
전술한 FIFO 크기 선택 제어부(50)의 동작은 크게 외부에서 지정한 셀 블록 크기에 따라 크게 2가지로 구분되는 데, 첫 번째, 주어진 FIFO 메모리의 크기(N)가 수학식 1에 나타내는 바와 같이, 외부에서 지정해 준 셀 블록 크기(B)의 정수배인 경우에는 FIFO 메모리의 크기(N)를 셀 블록 크기(B)의 정수배 중 제일 큰 수로 지정하여 기록 번지 제어부(20)와 판독 번지 제어부(40)에 보낸다.The operation of the above-described FIFO size selection control unit 50 is largely divided into two types according to the cell block size specified externally. First, as shown in Equation 1, the size (N) of a given FIFO memory is externally expressed. In the case of an integer multiple of the cell block size (B) specified in the above, the size N of the FIFO memory is designated as the largest number among integer multiples of the cell block size (B), and the write address control unit 20 and the read address control unit 40 are assigned. send.
수학식 1에서, n은 임의의 정수이다.In equation (1), n is any integer.
두 번째, 주어진 FIFO 메모리의 크기(N)가 수학식 2에 나타내는 바와 같이, 외부에서 지정해준 셀 블록 크기(B)의 정수배가 아닌 경우에는 FIFO 크기 선택 제어부(50)가 셀 블록 크기(B)의 정수배 중에서 주어진 FIFO 메모리의 크기보다는 작으면서 제일 큰 수를 FIFO 메모리의 크기로 결정하여 기록 번지 제어부(20)와 판독 번지 제어부(40)에 보내준다.Second, as shown in Equation 2, if the size N of the given FIFO memory is not an integer multiple of the externally designated cell block size B, the FIFO size selection control unit 50 determines the cell block size B. The largest number among the integer multiples of the FIFO memory, which is smaller than the size of the given FIFO memory, is determined as the size of the FIFO memory and is sent to the write address control unit 20 and the read address control unit 40.
수학식 2에서, n은 임의의 정수이고, Y는 1과 B사이의 정수이다.In equation (2), n is any integer and Y is an integer between 1 and B.
전술한 바와 같이 구성된 본 발명의 IPC용 FIFO의 번지 관리 시스템의 동작을 설명하면 다음과 같다.Referring to the operation of the address management system of the IPC FIFO of the present invention configured as described above are as follows.
FIFO 크기 선택 제어부(50)는 외부로부터 입력받은 셀 블록 크기에 의거하여 FIFO 메모리의 크기를 지정하는 데, 주어진 FIFO 메모리의 크기가 외부에서 지정해준 셀 블록 크기의 정수배인 경우, 예를 들어, 주어진 FIFO 메모리의 크기가 1024바이트라고 가정하고 외부에서 지정해준 셀 블록의 크기가 64바이트라고 가정했을 경우에 주어진 FIFO 메모리의 크기는 외부에서 지정해준 셀 블록 크기의 16배이므로 이 경우에는 FIFO 메모리의 크기를 1024바이트로 하여 기록 번지 제어부(20)와 판독 번지 제어부(40)로 보내준다. 여기서, FIFO 크기 선택 제어부(50)는 기록 번지 제어부(20)와 판독 번지 제어부(40)로 셀 블록의 크기(=64바이트)도 함께 보내준다.The FIFO size selection controller 50 designates the size of the FIFO memory based on the cell block size received from the outside. When the size of the given FIFO memory is an integer multiple of the externally designated cell block size, for example, Assuming that the size of the FIFO memory is 1024 bytes and the size of the externally designated cell block is 64 bytes, the size of the FIFO memory is 16 times the size of the externally specified cell block. Is set to 1024 bytes and is sent to the recording address control unit 20 and the read address control unit 40. Here, the FIFO size selection control unit 50 also sends the size (= 64 bytes) of the cell block to the write address control unit 20 and the read address control unit 40.
전술한 바와 같이, FIFO 메모리의 크기와 셀 블록의 크기가 지정되면, FIFO 메모리부(10)의 모든 기록 번지와 판독 번지를 '0'으로 초기화하고, 외부로부터 인가받은 셀 동기(cell_synch) 신호에 의거하여 FIFO 메모리부(10) 내에 1바이트의 데이터가 기록될 때마다 기록 바이트 번지는 1씩 증가하고, 데이터가 하나의 셀 블록에 충만되면 기록 블록 번지가 1만큼 증가한다.As described above, when the size of the FIFO memory and the size of the cell block are designated, all write addresses and read addresses of the FIFO memory unit 10 are initialized to '0', and the cell sync signal (cell_synch) received from the outside is applied. On the basis of this, each time one byte of data is written into the FIFO memory unit 10, the write byte address is increased by one, and when the data is filled in one cell block, the write block address is increased by one.
한편, 외부로부터 인가받은 셀 동기(cell_synch) 신호에 의거하여 FIFO 메모리부(10) 내의 1바이트의 데이터가 판독될 때마다 판독 바이트 번지도 1씩 증가하고, 하나의 셀 블록을 모두 판독하면 판독 블록 번지도 1만큼 증가한다.On the other hand, the read byte address is increased by 1 every time one byte of data in the FIFO memory unit 10 is read based on the cell_synch signal received from the outside, and the read block is read when all one cell block is read. Increases your address by 1.
여기서, 판독 번지의 값은 기록 번지의 값을 초과할 수 없으며, 기록 번지 또는 판독 번지가 외부에서 지정해준 블록 크기에 의거하여 결정된 FIFO 메모리의 크기를 초과할 경우에는 다시 0번지로 회귀하여 다음 데이터를 기록하거나 판독한다. 예를 들어, 기록 과정을 살펴보면, 1023번지까지 기록을 마친 상태에서 기록할 데이터가 더 존재할 경우에는 다시 0번지로 회귀하여 다음 데이터를 기록한다.Here, the value of the read address cannot exceed the value of the write address, and if the write address or read address exceeds the size of the FIFO memory determined based on the externally specified block size, the read address is returned to address 0 again to the next data. Record or read. For example, in the recording process, if there is more data to be recorded in the state where the recording is completed up to 1023, the data is returned to address 0 again to record the next data.
한편, 주어진 FIFO 메모리의 크기가 외부에서 지정해준 셀 블록 크기의 정수배가 아닌 경우, 예를 들어, 주어진 FIFO 메모리의 크기가 1024바이트라고 가정하고 외부에서 지정해준 셀 블록의 크기가 72바이트라고 가정했을 경우에 주어진 FIFO 메모리의 크기는 외부에서 지정해준 셀 블록 크기의 14배에 16바이트를 더한 크기이므로 이 경우에는 FIFO 메모리의 크기를 셀 블록 크기의 14배인 1008바이트로 하여 기록 번지 제어부(20)와 판독 번지 제어부(40)로 보내준다. 여기서, FIFO 크기 선택 제어부(50)는 기록 번지 제어부(20)와 판독 번지 제어부(40)로 셀 블록의 크기(=72바이트)도 함께 보내준다.On the other hand, if the size of the given FIFO memory is not an integer multiple of the externally specified cell block size, for example, it is assumed that the size of the given FIFO memory is 1024 bytes and the size of the externally designated cell block is 72 bytes. In this case, the size of the given FIFO memory is 14 times the size of the externally designated cell block plus 16 bytes. In this case, the size of the FIFO memory is 1008 bytes, which is 14 times the size of the cell block. The read address is sent to the controller 40. Here, the FIFO size selection control unit 50 also sends the size (= 72 bytes) of the cell block to the write address control unit 20 and the read address control unit 40.
전술한 바와 같이, FIFO 메모리의 크기와 셀 블록의 크기가 지정되면, FIFO 메모리부(10)의 모든 기록 번지와 판독 번지를 '0'으로 초기화하고, 외부로부터 인가받은 셀 동기(cell_synch) 신호에 의거하여 FIFO 메모리부(10) 내에 1바이트의 데이터가 기록될 때마다 기록 바이트 번지는 1씩 증가하고, 데이터가 하나의 셀 블록에 충만되면 기록 블록 번지가 1만큼 증가한다.As described above, when the size of the FIFO memory and the size of the cell block are designated, all write addresses and read addresses of the FIFO memory unit 10 are initialized to '0', and the cell sync signal (cell_synch) received from the outside is applied. On the basis of this, each time one byte of data is written into the FIFO memory unit 10, the write byte address is increased by one, and when the data is filled in one cell block, the write block address is increased by one.
한편, 외부로부터 인가받은 셀 동기(cell_synch) 신호에 의거하여 FIFO 메모리부(10) 내의 1바이트의 데이터가 판독될 때마다 판독 바이트 번지도 1씩 증가하고, 하나의 셀 블록을 모두 판독하면 판독 블록 번지도 1만큼 증가한다.On the other hand, the read byte address is increased by 1 every time one byte of data in the FIFO memory unit 10 is read based on the cell_synch signal received from the outside, and the read block is read when all one cell block is read. Increases your address by 1.
여기서, 판독 번지의 값은 기록 번지의 값을 초과할 수 없으며, 기록 번지 또는 판독 번지가 외부에서 지정해준 블록 크기에 의거하여 결정된 FIFO 메모리의 크기를 초과할 경우에는 다시 0번지로 회귀하여 다음 데이터를 기록하거나 판독한다. 예를 들어, 기록 과정을 살펴보면, 1007번지까지 기록을 마친 상태에서 기록할 데이터가 더 존재할 경우에는 1008번지에 다음 데이터를 기록하는 것이 아니라 다시 0번지로 회귀하여 다음 데이터를 기록한다.Here, the value of the read address cannot exceed the value of the write address, and if the write address or read address exceeds the size of the FIFO memory determined based on the externally specified block size, the read address is returned to address 0 again to the next data. Record or read. For example, in the recording process, if there is more data to be recorded while addressing up to address 1007, the next data is recorded by returning to address 0 instead of recording the next data at address 1008.
전술한 바와 같이, 주어진 FIFO 메모리의 크기가 외부에서 지정해준 블록 크기의 정수배가 아닌 경우에는 기록 번지 또는 판독 번지가 외부에서 지정해준 블록 크기에 의거하여 결정된 FIFO 메모리의 크기를 초과할 때 다시 0번지로 회귀하여 다음 데이터를 기록하거나 판독하기 때문에 FIFO 메모리 크기에서 제외된 나머지 16바이트는 항상 아이들(idle) 상태에 놓여 있다.As described above, if the size of a given FIFO memory is not an integer multiple of the externally designated block size, address 0 is again when the write address or read address exceeds the size of the FIFO memory determined based on the externally designated block size. The remaining 16 bytes, excluded from the FIFO memory size, are always idle because they return to or write the next data.
도 3은 본 발명에 따른 IPC용 FIFO의 번지 관리 방법을 설명하기 위한 플로우챠트이다.3 is a flowchart for explaining a address management method of an FIFO for IPC according to the present invention.
외부로부터 셀 블록 크기를 입력받은 FIFO 크기 선택 제어부(50)는 입력받은 셀 블록의 크기에 의거하여 FIFO 메모리의 크기를 지정하는 데, 주어진 FIFO 메모리의 크기가 입력받은 셀 블록 크기의 정수배인지를 판단한다(S10, S12). 상기한 과정 S12의 판단결과 주어진 FIFO 메모리의 크기(1024바이트)가 입력받은 셀 블록 크기(64바이트)의 정수배인 경우에는 셀 블록 크기의 정수배 중 제일 큰 수를 FIFO 메모리의 크기로 지정하는 데, 셀 블록 크기의 정수배 중 제일 큰 수는 주어진 FIFO 메모리의 크기(1024바이트)와 동일하므로 주어진 FIFO 메모리의 크기가 입력받은 셀 블록 크기의 정수배인 경우에는 주어진 FIFO 메모리의 크기를 FIFO 메모리의 크기로 지정한다(S14). 한편, 주어진 FIFO 메모리의 크기(1024바이트)가 입력받은 셀 블록 크기(72바이트)의 정수배가 아닌 경우에는 셀 블록 크기의 정수배 중에서 주어진 FIFO 메모리의 크기보다는 작으면서 제일 큰 수를 FIFO 메모리의 크기(1008바이트)로 지정한다(S16).The FIFO size selection controller 50 which receives the cell block size from the outside designates the size of the FIFO memory based on the size of the input cell block, and determines whether the size of the given FIFO memory is an integer multiple of the input cell block size. (S10, S12). When the size of the given FIFO memory (1024 bytes) is an integer multiple of the input cell block size (64 bytes), the largest number of integer multiples of the cell block size is designated as the size of the FIFO memory. Since the largest integer multiple of the cell block size is equal to the size of the given FIFO memory (1024 bytes), if the size of the given FIFO memory is an integer multiple of the input cell block size, specify the size of the given FIFO memory as the size of the FIFO memory. (S14). On the other hand, if the size of the given FIFO memory (1024 bytes) is not an integer multiple of the input cell block size (72 bytes), the largest number among the integer multiples of the cell block size that is smaller than the size of the given FIFO memory is the size of the FIFO memory ( 1008 bytes) (S16).
FIFO 크기 선택 제어부(50)는 상기한 과정 S14 또는 과정 S16에서 지정된 FIFO 메모리의 크기와 외부로부터 입력받은 셀 블록 크기에 대한 정보를 기록 번지 제어부(20)와 판독 번지 제어부(40)로 전송한다(S18).The FIFO size selection control unit 50 transmits the information on the size of the FIFO memory and the cell block size received from the outside in the step S14 or the step S16 to the write address control unit 20 and the read address control unit 40 ( S18).
전술한 바와 같이, FIFO 크기 선택 제어부(50)로부터 FIFO 메모리의 크기 및 셀 블록 크기에 대한 정보를 전송받은 기록 번지 제어부(20)와 판독 번지제어부(40)는 전송받은 FIFO 메모리의 크기 및 셀 블록 크기에 의거하여 FIFO 메모리부(10)의 기록 블록 번지, 기록 바이트 번지, 판독 블록 번지 및 판독 바이트 번지를 할당한 후 '0'으로 초기화시킨다(S20). 이후, 외부로부터 입력되는 셀 동기(cell_synch) 신호에 의거하여 데이터를 해당 셀의 바이트에 기록하는 데, 데이터를 하나의 블록에 기록시킬 때 기록 바이트 번지를 1 증가시키고, 데이터가 하나의 셀 블록에 충만되면 기록 블록 번지를 1 증가시킨다(S22).As described above, the write address controller 20 and the read address controller 40, which have received the information on the size of the FIFO memory and the cell block size from the FIFO size selection controller 50, read the size and cell block of the received FIFO memory. Based on the size, the write block address, write byte address, read block address and read byte address of the FIFO memory unit 10 are allocated and initialized to '0' (S20). Subsequently, the data is written to the byte of the corresponding cell based on the cell_synch signal input from the outside. When writing the data to one block, the write byte address is increased by one, and the data is written to one cell block. If full, the write block address is increased by one (S22).
한편, 데이터 판독 과정도 전술한 데이터 기록 과정과 동일하게 수행된다.On the other hand, the data reading process is also performed in the same manner as the above-described data recording process.
전술한 바와 같이, 외부로부터 입력되는 셀 동기(cell_synch)에 의거하여 해당 셀의 바이트에 데이터를 기록할 때 해당 바이트가 마지막 셀의 마지막 바이트인지, 즉, 해당 데이터를 기록할 번지가 상기한 과정 S14 또는 과정 S16에서 지정한 FIFO 메모리의 마지막 번지(예를 들어, 1023번지 또는 1007번지)인지를 판단한다(S24). 상기한 과정 S24의 판단결과 해당 데이터를 기록할 번지가 마지막 번지인 경우에는 다시 0번지로 회귀하여 다음 데이터를 기록하고(S26), 해당 데이터를 기록할 번지가 마지막 번지가 아닌 경우에는 상기한 과정 S22부터 과정 S26까지 반복 수행한다. 여기서, 과정 S22부터 S26까지는 기록 동작에 대하여 설명한 것이고, 기록 블록 번지를 증가시키는 동작을 제외하면 일반 FIFO의 기록 동작과 같다. 그리고, 판독 동작도 역시 판독 블록 번지를 증가시키는 동작을 제외하면 일반 FIFO의 판독 동작과 같다.As described above, when the data is written to the byte of the cell based on the cell sync (cell_synch) input from the outside, whether or not the byte is the last byte of the last cell, that is, the address where the corresponding data is to be recorded. Or, it is determined whether it is the last address (eg, 1023 or 1007) of the FIFO memory designated in step S16 (S24). As a result of the determination of step S24, if the address to record the corresponding data is the last address, the process returns to address 0 again to record the next data (S26), and if the address to record the corresponding data is not the last address, the above process The process is repeated from S22 to S26. Here, the steps S22 to S26 have been described for the write operation, and are the same as the write operation for the general FIFO except for the operation for increasing the write block address. And, the read operation is also the same as the read operation of the general FIFO except that the read block address is increased.
본 발명의 IPC용 FIFO의 번지 관리 시스템 및 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할수 있다.The address management system and method of the IPC FIFO of the present invention are not limited to the above-described embodiments, and may be variously modified and implemented within the range permitted by the technical idea of the present invention.
이상에서 설명한 바와 같은 본 발명의 IPC용 FIFO의 번지 관리 시스템 및 방법에 따르면, 외부로부터 입력받은 셀 블록 크기에 의거하여 FIFO 메모리의 크기를 지정하고 FIFO 메모리의 기록 번지와 판독 번지를 외부에서 입력받은 셀 블록 크기로 동작하도록 함으로서 서로 다른 셀의 크기를 원하는 다른 응용 회로들에 적용할 때 FIFO 메모리를 따로따로 설계하지 않아도 되는 효과가 있다. 즉, 하나의 생산 공정으로 생산한 FIFO 메모리를 다양한 응용 회로에 적용시킬 수 있는 효과가 있다.According to the address management system and method of the IPC FIFO of the present invention as described above, the size of the FIFO memory is specified based on the cell block size received from the outside, and the write address and read address of the FIFO memory are externally received. By operating at the cell block size, there is no need to design a separate FIFO memory when applying different cell sizes to other desired application circuits. That is, the FIFO memory produced in one production process can be applied to various application circuits.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0022931A KR100389760B1 (en) | 1999-06-18 | 1999-06-18 | system and method of address management in the FIFO for IPC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0022931A KR100389760B1 (en) | 1999-06-18 | 1999-06-18 | system and method of address management in the FIFO for IPC |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002881A KR20010002881A (en) | 2001-01-15 |
| KR100389760B1 true KR100389760B1 (en) | 2003-07-02 |
Family
ID=19593357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0022931A KR100389760B1 (en) | 1999-06-18 | 1999-06-18 | system and method of address management in the FIFO for IPC |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100389760B1 (en) |
-
1999
- 1999-06-18 KR KR10-1999-0022931A patent/KR100389760B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002881A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839856A (en) | Memory access control circuit | |
| JPH11134243A (en) | Controller for storage device and control method for storage device in data processing system | |
| US5526128A (en) | Image producing apparatus with memory unit having an image memory area of changeable storage capacity | |
| US5475831A (en) | Parallel to serial data transfer system having reduced data processing unit head | |
| KR100389760B1 (en) | system and method of address management in the FIFO for IPC | |
| EP1020867B1 (en) | Method for refreshing a dynamic memory | |
| JPS6216294A (en) | Memory device | |
| KR20030042013A (en) | Data management method for memory device | |
| US5864567A (en) | Data memory apparatus | |
| US7395399B2 (en) | Control circuit to enable high data rate access to a DRAM with a plurality of areas | |
| US6922764B2 (en) | Memory, processor system and method for performing write operations on a memory region | |
| US6405293B1 (en) | Selectively accessible memory banks for operating in alternately reading or writing modes of operation | |
| US6029210A (en) | Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state | |
| JP2908890B2 (en) | Large-scale channel, access method to each control memory, and read access method to each channel memory | |
| EP3462322B1 (en) | Semiconductor device and memory access method | |
| KR920008672A (en) | In-memory frame data addressing method in video recorder | |
| JP2969896B2 (en) | Data write control method for RAM | |
| JPH02192096A (en) | Selective refresh controller | |
| KR100380601B1 (en) | Address management system and method of FFC for IPC | |
| JPH05191877A (en) | Access method to time switch, access method to communication path memory, readout/access method to communication path memory, time switch, time switch matrix, time division communication path and time division digital electronic exchanger | |
| JPH06215559A (en) | Page memory access system | |
| JPH0322021A (en) | Picture output device | |
| JPS61246848A (en) | Operation hysteresis storage circuit | |
| JP2000105724A (en) | Address control circuit and address control method | |
| KR20000007439A (en) | Register securing an input/output order and input/output control method of the register |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080528 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |