JPH0414844A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0414844A
JPH0414844A JP2119348A JP11934890A JPH0414844A JP H0414844 A JPH0414844 A JP H0414844A JP 2119348 A JP2119348 A JP 2119348A JP 11934890 A JP11934890 A JP 11934890A JP H0414844 A JPH0414844 A JP H0414844A
Authority
JP
Japan
Prior art keywords
metal piece
wire
semiconductor chip
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2119348A
Other languages
English (en)
Inventor
Taizo Ohama
大濱　泰造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2119348A priority Critical patent/JPH0414844A/ja
Publication of JPH0414844A publication Critical patent/JPH0414844A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は安価で生産性の良い半導体装置に関するもので
ある。
［従来の技術］ 近年、安価で生産性の良い半導体装置が多く利用される
ようになってきた。特に、半導体チップを印刷配線板上
にダイレクトに半田付は実装された半導体装置が利用さ
れている。
以下に従来の半導体装置について説明する。
第５図（Ａ）は従来の半導体装置の斜視図であり、（Ｂ
）はそのＢ−Ｂ−断面図である。１は金属板、２は絶縁
層、３は導電箔であり、４は金属板１上に絶縁層２を塗
布し、その上に形成された導電箔３とで構成された金属
ベース印刷配線板、６は放熱用金属片、５は放熱用金属
片６を導電箔３に固着するための半田、８は半導体チッ
プ、７は半導体チップ８を放熱用金属片６に固着するた
めの半田、９は半導体チップ８と導電箔３を接続するワ
イヤーである。
以上のように構成された半導体装置について、以下その
放熱作用を説明する。
まずワイヤー９と半導体チップ８のサブストレートを通
じて半導体チップ８に電力が供給され半導体チップ８が
発熱する。その熱は伝導により半田７、放熱用金属片６
、半田５、導電箔３、絶縁層２、金属板１を経て放熱さ
れる。
［発明が解決しようとする課題］ しかしながら上記の従来の構成では絶縁層２が通常エポ
キシ樹脂等のような有機材料等の熱伝導性の悪い材料で
構成されているため、十分な放熱を行なうためには放熱
用金属片６が大きいものを必要とし、ワイヤー９が例え
ば直径１００μｍ以下（以下、１００μｍφ以下と略す
。）のように細い場合にワイヤー９の形状保持力（剛性
）が小さいのでワイヤー９が垂れ下がったりする事があ
り、ワイヤー９と放熱用金属片６が接触し、ショートす
るので実装できないという欠点を有していた。そのため
に通常は、１００μｍφより太いワイヤーでワイヤーボ
ンディングしており、半導体チップとワイヤーの接続部
の半導体チップのパッドが大きくなり、その結果チップ
サイズが大きなものになり高価になっていた。また、太
いワイヤーはワイヤーボンディングの際にワイヤーフォ
ーミングを必要としそのため生産性が非常に悪く生産コ
ストが高いものであった。
本発明は上記従来の問題点を解決するもので、細線ワイ
ヤーを用いてもワイヤーと放熱用金属片がショートする
ことがない構造の高密度実装可能な半導体装置を提供す
ることを目的とする。
口課題を解決するための手段］ この目的を達成するために本発明の半導体装置は、半田
付は可能な金属片を部分的に露出させて印刷配線板が貼
合わされてなる放熱用金属片の該金属片露出部に半導体
チップが半田付けされ、前記半導体チップと前記印刷配
線板がワイヤーボンディングにより接続されてなる半導
体装置の構成を有する。
また本発明は、上記印刷配線板が可撓性印刷配線板であ
る上記に記載の半導体装置を提供するものである。
更に本発明は前記放熱用金属片が第２の印刷配線板上に
設けられている放熱用金属片である上述の半導体装置を
提供するものである。
また、本発明はワイヤーボンディングのワイヤーが１０
０μｍφ以下の細線ワイヤーである上記いずれかに記載
の半導体装置を提供するものである。
［作用］ この構成によって細線ワイヤーを使用してもショートが
生ずるおそれがない。従って半導体チップとワイヤーの
接続部のパッドを小さくでき、半導体チップの小型化に
よりコストを大幅に引き下げることができる。また、ワ
イヤーボンディング時のフォーミング廃止による生産性
向上により、より安価な半導体装置を提供できる。
［実施例コ 以下本発明の実施例について、図面を参照しながら説明
する。
第１図（Ａ）は本発明の第一の実施例における半導体装
置の斜視図であり、第１図（Ｂ）はそのＡ−Ａ、−断面
図である。１１は部分的に孔１４を設けた可撓性印刷配
線板（この孔１４により放熱用金属片６が部分的に露出
することになる。この金属片露出部は１７として示され
ている。）、１０は可撓性印刷配線板１１と放熱用金属
片６とを貼合わせる接着剤、１２は可撓性印刷配線板の
導電箔、８は半導体チップ、７は半導体チップ８を半田
付は可能な金属片６に固着するための半田であり、半導
体チップ８は可撓性印刷配線板１１の孔１４により部分
的に露出した金属片露出部１７において半田７により直
接金属片６に固定される。
１３は半導体チップ８と可撓性印刷配線板１１の導電箔
１２を接続する細線ワイヤー　１５は可撓性印刷配線板
１１の導電箔１２と第２の印刷配線板である金属ベース
印刷配線板４の導電箔３を接続する半田である。
細線ワイヤーとしては通常１００μｍφ以下の太さのも
のが用いられ、特に４０〜１０μｍφのものが主に用い
られているが、目的、用途に応じてより細いものを用い
てもよい。細線ワイヤーを構成する素材は特に限定はな
いが、通常、アルミニウム、金、銅などが用いられる。
以上のように構成された半導体装置について、以下その
放熱作用を説明する。
まず、可撓性印刷配線板１１と細線ワイヤー１３と半導
体チップ８のサブストレートを通じて半導体チップ８に
電力が供給され半導体チップ８が発熱する。その熱は伝
導により半田７、放熱用金属片６、半田５、導電箔３、
絶縁層２、金属板１を経て放熱される。
以上のように本実施例によれば、可撓性印刷配線板１１
を仲介させることにより、金属片６とワイヤーがショー
トするおそれがなくなり、従って細線ワイヤーでも実装
が可能となる。
第２図は本発明の第二の実施例における半導体装置の斜
視図である。１６は可撓性印刷配線板１１の切込みであ
り、半導体チップ８は可撓性印刷配線板切込み１６によ
り部分的に露出した金属片露出部１７において半田７に
より放熱用金属片６に直接固定される。以上のように構
成された半導体装置の放熱作用については第一の実施例
と同様であるので説明を省略する。
第３図は本発明の第三の実施例における半導体装置の斜
視図である。１７は放熱用金属片６の露出部であり、半
導体チップ８は半田７により直接放熱用金属片６に固定
される。以上のように構成された半導体装置の放熱作用
については第一の実施例と同様である。
第４図は本発明の第四の実施例における半導体装置の斜
視図である。この実施例では先の実施例において用いた
可撓性印刷配線板１１゜の代りに、通常の印刷配線板１
８が用いられている。この印刷配線板１８の導電箔１２
と第２の印刷配線板である金属ベース印刷配線板４の導
電箔３は細線ワイヤー１９などのリード線で接続されて
いる。本実施例においては、目的、用途に応じ細線ワイ
ヤー１９の代りに通常の太さのワイヤーを用いてもよい
。以上のように構成された半導体装置の放熱作用につい
ては第一の実施例とほぼ同様である。
以上、４つの実施例は第２の印刷配線板として、金属ベ
ース印刷配線板４を用いた例を示したが、この部分がセ
ラミックベースやガラス−エポキシ樹脂などのプラスチ
ックベースなど、その他の通常使用されている一般的な
印刷配線板に置きかえて使用してもよいことは勿論であ
る。
［発明の効果］ 以上のように本発明は、半田付は可能な放熱用金属片を
部分的に露出させて印刷配線板が貼合わされてなる放熱
用金属片の該金属片露出部に半導体チップが半田付けさ
れ、前記半導体チップと前記印刷配線板がワイヤーボン
ディングにより接続されてなる半導体装置を構成するこ
とにより、ワイヤーと金属片がショートするおそれがな
くなり、細いワイヤーでも実装可能になる。そのために
半導体チップとワイヤーの接続部の半導体のパッドを小
さくすることができ半導体チップサイズの小型化が図れ
、安価な半導体装置が提供し得る。またワイヤーのフォ
ーミングが不必要となるため生産性を著しく向上でき、
安価な半導体装置が提供し得る。
【図面の簡単な説明】
第１図（Ａ）は本発明の第一の実施例の半導体装置の斜
視図、第１図（Ｂ）はそのＡ−Ａ−断面図、第２図は本
発明の第二の実施例の斜視図、第３図は本発明の第三の
実施例の斜視図、第４図は本発明の第四の実施例の斜視
図、第５図（Ａ）は従来の半導体装置の斜視図、（Ｂ）
はそのＢ−Ｂ断面図である。 １・・・金属板、２・・・絶縁層、３・・・導電箔、４
・・・金属ベース印刷配線板、５・・・半田、６・・・
放熱用金属片、７・・・半田、８・・・半導体チップ、
９・・・ワイヤー１０・・・接着剤、１１・・・可撓性
印刷配線板、１２・・・印刷配線板の導電箔、１３・・
・細線ワイヤー　１４・・・印刷配線板の孔、１５・・
・半田、１６・・・印刷配線板の切込み、１７・・・金
属片露出部、１８・・・印刷配線板、１９・・・細線ワ
イヤー

Claims (4)

    【特許請求の範囲】
  1. （１）半田付け可能な放熱用金属片を部分的に露出させ
    て印刷配線板が貼合わされてなる放熱用金属片の該金属
    片露出部に半導体チップが半田付けされ、前記半導体チ
    ップと前記印刷配線板がワイヤーボンディングにより接
    続されてなる半導体装置。
  2. （２）印刷配線板が可撓性印刷配線板である請求項１記
    載の半導体装置。
  3. （３）該放熱用金属片が第２の印刷配線板上に設けられ
    ている放熱用金属片である請求項１記載の半導体装置。
  4. （４）ワイヤーボンディングのワイヤーが直径１００μ
    ｍ以下の太さの細線ワイヤーである請求項１〜３のいず
    れかに記載の半導体装置。
JP2119348A 1990-05-08 1990-05-08 半導体装置 Pending JPH0414844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2119348A JPH0414844A (ja) 1990-05-08 1990-05-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2119348A JPH0414844A (ja) 1990-05-08 1990-05-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH0414844A true JPH0414844A (ja) 1992-01-20

Family

ID=14759269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2119348A Pending JPH0414844A (ja) 1990-05-08 1990-05-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH0414844A (ja)

Similar Documents

Publication Publication Date Title
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JPH0917919A (ja) 半導体装置
JPH03195053A (ja) インバータ装置
JP3549316B2 (ja) 配線基板
JPH04273150A (ja) 半導体装置
JPH0414844A (ja) 半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0414852A (ja) 半導体装置
JP2735920B2 (ja) インバータ装置
JP2828753B2 (ja) 混成集積回路装置
JPS63284831A (ja) 混成集積回路の製造方法
JPH10150065A (ja) チップサイズパッケージ
JP3714808B2 (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置
JP2865400B2 (ja) 混成集積回路装置
JP2879503B2 (ja) 面実装型電子回路装置
JP2828752B2 (ja) 混成集積回路装置
JP2626785B2 (ja) 電子部品搭載用基板
JPH0714938A (ja) 混成集積回路装置
JP2002124623A (ja) 半導体装置
JPH04119653A (ja) 集積回路素子
JPH05144985A (ja) 混成集積回路装置
JPH0685102A (ja) 半導体集積回路装置
JPH09326415A (ja) ボール・グリッド・アレイ・パッケージ