JPH04148430A - エミュレータにおけるタイムアウト制御方式 - Google Patents
エミュレータにおけるタイムアウト制御方式Info
- Publication number
- JPH04148430A JPH04148430A JP2273897A JP27389790A JPH04148430A JP H04148430 A JPH04148430 A JP H04148430A JP 2273897 A JP2273897 A JP 2273897A JP 27389790 A JP27389790 A JP 27389790A JP H04148430 A JPH04148430 A JP H04148430A
- Authority
- JP
- Japan
- Prior art keywords
- time
- emulator
- emulation
- timer
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 8
- 238000011084 recovery Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はエミュレータにおけるタイムアウト制御方式に
関し、 異種プロセッサで動作するプログラムの機能エミュレー
ションを付加ハードウェアおよびエミュレータにより実
現する際、そのプログラムでのタイムアウト検出時間を
変更することなく、正常にタイムアウトを検出させるこ
とを目的とし、異種プロセッサで動作するプログラムの
機能エミュレーションを該プロセッサを備える付加ハー
ドウェアおよびエミュレータにより実現する装置におい
て、設定レジスタと、該設定レジスタの設定値に基づき
、該ハードウェア上の該プロセッサおよびタイマのクロ
ック周期を変更するクロック発生回路とを設け、該エミ
ュレータは、エミュレーションの実行に際し、エミュレ
ーションに要する時間から定まる所定の値を該設定レジ
スタに設定し、該クロック発生回路は該設定値に基づき
クロック周期を変更して、該ハードウェア上のタイムア
ウト検出プログラムにエミュレーションに見合ったタイ
ムアウト検出を行わせるように構成する。
関し、 異種プロセッサで動作するプログラムの機能エミュレー
ションを付加ハードウェアおよびエミュレータにより実
現する際、そのプログラムでのタイムアウト検出時間を
変更することなく、正常にタイムアウトを検出させるこ
とを目的とし、異種プロセッサで動作するプログラムの
機能エミュレーションを該プロセッサを備える付加ハー
ドウェアおよびエミュレータにより実現する装置におい
て、設定レジスタと、該設定レジスタの設定値に基づき
、該ハードウェア上の該プロセッサおよびタイマのクロ
ック周期を変更するクロック発生回路とを設け、該エミ
ュレータは、エミュレーションの実行に際し、エミュレ
ーションに要する時間から定まる所定の値を該設定レジ
スタに設定し、該クロック発生回路は該設定値に基づき
クロック周期を変更して、該ハードウェア上のタイムア
ウト検出プログラムにエミュレーションに見合ったタイ
ムアウト検出を行わせるように構成する。
本発明はエミュレータにおけるタイムアウト制御方式の
改良に関する。
改良に関する。
パーソナルコンピュータに要求される性能・機能の増大
と、その実現手段としての半導体技術の進展により、パ
ーソナルコンピュータのハードウェアはより短期間での
更新が求められている。
と、その実現手段としての半導体技術の進展により、パ
ーソナルコンピュータのハードウェアはより短期間での
更新が求められている。
一方、パーソナルコンピュータが使用されるようになっ
てから10年に近い年月が過ぎ、その間に開発された多
くのプログラム資産が蓄積されている。
てから10年に近い年月が過ぎ、その間に開発された多
くのプログラム資産が蓄積されている。
以上のような背景から、新規に開発される装置において
、これらのプログラム資産を活用できることが求められ
れており、これを実現するため「既存装置のハードウェ
アインターフェイスを、新規装置上に付加したハードウ
ェア資源と新規装置上のエミュレータにより実現する」
手法が用いられる。
、これらのプログラム資産を活用できることが求められ
れており、これを実現するため「既存装置のハードウェ
アインターフェイスを、新規装置上に付加したハードウ
ェア資源と新規装置上のエミュレータにより実現する」
手法が用いられる。
この手法では、既存装置でハードウェアで実現されてい
た機能をソフトウェアエミュレーンヨンで処理するため
、処理に時間がかかることが一般的であり、正常動作時
でも、既存装置でノ\ングアップ時の検出・リカバリ用
として行われているタイムアウト検出がなされるといっ
た問題がある。
た機能をソフトウェアエミュレーンヨンで処理するため
、処理に時間がかかることが一般的であり、正常動作時
でも、既存装置でノ\ングアップ時の検出・リカバリ用
として行われているタイムアウト検出がなされるといっ
た問題がある。
このため、既存のタイムアウト検出プログラムを変更す
ることなく、正常にタイムアウト検出を行わせるエミュ
レータにおけるタイムアウト制御方式が求められている
。
ることなく、正常にタイムアウト検出を行わせるエミュ
レータにおけるタイムアウト制御方式が求められている
。
第4図は既存装置のタイムアウト検出機構説明図、第5
図は既存装置でのタイムアウト検出動作タイムチャート
図である。
図は既存装置でのタイムアウト検出動作タイムチャート
図である。
第4図に示す装置は、表示デバイス20.フロッピドラ
イブ21.キーボード22.プリンタデバイス23等の
入出力装置を有し、WRITE系のレジスタ群16で動
作指示を与え、READ系のレジスタ群17で状態情報
を得ることにより入出力制御が行われる。
イブ21.キーボード22.プリンタデバイス23等の
入出力装置を有し、WRITE系のレジスタ群16で動
作指示を与え、READ系のレジスタ群17で状態情報
を得ることにより入出力制御が行われる。
また各入出力装置の特定状態遷移時には割込み発生回路
18からの割込みdでプロセッサCPU 11に通知さ
れる。
18からの割込みdでプロセッサCPU 11に通知さ
れる。
第5図は、プリンタ動作時を例として、割込みdに対す
るタイムアウト検出動作を示したものである。
るタイムアウト検出動作を示したものである。
メモリ14にロードされ、CPU 11上で動作するプ
ログラム30は、コードバッファ15に印刷データを格
納し、各種制御情報をレジスタ群16に設定した後、プ
リンタデバイス23を起動する。続いて、プログラム3
0内のタイムアウト検出ルーチンは、タイマ13にタイ
マ値を設定し、タイマ13を起動する。
ログラム30は、コードバッファ15に印刷データを格
納し、各種制御情報をレジスタ群16に設定した後、プ
リンタデバイス23を起動する。続いて、プログラム3
0内のタイムアウト検出ルーチンは、タイマ13にタイ
マ値を設定し、タイマ13を起動する。
タイマ13がクロツクbを計数しタイマ値に達すると、
割込みCをCPU 11に出力し、タイムアウト検出ル
ーチンは、再びタイマ値を設定してタイマ13を起動す
る。
割込みCをCPU 11に出力し、タイムアウト検出ル
ーチンは、再びタイマ値を設定してタイマ13を起動す
る。
このようにして、規定時間mに相当する数の割込みCが
発生した後も、プリンタ動作終了を通知する割込みdが
発生しない場合、タイムアウト発生として、プログラム
30は所定のりカバリ処理を行う。
発生した後も、プリンタ動作終了を通知する割込みdが
発生しない場合、タイムアウト発生として、プログラム
30は所定のりカバリ処理を行う。
このようなプログラム30を新規の装置で動作させるた
め、第4図の点線で囲まれた部分に相当するハードウェ
アを新規装置に付加し、新規装置のエミュレータがコー
ドバッファ15. レジスタff16およびレジスタ
群17をアクセスできるように構成して、プログラム3
0の動作をエミュレーションする。
め、第4図の点線で囲まれた部分に相当するハードウェ
アを新規装置に付加し、新規装置のエミュレータがコー
ドバッファ15. レジスタff16およびレジスタ
群17をアクセスできるように構成して、プログラム3
0の動作をエミュレーションする。
この際、エミュレーションに要する時間のために、正常
動作時にもタイムアウト検出がなされる問題を回避する
ため、入出力装置起動から割込みd発生までの間、付加
ハードウェア上のCPU 11及びタイマ13の動作を
停止させている。
動作時にもタイムアウト検出がなされる問題を回避する
ため、入出力装置起動から割込みd発生までの間、付加
ハードウェア上のCPU 11及びタイマ13の動作を
停止させている。
誤ってタイムアウト検出が行われることを防止するため
に、CPU 11およびタイマ13を停止する従来の方
法では、既存装置で行われていたハングアップ時の検出
・リカバリ機能を無効化することとなり、不完全なエミ
ュレーションとなる。
に、CPU 11およびタイマ13を停止する従来の方
法では、既存装置で行われていたハングアップ時の検出
・リカバリ機能を無効化することとなり、不完全なエミ
ュレーションとなる。
従って、エミュレータの不具合またエミュレータにより
起動されているハードウェアの一時的不具合により発生
したハングアップ状態を検出し、リカバリ処理(オペレ
ータに対するメツセージ表示/装置に対するリトライ処
理等)を実行することが出来ないといった課題があった
。
起動されているハードウェアの一時的不具合により発生
したハングアップ状態を検出し、リカバリ処理(オペレ
ータに対するメツセージ表示/装置に対するリトライ処
理等)を実行することが出来ないといった課題があった
。
本発明では、タイムアウト検出プログラムを変更しなく
とも、正常動作時にタイムアウト検出されることなく、
正常にタイムアウト検出を行ってリカバリ処理を実行す
るエミュレータにおけるタイムアウト制御方式を提供す
ることを目的とする。
とも、正常動作時にタイムアウト検出されることなく、
正常にタイムアウト検出を行ってリカバリ処理を実行す
るエミュレータにおけるタイムアウト制御方式を提供す
ることを目的とする。
第1図本発明の原理図において、
4は設定レジスタでエミュレータ3によりアクセスされ
る。
る。
12aはクロック発生回路で、設定レジスタ4の設定値
に基づき、付加ハードウェア10上のプロセッサ11お
よびタイマ13のクロック周期を変更する。
に基づき、付加ハードウェア10上のプロセッサ11お
よびタイマ13のクロック周期を変更する。
3はエミュレータで、エミュレーション開始時に、エミ
ュレーションに要する時間に見合った所定の値を設定レ
ジスタ4に設定する。
ュレーションに要する時間に見合った所定の値を設定レ
ジスタ4に設定する。
30aはタイムアウト検出プログラムで、ハードウェア
10のプロセッサ11上で動作し、タイマ値を設定して
タイマ13を起動するとともに、タイマ13の通知に基
づきタイムアウト検出処理を行う。
10のプロセッサ11上で動作し、タイマ値を設定して
タイマ13を起動するとともに、タイマ13の通知に基
づきタイムアウト検出処理を行う。
エミュレータ3は、エミュレーション開始時にそのエミ
ュレーション時間に見合った所定の値、例えば既存装置
の処理時間を基準に設定された一定時間mに対する倍率
Nを設定レジスタ4に設定する。
ュレーション時間に見合った所定の値、例えば既存装置
の処理時間を基準に設定された一定時間mに対する倍率
Nを設定レジスタ4に設定する。
クロック発生回路12aは、この設定値に基づきプロセ
ッサCPU 11およびタイマ13へのクロックの周期
を変更する。
ッサCPU 11およびタイマ13へのクロックの周期
を変更する。
その結果、CPo、11上で動作するタイムアウト検出
プログラム30aは、一定時間mをもってタイムアウト
検出を行っているつもりであるが、実際はmXN時間で
タイムアウト検出を行うこととなる。
プログラム30aは、一定時間mをもってタイムアウト
検出を行っているつもりであるが、実際はmXN時間で
タイムアウト検出を行うこととなる。
以上のごとく、エミュレータ3が設定する値によりタイ
ムアウト検出時間を任意に設定するため、CPU 11
上で動作するタイムアウト検出プログラム30aを変更
することなく、正常動作時に誤ってタイムアウト検出を
行わないタイムアウト検出機構が実現でき、ハングアン
プ状態においてはタイムアウト検出が適切に行われてリ
カバリ処理を実行させることができる。
ムアウト検出時間を任意に設定するため、CPU 11
上で動作するタイムアウト検出プログラム30aを変更
することなく、正常動作時に誤ってタイムアウト検出を
行わないタイムアウト検出機構が実現でき、ハングアン
プ状態においてはタイムアウト検出が適切に行われてリ
カバリ処理を実行させることができる。
本発明の実施例を図を用いて詳細に説明する。
第2図は一実施例の構成図、第3図は実施例のタイムア
ウト検出動作タイムチャート図である。
ウト検出動作タイムチャート図である。
第2図の新規装置1において、
2はプロセッサCPUで、CPLI 11とは異種のも
の、3はエミュレータで、CPt12上で動作し、エミ
ュレーション開始時には設定レジスタ4にエミュレーシ
ョン時間に見合った所定の値を設定する。
の、3はエミュレータで、CPt12上で動作し、エミ
ュレーション開始時には設定レジスタ4にエミュレーシ
ョン時間に見合った所定の値を設定する。
18aは割込み発生回路で、入出力装置の動作終了等の
状態遷移時に割込みdを発生する。
状態遷移時に割込みdを発生する。
その他、20は表示デバイス、21はフロッピドライブ
、22はキーボード、23はプリンタデバイスである。
、22はキーボード、23はプリンタデバイスである。
また付加ハードウェアlOにおいて、11はプロセッサ
CPUで、プログラム30が動作する既存装置のプロセ
ッサと同種のものである。
CPUで、プログラム30が動作する既存装置のプロセ
ッサと同種のものである。
4は設定レジスタで、エミュレータ3から所定の値が設
定される。
定される。
12aはクロック発生回路で、設定レジスタ4の設定値
に従って付加ハードウェア10上のcpu tiのクロ
ックaおよびタイマ13へ入力されるクロックbの周期
を変更する。
に従って付加ハードウェア10上のcpu tiのクロ
ックaおよびタイマ13へ入力されるクロックbの周期
を変更する。
13はタイマで、CPU 11上で動作するタイムアウ
ト検出プログラム30aの設定値(タイマ値)に従い入
力クロックbを分周し、CPU 11に対して一定周期
で割込みCを発生させる。
ト検出プログラム30aの設定値(タイマ値)に従い入
力クロックbを分周し、CPU 11に対して一定周期
で割込みCを発生させる。
30は、その動作がエミュレーション対象とな芝プログ
ラムで、タイムアウト検出プログラム30aを備える。
ラムで、タイムアウト検出プログラム30aを備える。
14はプログラム格納用のメモリである。
工9は割込み発生回路で、CPU 11がコードハン:
ア15a、擬似レジスタ群16a、 17aにアクセス
し六時、割込みeを発生する。
ア15a、擬似レジスタ群16a、 17aにアクセス
し六時、割込みeを発生する。
で、それぞれ新規装置1のバス50に接続され、フログ
ラム30およびエミュレータ3によりアクセノされる。
ラム30およびエミュレータ3によりアクセノされる。
なお、設定レジスタ4に設定する値は、既存ツ置上での
タイムアウト時間mを基準とし、その打率Nを設定する
。そして、エミュレータ3は大計力制御の種別に応じた
値のNを設定する。
タイムアウト時間mを基準とし、その打率Nを設定する
。そして、エミュレータ3は大計力制御の種別に応じた
値のNを設定する。
以上の構成により、第3図に示すタイムアウト検出動作
が行われる。
が行われる。
(1)プログラム30が擬似レジスタ群16aに、例え
ばプリンタ出力のための制御情報を設定すると割込みe
が発生し、エミュレータ3はその制御情報を読取って、
プリンタ動作に対する初期設定を行つ。
ばプリンタ出力のための制御情報を設定すると割込みe
が発生し、エミュレータ3はその制御情報を読取って、
プリンタ動作に対する初期設定を行つ。
(2)制御情報の設定が終わり、プログラム3がプリン
タ起動をかけると、エミュレータ3は設定レジスタ4に
所定値Nを設定し、クロック発生回路12aは、クロッ
クa、bの周期を基準クロンク周期のN倍に変更する。
タ起動をかけると、エミュレータ3は設定レジスタ4に
所定値Nを設定し、クロック発生回路12aは、クロッ
クa、bの周期を基準クロンク周期のN倍に変更する。
(3)設定終了の応答を受けると、プログラム30内の
タイムアウト検出プログラム30aは、タイマ値をタイ
マ13に設定し起動をかける。
タイムアウト検出プログラム30aは、タイマ値をタイ
マ13に設定し起動をかける。
(4) タイマ13は周期が変更されたクロックbを
計数し、タイマ値に達するとCPU 11に割込みCを
発する。
計数し、タイマ値に達するとCPU 11に割込みCを
発する。
これによりタイムアウト検出プログラム30aは再びタ
イマ値を設定し、タイマ13を起動する。
イマ値を設定し、タイマ13を起動する。
タイムアウト検出プログラム30aは、このタイマ13
からの割込み回数を計数し、既存装置上で定められた所
定回数計数した後も割込みdが発生しない場合はタイム
アウト発生とし、プログラム30は所定のリカバリ処理
を行う。
からの割込み回数を計数し、既存装置上で定められた所
定回数計数した後も割込みdが発生しない場合はタイム
アウト発生とし、プログラム30は所定のリカバリ処理
を行う。
なお、CPU 11のクロックaを変更するのは、タイ
ムアウト検出プログラム30aのタイマ値設定およびタ
イマ起動の時間を補正するためであり、タイムアウト時
間mに比較して、この動作時間が無視できる場合は、ク
ロックbのみ変更してもよいことは勿論である。
ムアウト検出プログラム30aのタイマ値設定およびタ
イマ起動の時間を補正するためであり、タイムアウト時
間mに比較して、この動作時間が無視できる場合は、ク
ロックbのみ変更してもよいことは勿論である。
以上のごとく、エミュレータ3の処理時間に見合った時
間分クロック周期を遅延することにより、タイムアウト
検出プログラム30aを変更することな(、正常にタイ
ムアウト検出を行わせ、従ってリカバリ処理を行わせる
ことが可能となる。
間分クロック周期を遅延することにより、タイムアウト
検出プログラム30aを変更することな(、正常にタイ
ムアウト検出を行わせ、従ってリカバリ処理を行わせる
ことが可能となる。
本発明は、エミュレーション開始時にエミュレーション
時間に見合った値を設定することにより付加ハードウェ
アのクロックを変更させるエミュレータにおけるタイム
アウト制御方式を提供するもので、付加ハードウェア上
で動作するプログラムのタイムアウト検出ルーチンを変
更することなく、正常にタイムアウト検出を行わせてリ
カバリ処理を適切に実行させることができる効果を奏す
る。
時間に見合った値を設定することにより付加ハードウェ
アのクロックを変更させるエミュレータにおけるタイム
アウト制御方式を提供するもので、付加ハードウェア上
で動作するプログラムのタイムアウト検出ルーチンを変
更することなく、正常にタイムアウト検出を行わせてリ
カバリ処理を適切に実行させることができる効果を奏す
る。
第1図は本発明の原理図、第2図は一実施例の構成図、
第3図は実施例のタイムアウト検出動作タイムチャート
図、第4図は既存mlのタイムアウト検出機構説明図、
第5図は既存装置でのタイムアウト検出動作タイムチャ
ート図である。 図中、■は新規装置、2はプロセンサCPII 、3は
エミュレータ、4は設定レジスタ、10は付加ハードウ
ェア、11はプロセッサ、12.12aはクロック発生
回路、13はタイマ、14はメモリ、15.15aはコ
ードバッファ、16はWRHE系のレジスタ群、16a
はWRITε系の擬似レジスタ群、17はREAD系レ
ジスレジス2群aはREAD系の擬似レジスタ群、18
.18a、 19は割込み発生回路、20は表示デバイ
ス、21はフロンピドライブ、22はキーボード、23
はプリンタデバイス、30はプログラム、30aはタイ
ムアウト検出プログラム、a、bはクロック、c、d、
eは割込みである。 第 図 第 図 実施例のタイムアウト検出動作タイムアウト図第 図 既存装置のタイムアウト検出機構説明図既存装置でのタ
イムアウト検出動作タイムチャート同第 図
第3図は実施例のタイムアウト検出動作タイムチャート
図、第4図は既存mlのタイムアウト検出機構説明図、
第5図は既存装置でのタイムアウト検出動作タイムチャ
ート図である。 図中、■は新規装置、2はプロセンサCPII 、3は
エミュレータ、4は設定レジスタ、10は付加ハードウ
ェア、11はプロセッサ、12.12aはクロック発生
回路、13はタイマ、14はメモリ、15.15aはコ
ードバッファ、16はWRHE系のレジスタ群、16a
はWRITε系の擬似レジスタ群、17はREAD系レ
ジスレジス2群aはREAD系の擬似レジスタ群、18
.18a、 19は割込み発生回路、20は表示デバイ
ス、21はフロンピドライブ、22はキーボード、23
はプリンタデバイス、30はプログラム、30aはタイ
ムアウト検出プログラム、a、bはクロック、c、d、
eは割込みである。 第 図 第 図 実施例のタイムアウト検出動作タイムアウト図第 図 既存装置のタイムアウト検出機構説明図既存装置でのタ
イムアウト検出動作タイムチャート同第 図
Claims (1)
- 【特許請求の範囲】 異種プロセッサで動作するプログラムの機能エミュレー
ションを該プロセッサを備える付加ハードウェア(10
)およびエミュレータ(3)により実現する装置におい
て、 設定レジスタ(4)と、 該設定レジスタの設定値に基づき、該ハードウェア(1
0)上の該プロセッサ(11)およびタイマ(13)の
クロック周期を変更するクロック発生回路(12a)と を設け、該エミュレータは、エミュレーションの実行に
際し、エミュレーションに要する時間から定まる所定の
値を該設定レジスタに設定し、該クロック発生回路は該
設定値に基づきクロック周期を変更して、該ハードウェ
ア上のタイムアウト検出プログラム(30a)にエミュ
レーションに見合ったタイムアウト検出を行わせること
を特徴とするエミュレータにおけるタイムアウト制御方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2273897A JPH04148430A (ja) | 1990-10-12 | 1990-10-12 | エミュレータにおけるタイムアウト制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2273897A JPH04148430A (ja) | 1990-10-12 | 1990-10-12 | エミュレータにおけるタイムアウト制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04148430A true JPH04148430A (ja) | 1992-05-21 |
Family
ID=17534098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2273897A Pending JPH04148430A (ja) | 1990-10-12 | 1990-10-12 | エミュレータにおけるタイムアウト制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04148430A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559957B1 (en) | 1992-07-23 | 2003-05-06 | Canon Kabushiki Kaisha | Discriminating a rule for processing data |
-
1990
- 1990-10-12 JP JP2273897A patent/JPH04148430A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559957B1 (en) | 1992-07-23 | 2003-05-06 | Canon Kabushiki Kaisha | Discriminating a rule for processing data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07311716A (ja) | コンピュータシステム、コンピュータシステムに周辺装置をインタフェースさせるための並列ポート回路、およびその動作方法 | |
EP0702297A1 (en) | A data processor with breakpoint circuit and method therefor | |
US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
JP5788611B2 (ja) | リセット後の評価のためにリセットより前の状態を保存するための方法および装置 | |
JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
JPH04148430A (ja) | エミュレータにおけるタイムアウト制御方式 | |
JP2001331342A (ja) | 情報処理装置のエラー表示方法、及びそのプログラムを記録した記録媒体 | |
JPS6260038A (ja) | ウオツチドツグ回路 | |
JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
JP2711159B2 (ja) | プロセッサ動作状態調整方法 | |
JP2665043B2 (ja) | Cpuの暴走検出回路 | |
JPS6128144A (ja) | トレ−ス動作実行装置 | |
JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
JP2001092692A (ja) | 時間測定回路及び時間測定方法 | |
JPH0814779B2 (ja) | 演算制御装置の初期化方法 | |
JPH01237852A (ja) | 異常監視タイマ制御装置 | |
JPH0149975B2 (ja) | ||
JPS5935250A (ja) | プログラム制御装置 | |
JPS6349946A (ja) | 演算処理装置 | |
JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
JPH0314148A (ja) | プログラム破壊検出装置 | |
JPH05189267A (ja) | マイクロプロセッサの動作制御方式、及びエミュレータ | |
JPH05204710A (ja) | イベントトレース装置 | |
JPH0477854A (ja) | マイクロコンピュータ回路 |