JP2517375B2 - 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 - Google Patents
固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法Info
- Publication number
- JP2517375B2 JP2517375B2 JP63321564A JP32156488A JP2517375B2 JP 2517375 B2 JP2517375 B2 JP 2517375B2 JP 63321564 A JP63321564 A JP 63321564A JP 32156488 A JP32156488 A JP 32156488A JP 2517375 B2 JP2517375 B2 JP 2517375B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- insulating film
- transfer
- semiconductor substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 82
- 239000012535 impurity Substances 0.000 claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000002955 isolation Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 229910052710 silicon Inorganic materials 0.000 description 35
- 239000010703 silicon Substances 0.000 description 35
- 230000010354 integration Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、電荷転送装置および電荷転送装置を用いた
固体撮像装置の高集積化構造の改善およびその製造方法
に関するものである。
固体撮像装置の高集積化構造の改善およびその製造方法
に関するものである。
[従来の技術] 電荷転送装置は、半導体の表面あるいは内部に蓄えら
れた電荷を表面に沿って順次一定方向に転送するもので
ある。そして、電荷転送装置は固体撮像装置やメモリな
どに応用されている。電荷転送装置の1つに電荷結合素
子(CCD;Charge Coupled Device)がある。CCDは、MOS
キャパシタを多数段並べ、それらの空乏領域が重なり、
電位の井戸が結合するほど近接して設置すると、外部か
ら注入された電荷が電位の高いところから低いところに
チャージパケットとなって転送される現象を利用したも
のである。すなわち、電荷結合している多数段のMOSキ
ャパシタのゲート電極にクロック電圧を印加すると、半
導体基板の表面に形成されたチャネルに沿ってチャージ
パケットが順次転送されるものである。
れた電荷を表面に沿って順次一定方向に転送するもので
ある。そして、電荷転送装置は固体撮像装置やメモリな
どに応用されている。電荷転送装置の1つに電荷結合素
子(CCD;Charge Coupled Device)がある。CCDは、MOS
キャパシタを多数段並べ、それらの空乏領域が重なり、
電位の井戸が結合するほど近接して設置すると、外部か
ら注入された電荷が電位の高いところから低いところに
チャージパケットとなって転送される現象を利用したも
のである。すなわち、電荷結合している多数段のMOSキ
ャパシタのゲート電極にクロック電圧を印加すると、半
導体基板の表面に形成されたチャネルに沿ってチャージ
パケットが順次転送されるものである。
従来のCCDは、半導体基板の主表面にMOSキャパシタを
転送方向に並べ電荷転送領域を形成したいわゆるプレー
ナ型のCCDが知られている。ところが、固体撮像装置に
使用されるCCDは、半導体基板の主表面に感光領域とCCD
の電荷転送領域とが2次元的に配列形成されている。そ
して、このような固体撮像装置においては、解像度の向
上や感度の向上のために高集積化や開口率を向上させる
ことが要求される。ところが、高集積化が進むにつれて
CCDの占める表面積の割合が大きくなり、開口率が低下
し、感度の低下を生じ、このために高解像度化の実現を
阻害するという問題が生じてきた。
転送方向に並べ電荷転送領域を形成したいわゆるプレー
ナ型のCCDが知られている。ところが、固体撮像装置に
使用されるCCDは、半導体基板の主表面に感光領域とCCD
の電荷転送領域とが2次元的に配列形成されている。そ
して、このような固体撮像装置においては、解像度の向
上や感度の向上のために高集積化や開口率を向上させる
ことが要求される。ところが、高集積化が進むにつれて
CCDの占める表面積の割合が大きくなり、開口率が低下
し、感度の低下を生じ、このために高解像度化の実現を
阻害するという問題が生じてきた。
そこで、高集積化を達成し得る微細化構造を有するCC
Dが考案された。これは、たとえば特開昭62−290175号
公報などに示されている。第12図は、本考案に示された
CCDの構造を示した断面斜視図であり、第13図は、その
平面構造図を示している。p型シリコン基板1の主表面
には複数の平行に延びた溝2b、2c、2d、2eが形成されて
いる。p型シリコン基板1の表面上および溝2b〜2eの内
表面上にはシリコン酸化膜の絶縁膜3が形成されてい
る。さらに、溝2b〜2eの内部には溝に沿って長く延びた
電極4b、4c、4d、4eが形成されている。またp型シリコ
ン基板1中には溝2b〜2eの内表面に接してn型不純物領
域からなるチャネル領域5が形成されている。チャネル
領域5は4つの領域I〜IVに分けられる。領域I、IIは
絶縁膜3を介して電極4aと対向している。そして領域I
はn-領域、領域IIはn領域である。また、領域III、IV
は絶縁膜3を介して電極4bに対向して形成されている。
そして領域IIIはn-領域、領域IVはn領域である。さら
に領域IIと領域IIIとはその一部が接触して形成されて
いる。電極4a〜4eは1例おきに、すなわち電極4a、4c、
4eはクロックパルス源φ1に接続され、電極4b、4dはク
ロックパルス源φ2に接続されている。クロックパルス
源φ1、φ2からは互いに位相の異なるクロック電圧が
印加される。動作において、チャネル領域5に蓄積され
た電荷はクロックパルス源φ1、φ2から印加されるハ
イレベルの電圧VHおよびローレベルの電圧VLにより形成
されるポテンシャル井戸の高低によって矢印6の方向に
順次転送される。
Dが考案された。これは、たとえば特開昭62−290175号
公報などに示されている。第12図は、本考案に示された
CCDの構造を示した断面斜視図であり、第13図は、その
平面構造図を示している。p型シリコン基板1の主表面
には複数の平行に延びた溝2b、2c、2d、2eが形成されて
いる。p型シリコン基板1の表面上および溝2b〜2eの内
表面上にはシリコン酸化膜の絶縁膜3が形成されてい
る。さらに、溝2b〜2eの内部には溝に沿って長く延びた
電極4b、4c、4d、4eが形成されている。またp型シリコ
ン基板1中には溝2b〜2eの内表面に接してn型不純物領
域からなるチャネル領域5が形成されている。チャネル
領域5は4つの領域I〜IVに分けられる。領域I、IIは
絶縁膜3を介して電極4aと対向している。そして領域I
はn-領域、領域IIはn領域である。また、領域III、IV
は絶縁膜3を介して電極4bに対向して形成されている。
そして領域IIIはn-領域、領域IVはn領域である。さら
に領域IIと領域IIIとはその一部が接触して形成されて
いる。電極4a〜4eは1例おきに、すなわち電極4a、4c、
4eはクロックパルス源φ1に接続され、電極4b、4dはク
ロックパルス源φ2に接続されている。クロックパルス
源φ1、φ2からは互いに位相の異なるクロック電圧が
印加される。動作において、チャネル領域5に蓄積され
た電荷はクロックパルス源φ1、φ2から印加されるハ
イレベルの電圧VHおよびローレベルの電圧VLにより形成
されるポテンシャル井戸の高低によって矢印6の方向に
順次転送される。
このように、本従来例においては、CCDの微細化構造
を実現するために、基板の主表面に溝部を形成し、この
内部に転送電極を形成し、さらにこの溝の側面にチャネ
ル領域を形成している。このような構造によってシリコ
ン基板の主表面に形成される電荷転送領域の平面占有面
積を低減することにより微細化構造を達成している。
を実現するために、基板の主表面に溝部を形成し、この
内部に転送電極を形成し、さらにこの溝の側面にチャネ
ル領域を形成している。このような構造によってシリコ
ン基板の主表面に形成される電荷転送領域の平面占有面
積を低減することにより微細化構造を達成している。
また、CCDを用いた固体撮像装置において、解像度の
向上を目指して高集積化を図った従来の例について第14
図および第15図を用いて説明する。本例はたとえば特開
昭62−51254号公報に開示されている。第14図および第1
5図を参照して、固体撮像装置はシリコン基板7表面上
に感光領域8と垂直電荷転送領域9とを配列して形成さ
れている。感光領域8はn型シリコン基板7中に設けら
れたpウェル領域10の表面上にn型不純物領域11を形成
し、pn接合を構成している。そして、感光領域8に入射
した光によって励起された光電荷はこのpn型接合領域に
蓄積される。感光領域8に隣接して複数の電極4が第14
図の例方向に配列され、垂直電荷転送領域9のCCDを構
成している。電極4はリード12により行方向の他の電極
4と接続されている。電極4はシリコン基板7の主表面
に設けられた溝2の内部に絶縁膜3を介して形成されて
いる。また、複数の電極4は列方向に整列し、1つおき
に一方の電極の端部が他方の電極の上部に乗上げるよう
に構成されており、さらに1つおきの電極4が感光領域
8に蓄積された光電荷をCCDのチャネル領域5に転送す
るためのゲート電極部13を有している。また、溝2の内
表面領域にはnチャネル領域を構成するn不純物領域5
が形成されている。
向上を目指して高集積化を図った従来の例について第14
図および第15図を用いて説明する。本例はたとえば特開
昭62−51254号公報に開示されている。第14図および第1
5図を参照して、固体撮像装置はシリコン基板7表面上
に感光領域8と垂直電荷転送領域9とを配列して形成さ
れている。感光領域8はn型シリコン基板7中に設けら
れたpウェル領域10の表面上にn型不純物領域11を形成
し、pn接合を構成している。そして、感光領域8に入射
した光によって励起された光電荷はこのpn型接合領域に
蓄積される。感光領域8に隣接して複数の電極4が第14
図の例方向に配列され、垂直電荷転送領域9のCCDを構
成している。電極4はリード12により行方向の他の電極
4と接続されている。電極4はシリコン基板7の主表面
に設けられた溝2の内部に絶縁膜3を介して形成されて
いる。また、複数の電極4は列方向に整列し、1つおき
に一方の電極の端部が他方の電極の上部に乗上げるよう
に構成されており、さらに1つおきの電極4が感光領域
8に蓄積された光電荷をCCDのチャネル領域5に転送す
るためのゲート電極部13を有している。また、溝2の内
表面領域にはnチャネル領域を構成するn不純物領域5
が形成されている。
このように、本従来例における固体撮像装置は、行列
状に配置された複数の感光領域8と各々の感光領域8に
接続され、感光領域8で発生した光電荷を垂直方向に転
送するためのCCD(垂直電荷転送領域9)とを備えてい
る。そして、CCDは列方向に整列した複数の感光領域8
の列と交互に整列して配置されている。さらに、CCDの
電極4および転送用nチャネル領域5を溝2の内部に形
成することにより垂直電荷転送領域9の平面占有面積を
縮小化し、感光領域8の開口率を向上させている。
状に配置された複数の感光領域8と各々の感光領域8に
接続され、感光領域8で発生した光電荷を垂直方向に転
送するためのCCD(垂直電荷転送領域9)とを備えてい
る。そして、CCDは列方向に整列した複数の感光領域8
の列と交互に整列して配置されている。さらに、CCDの
電極4および転送用nチャネル領域5を溝2の内部に形
成することにより垂直電荷転送領域9の平面占有面積を
縮小化し、感光領域8の開口率を向上させている。
次に本従来例の固体撮像装置の動作について説明す
る。感光領域8に入射した光は、この領域で光電荷を励
起し、pn接合領域に光電荷が蓄積される。ゲート電極部
13を有する電極4に正のパルスが印加されると、ゲート
電極部13の下部のシリコン基板表面にnチャネル(図示
せず)が形成され、感光領域8に蓄積された電荷がCCD
のn蓄積領域5に転送される。次に、複数の電極4に駆
動クロック信号が印加され、CCDのnチャネル領域5に
蓄積された電荷が一斉にnチャネル領域5を通過して垂
直(列方向)に転送される。垂直方向に1画素分だけす
べての電荷が転送されると、水平転送用のCCD(図示せ
ず)側の端部の1画素分の電荷は水平転送用のCCDに転
送され、水平転送用のCCDにより水平(行方向)に転送
される。水平転送用のCCDに転送された電荷がすべて水
平方向に転送されて出力されると、再び複数の電極4に
駆動クロック信号が印加されてすべての電荷が1画素分
だけ垂直方向に転送され、さらに水平転送用のCCD側の
端部の1画素分の電荷は水平転送用のCCDに転送され、
水平転送用のCCDにより水平に転送されて出力される。
以上の動作を繰返して感光領域8に照射された光に応じ
た出力信号が得られる。
る。感光領域8に入射した光は、この領域で光電荷を励
起し、pn接合領域に光電荷が蓄積される。ゲート電極部
13を有する電極4に正のパルスが印加されると、ゲート
電極部13の下部のシリコン基板表面にnチャネル(図示
せず)が形成され、感光領域8に蓄積された電荷がCCD
のn蓄積領域5に転送される。次に、複数の電極4に駆
動クロック信号が印加され、CCDのnチャネル領域5に
蓄積された電荷が一斉にnチャネル領域5を通過して垂
直(列方向)に転送される。垂直方向に1画素分だけす
べての電荷が転送されると、水平転送用のCCD(図示せ
ず)側の端部の1画素分の電荷は水平転送用のCCDに転
送され、水平転送用のCCDにより水平(行方向)に転送
される。水平転送用のCCDに転送された電荷がすべて水
平方向に転送されて出力されると、再び複数の電極4に
駆動クロック信号が印加されてすべての電荷が1画素分
だけ垂直方向に転送され、さらに水平転送用のCCD側の
端部の1画素分の電荷は水平転送用のCCDに転送され、
水平転送用のCCDにより水平に転送されて出力される。
以上の動作を繰返して感光領域8に照射された光に応じ
た出力信号が得られる。
[発明が解決しようとする課題] このように、従来のCCDあるいはCCDを用いた固体撮像
装置は、高集積化構造あるいは微細化構造を実現するた
めにシリコン基板表面に溝部を形成し、この溝部の内部
にCCDを形成することによって、平面占有面積を低減さ
せている。しかし、これらの構造は従来のいわゆるプレ
ーナ型構造を基板表面に形成した溝の内部に作り込んだ
構造に止まっている。したがって、固体撮像装置のよう
に感光領域と電荷転送領域との平面的配置は以前として
従来のプレーナ型と同様の構成をとらざるを得ない。し
たがって、基板表面上で電荷転送領域の平面占有面積を
さらに縮小化し集積度を向上させるには限界があった。
装置は、高集積化構造あるいは微細化構造を実現するた
めにシリコン基板表面に溝部を形成し、この溝部の内部
にCCDを形成することによって、平面占有面積を低減さ
せている。しかし、これらの構造は従来のいわゆるプレ
ーナ型構造を基板表面に形成した溝の内部に作り込んだ
構造に止まっている。したがって、固体撮像装置のよう
に感光領域と電荷転送領域との平面的配置は以前として
従来のプレーナ型と同様の構成をとらざるを得ない。し
たがって、基板表面上で電荷転送領域の平面占有面積を
さらに縮小化し集積度を向上させるには限界があった。
したがって、本発明は上記のような問題点を解消する
ためになされたもので、半導体基板の表面占有面積を減
少し、高集積化が可能な電荷転送装置を提供すること、
およびこのような電荷提供装置を備えた固体撮像装置を
提供することおよびその製造方法を提供することを目的
とする。
ためになされたもので、半導体基板の表面占有面積を減
少し、高集積化が可能な電荷転送装置を提供すること、
およびこのような電荷提供装置を備えた固体撮像装置を
提供することおよびその製造方法を提供することを目的
とする。
[課題を解決するための手段] 請求項(1)に係る発明による電荷転送装置は、第1
導電型の半導体基板と、第1導電型の不純物領域と、第
1転送電極と、第2転送電極と、絶縁分離手段と、表面
チャネルストップ層とを備える。
導電型の半導体基板と、第1導電型の不純物領域と、第
1転送電極と、第2転送電極と、絶縁分離手段と、表面
チャネルストップ層とを備える。
第1導電型の半導体基板は、主表面と、この主表面に
電荷転送方向に延びるように形成され、かつ互いに離隔
する両側面とその両側面を連結する底面とを有する凹溝
とを備える。第2導電型の不純物領域は、凹溝の両側面
の各々に互いに独立して形成されている。
電荷転送方向に延びるように形成され、かつ互いに離隔
する両側面とその両側面を連結する底面とを有する凹溝
とを備える。第2導電型の不純物領域は、凹溝の両側面
の各々に互いに独立して形成されている。
第1転送電極は、凹溝の一方の側面上に形成された不
純物領域の表面上に絶縁膜を介し、かつ電荷転送方向に
沿って交互に整列した複数の第1および第2電極を含
む。第1電極の両端は、隣接する第2電極の上部に絶縁
膜を介在して乗上げて形成されている。
純物領域の表面上に絶縁膜を介し、かつ電荷転送方向に
沿って交互に整列した複数の第1および第2電極を含
む。第1電極の両端は、隣接する第2電極の上部に絶縁
膜を介在して乗上げて形成されている。
第2転送電極は、凹溝の他方の側面上に形成された不
純物領域の表面上に絶縁膜を介し、かつ、電荷転送方向
に沿って交互に整列した複数の第3および第4電極を含
む。第3電極の両端は、隣接する第4電極の上部に絶縁
膜を介在して乗上げて形成されている。
純物領域の表面上に絶縁膜を介し、かつ、電荷転送方向
に沿って交互に整列した複数の第3および第4電極を含
む。第3電極の両端は、隣接する第4電極の上部に絶縁
膜を介在して乗上げて形成されている。
絶縁分離手段は、凹溝の底部に形成され、凹溝の両側
面の各々に形成された不純物領域間を電気的に絶縁分離
するためのものである。
面の各々に形成された不純物領域間を電気的に絶縁分離
するためのものである。
第1導電型の表面チャネルストップ層は、凹溝の両側
面と半導体基板の主表面とが交わるコーナー部に形成さ
れ、半導体基板の濃度よりも高い不純物濃度を有する。
面と半導体基板の主表面とが交わるコーナー部に形成さ
れ、半導体基板の濃度よりも高い不純物濃度を有する。
請求項(2)に係る発明による固体撮像装置は、第1
導電型の半導体基板と、第1光電変換素子列と、第2光
電変換素子列と、複数個のトランスファゲートトランジ
スタと、第2導電型の不純物領域と、第1電荷転送素子
と、第2電荷転送素子と、絶縁分離手段とを備える。
導電型の半導体基板と、第1光電変換素子列と、第2光
電変換素子列と、複数個のトランスファゲートトランジ
スタと、第2導電型の不純物領域と、第1電荷転送素子
と、第2電荷転送素子と、絶縁分離手段とを備える。
第1導電型の半導体基板は、主表面と、この主表面に
互いに平行に延びるように複数個形成され、互いに離隔
する両側面とその両側面を連結する底面とを備えた凹溝
とを有する。
互いに平行に延びるように複数個形成され、互いに離隔
する両側面とその両側面を連結する底面とを備えた凹溝
とを有する。
第1光電変換素子列は、凹溝の一方の側面に接近する
半導体基板の主表面上に位置し、凹溝に沿って複数個配
列され入射光に応じて信号電荷を発生させる。
半導体基板の主表面上に位置し、凹溝に沿って複数個配
列され入射光に応じて信号電荷を発生させる。
第2光電変換素子列は、凹溝に他方の側面に近接する
半導体基板の主表面上に位置し、凹溝に沿って複数個配
列され、入射光に応じて信号電荷を発生させる。
半導体基板の主表面上に位置し、凹溝に沿って複数個配
列され、入射光に応じて信号電荷を発生させる。
複数個のトランスファゲートトランジスタは、第1光
電変換素子列および第2光電変換素子列を構成する光電
変換素子で発生した信号電荷を取出す。
電変換素子列および第2光電変換素子列を構成する光電
変換素子で発生した信号電荷を取出す。
第2導電型の不純物領域は、凹溝の両側面の各々に互
いに独立して形成される。
いに独立して形成される。
第1電荷転送素子は、凹溝の一方の側面上に形成さ
れ、トランスファゲートトランジスタの動作によって第
1光電変換素子列の光電変換素子から取出された信号電
荷を第2導電型の不純物領域に沿って所定の位置まで転
送する複数の転送電極を含む。
れ、トランスファゲートトランジスタの動作によって第
1光電変換素子列の光電変換素子から取出された信号電
荷を第2導電型の不純物領域に沿って所定の位置まで転
送する複数の転送電極を含む。
第2電荷転送素子は、凹溝の他方の側面上に形成さ
れ、トランスファゲートトランジスタの動作によって第
2光電変換素子列の光電変換素子から取出された信号電
荷を第2導電型の不純物領域に沿って所定位置まで転送
する複数の転送電極を含む。
れ、トランスファゲートトランジスタの動作によって第
2光電変換素子列の光電変換素子から取出された信号電
荷を第2導電型の不純物領域に沿って所定位置まで転送
する複数の転送電極を含む。
絶縁分離手段は、凹溝の底部に形成され、凹溝の一方
の側部に形成された第1電荷転送素子と、凹溝の他方の
側部に形成された第2電荷転送素子とを電気的に絶縁分
離する。
の側部に形成された第1電荷転送素子と、凹溝の他方の
側部に形成された第2電荷転送素子とを電気的に絶縁分
離する。
第1電荷転送素子の複数の転送電極は、信号電荷を転
送する方向に沿って交互に整列した複数の第1および第
2電極を含み、第1電極の両端が隣接する第2電極の上
部に絶縁膜を介して乗上げて形成されている。
送する方向に沿って交互に整列した複数の第1および第
2電極を含み、第1電極の両端が隣接する第2電極の上
部に絶縁膜を介して乗上げて形成されている。
第2電荷転送素子の複数の転送電極は、信号電荷を転
送する方向に沿って交互に整列した複数の第3および第
4電極を含み、第3電極の両端が隣接する第4電極の上
部に絶縁膜を介して乗上げて形成されている。
送する方向に沿って交互に整列した複数の第3および第
4電極を含み、第3電極の両端が隣接する第4電極の上
部に絶縁膜を介して乗上げて形成されている。
固体撮像装置は、さらに、凹溝の両側面と半導体基板
の主表面とが交わるコーナー部に形成され、半導体基板
の濃度よりも高い不純物濃度を有する第1導電型の主表
面チャネルストップ層を備える。
の主表面とが交わるコーナー部に形成され、半導体基板
の濃度よりも高い不純物濃度を有する第1導電型の主表
面チャネルストップ層を備える。
請求項(3)は、絶縁分離手段を具体的に規定してい
る。絶縁分離手段は、凹溝の底部において局所酸化法に
よって形成された厚い酸化膜と、この酸化膜の下に形成
され半導体基板の濃度よりも高い不純物濃度を有する第
1導電型のチャネルストッパとを備える。
る。絶縁分離手段は、凹溝の底部において局所酸化法に
よって形成された厚い酸化膜と、この酸化膜の下に形成
され半導体基板の濃度よりも高い不純物濃度を有する第
1導電型のチャネルストッパとを備える。
さらに、請求項(4)に係る発明による固体撮像装置
の製造方法は、以下の工程を備えている。
の製造方法は、以下の工程を備えている。
a.第1導電型の半導体基板表面に選択的に素子分離用絶
縁膜を形成する工程。
縁膜を形成する工程。
b.半導体基板表面に第2導電型の第1不純物領域を形成
する工程。
する工程。
c.半導体基板表面の所定の領域に凹溝を形成する工程 d.凹溝の両側面に第2導電型の第2不純物領域を形成す
る工程 e.第2不純物領域と半導体基板の主表面の間に高濃度の
第1導電型の第3不純物領域を形成する工程 f.半導体基板の主表面上および凹溝の内部に第1絶縁膜
を形成する工程 g.第1絶縁膜の表面上に多結晶シリコン層を形成し、所
定の形状にパターニングする工程。
る工程 e.第2不純物領域と半導体基板の主表面の間に高濃度の
第1導電型の第3不純物領域を形成する工程 f.半導体基板の主表面上および凹溝の内部に第1絶縁膜
を形成する工程 g.第1絶縁膜の表面上に多結晶シリコン層を形成し、所
定の形状にパターニングする工程。
h.第1絶縁膜および多結晶シリコン層の表面上に第2絶
縁膜を形成する工程。
縁膜を形成する工程。
i.多結晶シリコン層の表面上にレジストを塗布し、パタ
ーニングすることによって凹溝の内部に形成された第2
絶縁膜表面を露出させる工程。
ーニングすることによって凹溝の内部に形成された第2
絶縁膜表面を露出させる工程。
j.レジストをマスクとして第2絶縁膜を異方性エッチン
グし、凹溝の底部に形成された多結晶シリコン層の表面
を露出させる工程。
グし、凹溝の底部に形成された多結晶シリコン層の表面
を露出させる工程。
k.レジストおよび第2絶縁膜をマスクとして多結晶シリ
コン層をエッチングする工程。
コン層をエッチングする工程。
[作用] 請求項(1)にかかる発明では、半導体基板表面に形
成した凹溝の両側面に各々独立した2つの電荷転送素子
を形成している。したがって、従来の1つの凹溝に1つ
の電荷転送素子を形成したものに比べて、装置の集積化
が図れる。さらに、第1転送電極は、電荷転送方向に沿
って交互に整列し、かつ凹溝の一方側面上でオーバラッ
プするように形成された第1および第2の電極を含み、
第2転送電極は、電荷転送方向に沿って交互に整列し、
かつ凹溝の他方側面上でオーバラップするように形成さ
れた第3および第4電極を含むので、電荷転送動作にお
いてポテンシャルの山が生じず電荷転送能力を向上させ
ることができる。
成した凹溝の両側面に各々独立した2つの電荷転送素子
を形成している。したがって、従来の1つの凹溝に1つ
の電荷転送素子を形成したものに比べて、装置の集積化
が図れる。さらに、第1転送電極は、電荷転送方向に沿
って交互に整列し、かつ凹溝の一方側面上でオーバラッ
プするように形成された第1および第2の電極を含み、
第2転送電極は、電荷転送方向に沿って交互に整列し、
かつ凹溝の他方側面上でオーバラップするように形成さ
れた第3および第4電極を含むので、電荷転送動作にお
いてポテンシャルの山が生じず電荷転送能力を向上させ
ることができる。
凹溝側面と基板の主表面とが交わるコーナー部や、基
板の主表面においては、表面欠陥が発生しやすい。そこ
で、請求項(1)に係る発明では、電荷転送領域となる
第2導電型の不純物領域を基板の主表面から離すため
に、凹溝の両側面と半導体基板の主表面とが交わるコー
ナー部に表面チャネルストップ層を形成している。これ
により電荷転送効率が高まる。
板の主表面においては、表面欠陥が発生しやすい。そこ
で、請求項(1)に係る発明では、電荷転送領域となる
第2導電型の不純物領域を基板の主表面から離すため
に、凹溝の両側面と半導体基板の主表面とが交わるコー
ナー部に表面チャネルストップ層を形成している。これ
により電荷転送効率が高まる。
また、請求項(2)に係る発明においては、固体撮像
装置の電荷転送領域に凹溝を形成し、この凹溝の両側面
に各々独立した電荷転送素子を形成している。そして、
この各々の電荷転送素子を半導体基板の主表面に形成さ
れた感光領域に対応して形成している。このために、2
つの感光領域に対応して1つの凹溝を形成し、さらにこ
の1つの凹溝の内部に2つの独立した電荷転送素子を形
成している。このために、半導体基板表面に形成する凹
溝の数を対応する感光領域の数に対して減少することが
でき、これによって高集積化を達成し、さらに感光領域
の開口率を向上させ、固体撮像装置の高解像度化を達成
している。さらに、電荷転送能力の向上に関しては、請
求項(1)に係る発明と同様に達成できる。
装置の電荷転送領域に凹溝を形成し、この凹溝の両側面
に各々独立した電荷転送素子を形成している。そして、
この各々の電荷転送素子を半導体基板の主表面に形成さ
れた感光領域に対応して形成している。このために、2
つの感光領域に対応して1つの凹溝を形成し、さらにこ
の1つの凹溝の内部に2つの独立した電荷転送素子を形
成している。このために、半導体基板表面に形成する凹
溝の数を対応する感光領域の数に対して減少することが
でき、これによって高集積化を達成し、さらに感光領域
の開口率を向上させ、固体撮像装置の高解像度化を達成
している。さらに、電荷転送能力の向上に関しては、請
求項(1)に係る発明と同様に達成できる。
請求項(3)に規定しているように、絶縁分離手段
が、厚い酸化膜と、この厚い酸化膜の下に形成されたチ
ャネルストッパとを備えることにより、凹溝の両側面に
独立して形成された第2導電型の不純物領域を、確実に
分離することができる。
が、厚い酸化膜と、この厚い酸化膜の下に形成されたチ
ャネルストッパとを備えることにより、凹溝の両側面に
独立して形成された第2導電型の不純物領域を、確実に
分離することができる。
さらに、請求項(4)に係る発明による固体撮像装置
の製造方法では、凹溝の内表面に沿って連続的に形成さ
れた転送電極層を通常のエッチング法を用いて分離除去
し、各々独立した転送電極を凹溝の両側面に形成するこ
とができる。したがって、凹溝の内部で簡単に絶縁分離
された2つの電荷転送素子を容易に製造することができ
る。
の製造方法では、凹溝の内表面に沿って連続的に形成さ
れた転送電極層を通常のエッチング法を用いて分離除去
し、各々独立した転送電極を凹溝の両側面に形成するこ
とができる。したがって、凹溝の内部で簡単に絶縁分離
された2つの電荷転送素子を容易に製造することができ
る。
[実施例] 以下、本発明の実施例について図を用いて詳細に説明
する。
する。
第1図は、請求項(1)にかかる発明の第1の実施例
を示す電荷転送装置の断面斜視図である。第1図を参照
して、p型シリコン基板1は、その主表面に垂直に形成
された凹溝2を有している。凹溝2は垂直な側壁面を有
し主面方向に長く延びて形成されている。凹溝2の両側
面にはn-不純物領域14、14が形成されている。凹溝2の
底部には互いに対向するn-不純物領域14、14の間に分離
酸化膜15が形成されている。分離酸化膜15はLOCOS(Loc
al Oxidation of Silicon)法を用いて形成される。分
離酸化膜15の下部領域にはチャネルストッパ17が形成さ
れている。チャネルストッパ17は2つのnチャネル領域
14、14が凹溝2の底部で接触することによってそれぞれ
のチャネルパケットが混合するのを避けるために設けら
れている。n-不純物領域14、14の上部にはp型シリコン
基板1より高濃度のp+不純物領域の表面チャネルストッ
プ層16が形成されている。表面チャネルストップ層16、
16は動作時において、n-不純物領域14内のチャージパケ
ットが基板表面にトラップされて転送効率を低下させる
のを防ぐために設けられている。そして、この表面チャ
ネルストップ層16の存在によって。本CCDはいわゆる埋
め込みチャネルCCDを構成している。また、凹溝2の内
側面およびp型シリコン基板1表面には絶縁膜3を介し
てポリシリコンからなる電極4が形成されている。電極
4は凹溝2の長手方向に沿って複数個形成されている。
そして、1個おきの電極4はその両端部が隣接する他の
電極4の上部に乗上げるように構成さている。
を示す電荷転送装置の断面斜視図である。第1図を参照
して、p型シリコン基板1は、その主表面に垂直に形成
された凹溝2を有している。凹溝2は垂直な側壁面を有
し主面方向に長く延びて形成されている。凹溝2の両側
面にはn-不純物領域14、14が形成されている。凹溝2の
底部には互いに対向するn-不純物領域14、14の間に分離
酸化膜15が形成されている。分離酸化膜15はLOCOS(Loc
al Oxidation of Silicon)法を用いて形成される。分
離酸化膜15の下部領域にはチャネルストッパ17が形成さ
れている。チャネルストッパ17は2つのnチャネル領域
14、14が凹溝2の底部で接触することによってそれぞれ
のチャネルパケットが混合するのを避けるために設けら
れている。n-不純物領域14、14の上部にはp型シリコン
基板1より高濃度のp+不純物領域の表面チャネルストッ
プ層16が形成されている。表面チャネルストップ層16、
16は動作時において、n-不純物領域14内のチャージパケ
ットが基板表面にトラップされて転送効率を低下させる
のを防ぐために設けられている。そして、この表面チャ
ネルストップ層16の存在によって。本CCDはいわゆる埋
め込みチャネルCCDを構成している。また、凹溝2の内
側面およびp型シリコン基板1表面には絶縁膜3を介し
てポリシリコンからなる電極4が形成されている。電極
4は凹溝2の長手方向に沿って複数個形成されている。
そして、1個おきの電極4はその両端部が隣接する他の
電極4の上部に乗上げるように構成さている。
このように、本実施例におけるCCDは、凹溝2の底部
に形成された分離酸化膜15によって電気的に絶縁分離さ
れた2つの電荷転送領域が凹溝2の両側面に形成されて
いる。これにより、シリコン基板1表面に占める電荷転
送領域の割合が大幅に低減し、高集積化が可能なCCDを
実現している。
に形成された分離酸化膜15によって電気的に絶縁分離さ
れた2つの電荷転送領域が凹溝2の両側面に形成されて
いる。これにより、シリコン基板1表面に占める電荷転
送領域の割合が大幅に低減し、高集積化が可能なCCDを
実現している。
次に、本実施例によるCCDの動作について第2図を用
いて説明する。第2図は、第1図において切断線II−II
に沿った方向からの断面斜視図を模式的に示し、さらに
動作状態を説明するためのポテンシャル図を付加したも
のである。さらに、本図では3相駆動のCCDの動作状態
を示している。凹溝2の長手方向に沿って複数個形成さ
れた電極4は3組ごとに各々3相のクロック電圧源φ
1、φ2、φ3に電極配線を介して接続されている。動
作において、まず何らかの方法で転送電荷である電子を
電荷転送領域14内に注入し、電極4の電圧をφ1>φ2
>φ3となるようにクロック電圧を印加する。すると、
電子は最もポテンシャルが低いφ1電極の対向するシリ
コン基板中に広がったポテンシャル井戸の底部にドリフ
トと熱拡散によって集まってくる。次に、φ3>φ1>
φ2となるように電極4にクロック電圧を印加すると、
今度はφ3電極の対向するシリコン基板中に広がるポテ
ンシャル井戸が最も低くなる。したがって、φ1電極の
対向するシリコン基板中に集まっていた電子はφ3電極
の対向するシリコン基板中に転送される。さらに、今度
はφ2>φ3>φ1となるように電極4にクロック電圧
を印加すると、φ3電極の対向するシリコン基板中にあ
った電子は今度はφ2電極の対向するシリコン基板中の
ポテンシャル井戸の底部に移動する。この操作を繰返し
行なうことによって、電荷転送領域内の電子が第2図の
矢印方向に転送される。
いて説明する。第2図は、第1図において切断線II−II
に沿った方向からの断面斜視図を模式的に示し、さらに
動作状態を説明するためのポテンシャル図を付加したも
のである。さらに、本図では3相駆動のCCDの動作状態
を示している。凹溝2の長手方向に沿って複数個形成さ
れた電極4は3組ごとに各々3相のクロック電圧源φ
1、φ2、φ3に電極配線を介して接続されている。動
作において、まず何らかの方法で転送電荷である電子を
電荷転送領域14内に注入し、電極4の電圧をφ1>φ2
>φ3となるようにクロック電圧を印加する。すると、
電子は最もポテンシャルが低いφ1電極の対向するシリ
コン基板中に広がったポテンシャル井戸の底部にドリフ
トと熱拡散によって集まってくる。次に、φ3>φ1>
φ2となるように電極4にクロック電圧を印加すると、
今度はφ3電極の対向するシリコン基板中に広がるポテ
ンシャル井戸が最も低くなる。したがって、φ1電極の
対向するシリコン基板中に集まっていた電子はφ3電極
の対向するシリコン基板中に転送される。さらに、今度
はφ2>φ3>φ1となるように電極4にクロック電圧
を印加すると、φ3電極の対向するシリコン基板中にあ
った電子は今度はφ2電極の対向するシリコン基板中の
ポテンシャル井戸の底部に移動する。この操作を繰返し
行なうことによって、電荷転送領域内の電子が第2図の
矢印方向に転送される。
次に、請求項(2)にかかる発明による固体撮像装置
の第1実施例について説明する。第3図は、固体撮像装
置の平面構造を模式的に示した平面構造模式図である。
第3図を参照して、固体撮像装置は画像信号を発生する
ために複数個配設された感光領域8(画素)と、感光領
域8で受けた画像信号を垂直方向に転送するための垂直
転送CCD18と、垂直転送CCD18により画像信号を転送する
ための信号を発生させるための垂直シフトレジスタ19
と、垂直転送CCD18により搬送された画像信号を水平方
向に転送するための水平転送CCD20とを含む。垂直転送C
CD18は感光領域8列の1列におき形成されている。従来
の固体撮像装置においては、感光領域8列と垂直転送CC
D18とが交互に配設されていた。したがって、第1実施
例のような構造は従来例、たとえば第14図に示されたも
のに比べ垂直転送CCD18領域の平面占有面積を低減し開
口率を向上し得ることが可能である。なお、一実施例に
おいては開口率75%を達成している。
の第1実施例について説明する。第3図は、固体撮像装
置の平面構造を模式的に示した平面構造模式図である。
第3図を参照して、固体撮像装置は画像信号を発生する
ために複数個配設された感光領域8(画素)と、感光領
域8で受けた画像信号を垂直方向に転送するための垂直
転送CCD18と、垂直転送CCD18により画像信号を転送する
ための信号を発生させるための垂直シフトレジスタ19
と、垂直転送CCD18により搬送された画像信号を水平方
向に転送するための水平転送CCD20とを含む。垂直転送C
CD18は感光領域8列の1列におき形成されている。従来
の固体撮像装置においては、感光領域8列と垂直転送CC
D18とが交互に配設されていた。したがって、第1実施
例のような構造は従来例、たとえば第14図に示されたも
のに比べ垂直転送CCD18領域の平面占有面積を低減し開
口率を向上し得ることが可能である。なお、一実施例に
おいては開口率75%を達成している。
第4図は、第3図中の切断線IV−IVで示された部分の
断面構造斜視図であり、垂直転送CCD18の概略構造を示
している。本実施例による垂直転送CCD18の構造の特徴
点は、半導体基板中に形成された凹溝の両側面部に独立
した2つの垂直転送CCD18、18が形成されていることで
ある。すなわち、第4図を参照して、p型シリコン基板
1表面には列方向に平行に延びた複数の凹溝2が形成さ
れている。凹溝2の両側面にはチャネル領域となるn-不
純物領域14、14が形成されている。p型シリコン基板1
の表面にはn型不純物領域11が形成されており、この領
域が感光領域8を構成する。各感光領域8は互いに分離
酸化膜21によって絶縁分離されている。凹溝2の底部に
は各々のn-不純物領域14、14の間を絶縁分離するための
分離酸化膜15が形成されている。また、n-不純物領域1
4、14の上部とp型シリコン基板1表面との間には高濃
度のp+不純物領域の表面チャネルストップ層16、16が形
成されている。さらに、n-不純物領域14、14の周囲を取
り巻くように高濃度のp+不純物領域のポテンシャル障壁
22が形成されている。さらに、凹溝2の内表面およびp
型シリコン基板1の表面上には絶縁膜3を介してポリシ
リコンからなる電極4が形成されている。電極4は感光
領域8の各々に対応して凹溝2の長手方向に複数個配列
されている。ゲート電極4の一部は感光領域8から信号
電荷を読出すためのトランスファゲートのゲート電極13
を有している。
断面構造斜視図であり、垂直転送CCD18の概略構造を示
している。本実施例による垂直転送CCD18の構造の特徴
点は、半導体基板中に形成された凹溝の両側面部に独立
した2つの垂直転送CCD18、18が形成されていることで
ある。すなわち、第4図を参照して、p型シリコン基板
1表面には列方向に平行に延びた複数の凹溝2が形成さ
れている。凹溝2の両側面にはチャネル領域となるn-不
純物領域14、14が形成されている。p型シリコン基板1
の表面にはn型不純物領域11が形成されており、この領
域が感光領域8を構成する。各感光領域8は互いに分離
酸化膜21によって絶縁分離されている。凹溝2の底部に
は各々のn-不純物領域14、14の間を絶縁分離するための
分離酸化膜15が形成されている。また、n-不純物領域1
4、14の上部とp型シリコン基板1表面との間には高濃
度のp+不純物領域の表面チャネルストップ層16、16が形
成されている。さらに、n-不純物領域14、14の周囲を取
り巻くように高濃度のp+不純物領域のポテンシャル障壁
22が形成されている。さらに、凹溝2の内表面およびp
型シリコン基板1の表面上には絶縁膜3を介してポリシ
リコンからなる電極4が形成されている。電極4は感光
領域8の各々に対応して凹溝2の長手方向に複数個配列
されている。ゲート電極4の一部は感光領域8から信号
電荷を読出すためのトランスファゲートのゲート電極13
を有している。
次に、本実施例の固体撮像装置の動作について第5A図
ないし第5C図を用いて説明する。これらの図は、感光領
域と読出ゲート領域と電荷転送部のポテンシャルと信号
電荷の推移を表したものである。まず第5A図において、
入射光に応じて感光領域8に信号電荷23が蓄積される。
このとき、読出ゲートは閉じられている。
ないし第5C図を用いて説明する。これらの図は、感光領
域と読出ゲート領域と電荷転送部のポテンシャルと信号
電荷の推移を表したものである。まず第5A図において、
入射光に応じて感光領域8に信号電荷23が蓄積される。
このとき、読出ゲートは閉じられている。
次に、第5B図において、或る一定期間感光領域8に電
荷を蓄積した後、読出ゲートを開いて感光領域に蓄積さ
れた信号電荷を同時に電荷転送部へ読出す。
荷を蓄積した後、読出ゲートを開いて感光領域に蓄積さ
れた信号電荷を同時に電荷転送部へ読出す。
さらに、第5C図において、再び読出ゲートを閉じ、電
荷転送部を構成する垂直転送CCDで信号電荷23を所定方
向に転送する。
荷転送部を構成する垂直転送CCDで信号電荷23を所定方
向に転送する。
以上の操作の繰返しにより1つの凹溝に形成された2
つの電荷転送手段で両側の画素列の信号電荷を同時に読
出すことができる。
つの電荷転送手段で両側の画素列の信号電荷を同時に読
出すことができる。
次に、請求項(2)にかかる発明の第2の実施例につ
いて第6図を用いて説明する。第6図に示した第2の実
施例は第4図に示した固体撮像装置の構造に対して凹溝
2の底部に形成される絶縁分離手段の構成が異なるもの
である。すなわち、第2の実施例では凹溝2の内表面に
形成される電極4を凹溝2の底部において分離し、その
間を絶縁膜で充填している。このような構造によって、
凹溝2の一方側の側面に形成される垂直転送CCD18と、
他方の側面に形成される垂直転送CCD18とが電気的に絶
縁分離される。
いて第6図を用いて説明する。第6図に示した第2の実
施例は第4図に示した固体撮像装置の構造に対して凹溝
2の底部に形成される絶縁分離手段の構成が異なるもの
である。すなわち、第2の実施例では凹溝2の内表面に
形成される電極4を凹溝2の底部において分離し、その
間を絶縁膜で充填している。このような構造によって、
凹溝2の一方側の側面に形成される垂直転送CCD18と、
他方の側面に形成される垂直転送CCD18とが電気的に絶
縁分離される。
第7A図ないし第7H図は、第2の実施例による固体撮像
装置の製造方法を順に示した製造工程断面図である。こ
れらの図を参照して、第6図に示した固体撮像装置の製
造工程について説明する。
装置の製造方法を順に示した製造工程断面図である。こ
れらの図を参照して、第6図に示した固体撮像装置の製
造工程について説明する。
まず第7A図に示すように、p型シリコン基板1表面の
所定領域に素子分離用の分離酸化膜21をLOCOS法などを
用いて形成する。その後、p型シリコン基板1表面にn
型不純物をイオン注入し、感光領域8を構成するn型不
純物領域11を形成する。
所定領域に素子分離用の分離酸化膜21をLOCOS法などを
用いて形成する。その後、p型シリコン基板1表面にn
型不純物をイオン注入し、感光領域8を構成するn型不
純物領域11を形成する。
次に、第7B図に示すように、p型シリコン基板1表面
の所定領域にレジストパターン33をマスクとして異方性
エッチング法を用いて凹溝2を形成する。一例として、
凹溝の幅は1μmである。
の所定領域にレジストパターン33をマスクとして異方性
エッチング法を用いて凹溝2を形成する。一例として、
凹溝の幅は1μmである。
さらに、第7C図に示すように、レジストパターン33を
マスクとして斜めイオン注入法を用いて凹溝2の両側面
にn型不純物イオン24をイオン注入し、CCDのnチャネ
ル領域を構成するn-不純物領域14、14を形成する。n-不
純物領域14、14の底部側への深さは、不純物イオンの入
射角を調整することにより制御される。
マスクとして斜めイオン注入法を用いて凹溝2の両側面
にn型不純物イオン24をイオン注入し、CCDのnチャネ
ル領域を構成するn-不純物領域14、14を形成する。n-不
純物領域14、14の底部側への深さは、不純物イオンの入
射角を調整することにより制御される。
さらに、第7D図に示すように、再度斜めイオン注入法
を用いて凹溝2の上部とp型シリコン基板1表面との交
差部近傍にボロン(B)などのp型不純物領域25をイオ
ン注入し、高濃度のp+不純物領域からなる表面チャネル
ストップ層16を形成する。
を用いて凹溝2の上部とp型シリコン基板1表面との交
差部近傍にボロン(B)などのp型不純物領域25をイオ
ン注入し、高濃度のp+不純物領域からなる表面チャネル
ストップ層16を形成する。
次に、第7E図に示すように、p型シリコン基板1の表
面および凹溝2の内表面上に熱酸化法を用いてシリコン
酸化膜などの絶縁膜3を形成する。さらに、絶縁膜3の
表面上にポリシリコン層を形成する。その後、このポリ
シリコン層を所定の形状にパターニングして電極4を形
成する。さらに引き続いて、電極4の表面上および絶縁
膜3の表面上にシリコン酸化膜27を形成する。
面および凹溝2の内表面上に熱酸化法を用いてシリコン
酸化膜などの絶縁膜3を形成する。さらに、絶縁膜3の
表面上にポリシリコン層を形成する。その後、このポリ
シリコン層を所定の形状にパターニングして電極4を形
成する。さらに引き続いて、電極4の表面上および絶縁
膜3の表面上にシリコン酸化膜27を形成する。
そして、第7F図に示すように、シリコン酸化膜27の表
面上にレジスト28を塗布し、パターニングすることによ
り凹溝2の内部に位置するシリコン酸化膜27の表面上の
みを露出させる。
面上にレジスト28を塗布し、パターニングすることによ
り凹溝2の内部に位置するシリコン酸化膜27の表面上の
みを露出させる。
次に、第7G図に示すように、パターニングされたレジ
スト28をマスクとしてシリコン酸化膜27を異方性エッチ
ングを用いて凹溝2の底部上に位置するシリコン酸化膜
27を部分的に除去する。このエッチングによって凹溝2
の底面上に位置する電極4の表面が露出する。
スト28をマスクとしてシリコン酸化膜27を異方性エッチ
ングを用いて凹溝2の底部上に位置するシリコン酸化膜
27を部分的に除去する。このエッチングによって凹溝2
の底面上に位置する電極4の表面が露出する。
そして、第7H図に示すように、レジスト28およびシリ
コン酸化膜27をマスクとして電極4を異方性エッチング
し、凹溝2の底面上に位置する電極4の部分を選択的に
除去する。これによって、凹溝2の一方側の側面上と他
方側の側面上に形成される電極4が分離される。
コン酸化膜27をマスクとして電極4を異方性エッチング
し、凹溝2の底面上に位置する電極4の部分を選択的に
除去する。これによって、凹溝2の一方側の側面上と他
方側の側面上に形成される電極4が分離される。
この後、レジスト28を除去する。以上の工程によって
第6図に示した構造の固体撮像装置の主要部が製造され
る。
第6図に示した構造の固体撮像装置の主要部が製造され
る。
なお、第7A図ないし第7D図に示した工程は上記の第1
の実施例の構造あるいは後述する他の実施例の構造の製
造工程においても用いられるものである。
の実施例の構造あるいは後述する他の実施例の構造の製
造工程においても用いられるものである。
次に請求項(2)の発明による固体撮像装置の第3の
実施例について説明する。第8図は、第4図に示した固
体撮像装置の断面構造に対応する断面構造図である。第
3の実施例の特徴は、凹溝2の底部に形成される絶縁分
離構造が異なることである。すなわち、第3の実施例で
は、凹溝2の底部にSOG(Spin−on−Glass)層29を構成
し、凹溝2の両側面に形成されるn-不純物領域14、14の
間の絶縁分離を行なっている。SOGは粘性が低いため、
微細な凹溝の底部にも容易に埋込むことができる。
実施例について説明する。第8図は、第4図に示した固
体撮像装置の断面構造に対応する断面構造図である。第
3の実施例の特徴は、凹溝2の底部に形成される絶縁分
離構造が異なることである。すなわち、第3の実施例で
は、凹溝2の底部にSOG(Spin−on−Glass)層29を構成
し、凹溝2の両側面に形成されるn-不純物領域14、14の
間の絶縁分離を行なっている。SOGは粘性が低いため、
微細な凹溝の底部にも容易に埋込むことができる。
さらに、第9図は、第8図と同様凹溝に底部の素子分
離構造のみ異なる第4の実施例を示す断面構造図であ
る。第4の実施例では、凹溝2の底部に電気的に浮遊状
態のポリシリコン層30を形成している。そして、これに
よってn-不純物領域14、14間にチャネルが形成されるの
を防止し、絶縁分離を図っている。
離構造のみ異なる第4の実施例を示す断面構造図であ
る。第4の実施例では、凹溝2の底部に電気的に浮遊状
態のポリシリコン層30を形成している。そして、これに
よってn-不純物領域14、14間にチャネルが形成されるの
を防止し、絶縁分離を図っている。
さらに、第10図は、第4図に示した固体撮像装置の第
5の実施例を示す断面構造図である。第5の実施例で
は、p型シリコン基板1中に高濃度のp+不純物領域のp
ウェル領域31を形成し、このpウェル領域31中にCCDを
形成したことを特徴としている。pウェル領域31は第4
図に示す構造のポテンシャル障壁22と同様の働きをなす
ものである。すなわち、感光領域8のpn接合領域に蓄積
された光電荷が増大して溢れ出た場合、直接CCDのn-不
純物領域領域14中に侵入するのを防止する働きをなす。
そして、このpウェル領域31を有する構造は第6図、第
8図、第9図に示した素子分離構造と相互に組合わせて
適用することがあ可能である。
5の実施例を示す断面構造図である。第5の実施例で
は、p型シリコン基板1中に高濃度のp+不純物領域のp
ウェル領域31を形成し、このpウェル領域31中にCCDを
形成したことを特徴としている。pウェル領域31は第4
図に示す構造のポテンシャル障壁22と同様の働きをなす
ものである。すなわち、感光領域8のpn接合領域に蓄積
された光電荷が増大して溢れ出た場合、直接CCDのn-不
純物領域領域14中に侵入するのを防止する働きをなす。
そして、このpウェル領域31を有する構造は第6図、第
8図、第9図に示した素子分離構造と相互に組合わせて
適用することがあ可能である。
さらに、第4図に示した固体撮像装置の構造におい
て、第7A図ないし第7D図を用いて説明した製造工程と異
なる第6の実施例について第11A図ないし第11F図を用い
て説明する。まず、第11A図に示すように、p型シリコ
ン基板1表面の所定領域に基板より高濃度のp型不純物
領域であるチャネルストッパ32を形成し、さらにチャネ
ルストッパ32の上部にLOCOS法を用いて素子分離用の分
離酸化膜15を形成する。その後、p型シリコン基板1表
面にn型不純物24をイオン注入し、感光領域8のn型不
純物領域11を形成する。
て、第7A図ないし第7D図を用いて説明した製造工程と異
なる第6の実施例について第11A図ないし第11F図を用い
て説明する。まず、第11A図に示すように、p型シリコ
ン基板1表面の所定領域に基板より高濃度のp型不純物
領域であるチャネルストッパ32を形成し、さらにチャネ
ルストッパ32の上部にLOCOS法を用いて素子分離用の分
離酸化膜15を形成する。その後、p型シリコン基板1表
面にn型不純物24をイオン注入し、感光領域8のn型不
純物領域11を形成する。
次に、第11B図に所定ように、p型シリコン基板1表
面の凹溝を形成すべき領域に形成された分離酸化膜15の
みを選択的にエッチング除去する。さらにその後、分離
酸化膜15を除去した位置に凹溝2をエッチング法を用い
て形成する。この際、凹溝2の上部にはチャネルストッ
パ32が残余し、これがCCDの表面チャネルストップ層16
を構成することになる。
面の凹溝を形成すべき領域に形成された分離酸化膜15の
みを選択的にエッチング除去する。さらにその後、分離
酸化膜15を除去した位置に凹溝2をエッチング法を用い
て形成する。この際、凹溝2の上部にはチャネルストッ
パ32が残余し、これがCCDの表面チャネルストップ層16
を構成することになる。
さらに、第11C図に示すように、斜めイオン注入法を
用いて凹溝2の両側面にp型不純物イオン25を注入し、
高濃度のp+不純物領域からなるポテンシャル障壁22を形
成する。
用いて凹溝2の両側面にp型不純物イオン25を注入し、
高濃度のp+不純物領域からなるポテンシャル障壁22を形
成する。
さらに、第11D図に示すように、再度斜めイオン注入
法を用いてn型不純物イオン24を凹溝2の両側面にイオ
ン注入し、nチャネルを構成するn-不純物領域14、14を
形成する。
法を用いてn型不純物イオン24を凹溝2の両側面にイオ
ン注入し、nチャネルを構成するn-不純物領域14、14を
形成する。
さらに、第11E図に示すように、p型シリコン基板1
表面および凹溝2の内表面上に絶縁膜3を形成する。
表面および凹溝2の内表面上に絶縁膜3を形成する。
以下の製造工程は第7E図ないし第7H図に示されたもの
と同様の工程が行なわれ、第11F図に示す固体撮像装置
が製造される。
と同様の工程が行なわれ、第11F図に示す固体撮像装置
が製造される。
本実施例による製造方法では、分離酸化物15の下部領
域に形成されるチャネルストッパ32を利用して、感光領
域8分離用の素子分離構造を製造する工程と同一工程に
おいてCCDの表面チャネルストップ層16を形成してい
る。これによって、表面チャネルストップ層16の形成を
容易にしている。
域に形成されるチャネルストッパ32を利用して、感光領
域8分離用の素子分離構造を製造する工程と同一工程に
おいてCCDの表面チャネルストップ層16を形成してい
る。これによって、表面チャネルストップ層16の形成を
容易にしている。
このように、第4図に示した固体撮像装置に対しては
第2ないし第6の実施例で説明したように多くの変形例
が構成されている。すなわち、第4図に示した構造を基
本として、第1のグループの変形例は、凹溝2の底部に
形成される素子分離構造であり、これは第6図に示す電
極4の分離構造、第8図に示すSOG層29を用いた分離構
造、および第9図に示すポリシリコン層30を用いた分離
構造が含まれる。次に第2の変形例として、感光領域8
からnチャネル領域14、14への信号電荷のリーク防止と
して、第4図に示すポテンシャル障壁構造22および第10
図に示すpウェル領域31構造とが含まれる。さらに、第
3の製造方法に関する変形例として、第7A図ないし第7D
図に示す凹溝2およびnチャネル領域14、14の形成工
程、さらに第11A図ないし第11F図示される同様の製造工
程が含まれる。そして、第1、第2および第3の変形例
は相互に組合わせて実施することが可能である。
第2ないし第6の実施例で説明したように多くの変形例
が構成されている。すなわち、第4図に示した構造を基
本として、第1のグループの変形例は、凹溝2の底部に
形成される素子分離構造であり、これは第6図に示す電
極4の分離構造、第8図に示すSOG層29を用いた分離構
造、および第9図に示すポリシリコン層30を用いた分離
構造が含まれる。次に第2の変形例として、感光領域8
からnチャネル領域14、14への信号電荷のリーク防止と
して、第4図に示すポテンシャル障壁構造22および第10
図に示すpウェル領域31構造とが含まれる。さらに、第
3の製造方法に関する変形例として、第7A図ないし第7D
図に示す凹溝2およびnチャネル領域14、14の形成工
程、さらに第11A図ないし第11F図示される同様の製造工
程が含まれる。そして、第1、第2および第3の変形例
は相互に組合わせて実施することが可能である。
さらに、凹溝2の底部に形成される絶縁分離手段は、
第1図に示したCCDに対しても適用できることは言うま
でもない。
第1図に示したCCDに対しても適用できることは言うま
でもない。
[発明の効果] このように、本発明による電荷転送装置は、半導体基
板表面に形成した凹溝に底部を絶縁分離し、その両側面
に各々独立した電荷底部素子を形成したので、半導体基
板の表面占有面積を縮小化し、装置全体の高集積化を達
成することができる。さらに、このような電荷転送素子
を用いた固体撮像装置は、複数の感光領域例の間に形成
される垂直電荷転送領域を1列おきに配置することがで
き、これによって電荷転送領域の表面占有面積を低減
し、開口率を向上させ、固体撮像装置の感度を向上させ
ることができる。
板表面に形成した凹溝に底部を絶縁分離し、その両側面
に各々独立した電荷底部素子を形成したので、半導体基
板の表面占有面積を縮小化し、装置全体の高集積化を達
成することができる。さらに、このような電荷転送素子
を用いた固体撮像装置は、複数の感光領域例の間に形成
される垂直電荷転送領域を1列おきに配置することがで
き、これによって電荷転送領域の表面占有面積を低減
し、開口率を向上させ、固体撮像装置の感度を向上させ
ることができる。
さらに、本発明による製造方法は、微細な凹溝の側壁
に形成され、凹溝の底部で絶縁分離・独立した電荷転送
領域を容易に形成することができる。
に形成され、凹溝の底部で絶縁分離・独立した電荷転送
領域を容易に形成することができる。
第1図は、第1の発明による電荷転送装置の構造を示す
断面斜視図である。第2図は、第1図に示した電荷転送
装置の動作を説明するための動作説明図である。 第3図は、第2の発明による固体撮像装置の平面構造を
模式的に示した平面構造模式図である。第4図は、第3
図の切断線IV−IVに示した方向からの断面構造を示した
断面構造斜視図である。第5A図、第5B図および第5C図
は、第3図、第4図に示した固体撮像装置の動作状態を
説明するための動作説明図である。第6図は、第2の発
明による固体撮像装置の第2の実施例を示す断面構造図
である。第7A図、第7B図、第7C図、第7D図、第7E図、第
7F図、第7G図および第7H図は、第6図に示した固体撮像
装置の製造工程を順に示した製造工程断面図である。第
8図は、第2の発明による固体撮像装置の第3の実施例
を示す断面構造図である。第9図は、さらに第4の実施
例を示す断面構造図である。第10図は、さらに第5の実
施例を示す固体撮像装置の断面構造図である。第11A
図、第11B図、第11C図、第11D図、第11E図および第11F
図は、第4図に示した固体撮像装置の他の製造方法を示
す製造工程断面図である。 第12図は、従来の電荷転送装置の断面構造を示す断面構
造斜視図であり、第13図は、第12図に示した電荷転送装
置の平面構造模式図である。第14図は、従来の固体撮像
装置の平面構造図であり、第15図は、第14図に示した切
断線I−Iに沿った方向からの断面構造図である。 図において、1はp型シリコン基板、2は凹溝、3は絶
縁膜、4は電極、8は感光領域、11は感光領域を構成す
るn型不純物領域、13はゲート電極、14はn-不純物領域
(nチャネル領域)、15は分離酸化膜、16は表面チャネ
ルストップ層、17はチャネルストッパ、18は垂直転送CC
D、22はポテンシャル障壁、29はSOG層、30はポリシリコ
ン層、31はpウェル領域を示している。 なお、各図中同一符号は同一または相当部分を示す。
断面斜視図である。第2図は、第1図に示した電荷転送
装置の動作を説明するための動作説明図である。 第3図は、第2の発明による固体撮像装置の平面構造を
模式的に示した平面構造模式図である。第4図は、第3
図の切断線IV−IVに示した方向からの断面構造を示した
断面構造斜視図である。第5A図、第5B図および第5C図
は、第3図、第4図に示した固体撮像装置の動作状態を
説明するための動作説明図である。第6図は、第2の発
明による固体撮像装置の第2の実施例を示す断面構造図
である。第7A図、第7B図、第7C図、第7D図、第7E図、第
7F図、第7G図および第7H図は、第6図に示した固体撮像
装置の製造工程を順に示した製造工程断面図である。第
8図は、第2の発明による固体撮像装置の第3の実施例
を示す断面構造図である。第9図は、さらに第4の実施
例を示す断面構造図である。第10図は、さらに第5の実
施例を示す固体撮像装置の断面構造図である。第11A
図、第11B図、第11C図、第11D図、第11E図および第11F
図は、第4図に示した固体撮像装置の他の製造方法を示
す製造工程断面図である。 第12図は、従来の電荷転送装置の断面構造を示す断面構
造斜視図であり、第13図は、第12図に示した電荷転送装
置の平面構造模式図である。第14図は、従来の固体撮像
装置の平面構造図であり、第15図は、第14図に示した切
断線I−Iに沿った方向からの断面構造図である。 図において、1はp型シリコン基板、2は凹溝、3は絶
縁膜、4は電極、8は感光領域、11は感光領域を構成す
るn型不純物領域、13はゲート電極、14はn-不純物領域
(nチャネル領域)、15は分離酸化膜、16は表面チャネ
ルストップ層、17はチャネルストッパ、18は垂直転送CC
D、22はポテンシャル障壁、29はSOG層、30はポリシリコ
ン層、31はpウェル領域を示している。 なお、各図中同一符号は同一または相当部分を示す。
Claims (4)
- 【請求項1】電荷を蓄える領域に電圧を印加することに
よって電荷を一定方向に転送する電荷転送装置であっ
て、 主表面と、この主表面に前記電荷転送方向に延びるよう
に形成され、かつ互いに離隔する両側面とその両側面を
連結する底面とを有する凹溝とを備えた第1導電型の半
導体基板と、 前記凹溝の両側面の各々に互いに独立して形成された第
2導電型の不純物領域と、 前記凹溝の一方の側面上に形成された前記不純物領域の
表面上に絶縁膜を介し、かつ前記電荷転送方向に沿って
交互に整列した複数の第1および第2電極を含み、前記
第1電極の両端が隣接する前記第2電極の上部に前記絶
縁膜を介在して乗上げて形成された第1転送電極と、 前記凹溝の他方の側面上に形成された前記不純物領域の
表面上に絶縁膜を介し、かつ、前記電荷転送方向に沿っ
て交互に整列した複数の第3および第4電極を含み、前
記第3電極の両端が隣接する前記第4電極の上部に前記
絶縁膜を介在して乗上げて形成された第2転送電極と、 前記凹溝の底部に形成され、前記凹溝の両側面の各々に
形成された不純物領域間を電気的に絶縁分離するための
絶縁分離手段と、 前記凹溝の両側面と前記半導体基板の主表面とが交わる
コーナー部に形成され、前記半導体基板の濃度よりも高
い不純物濃度を有する第1導電型の表面チャネルストッ
プ層とを備えた、電荷転送装置。 - 【請求項2】入射光を信号電荷に変換し所定の位置に出
力する固体撮像装置であって、 主表面と、この主表面に互いに平行に延びるように複数
個形成され、互いに離隔する両側面とその両側面を連結
する底面とを備えた凹溝とを有する第1導電型の半導体
基板と、 前記凹溝の一方の側面に近接する前記半導体基板の主表
面上に位置し、前記凹溝に沿って複数個配列され入射光
に応じて信号電荷を発生させる第1光電変換素子列と、 前記凹溝の他方の側面に近接する前記半導体基板の主表
面上に位置し、前記凹溝に沿って複数個配列され、入射
光に応じて信号電荷を発生させる第2光電変換素子列
と、 前記第1光電変換素子列および第2光電変換素子列を構
成する光電変換素子で発生した信号電荷を取出す複数個
のトランスファゲートトランジスタと、 前記凹溝の両側面の各々に互いに独立して形成された第
2導電型の不純物領域と、 前記凹溝の一方の側面上に形成され、前記トランスファ
ゲートトランジスタの動作によって前記第1光電変換素
子列の光電変換素子から取出された前記信号電荷を前記
第2導電型の不純物領域に沿って所定の位置まで転送す
る複数の転送電極を含む第1電荷転送素子と、 前記凹溝の他方の側面上に形成され、前記トランスファ
ゲートトランジスタの動作によって前記第2光電変換素
子列の光電変換素子から取出された前記信号電荷を前記
第2導電型の不純物領域に沿って所定の位置まで転送す
る複数の転送電極を含む第2電荷転送素子と、 前記凹溝の底部に形成され、前記凹溝の一方の側部に形
成された第1電荷転送素子と、前記凹溝の他方の側部に
形成された第2電荷転送素子とを電気的に絶縁分離する
絶縁分離手段とを備え、 前記第1電荷転送素子の複数の前記転送電極は、前記信
号電荷を転送する方向に沿って交互に整列した複数の第
1および第2電極を含み、前記第1電極の両端が隣接す
る前記第2電極の上部に絶縁膜を介して乗り上げて形成
されており、 前記第2電荷転送素子の複数の前記転送電極は、前記信
号電荷を転送する方向に沿って交互に整列した複数の第
3および第4電極を含み、前記第3電極の両端が隣接す
る前記第4電極の上部に絶縁膜を介して乗上げて形成さ
れており、 前記凹溝の両側面と前記半導体基板の主表面とが交わる
コーナー部に形成され、前記半導体基板の濃度よりも高
い不純物濃度を有する第1導電型の表面チャネルストッ
プ層を備える、固体撮像装置。 - 【請求項3】前記絶縁分離手段は、前記凹溝の底部にお
いて局所酸化法によって形成された厚い酸化膜と、この
酸化膜の下に形成され前記半導体基板の濃度よりも高い
不純物濃度を有する第1導電型のチャネルストッパとを
備える、請求項1または2に記載の装置。 - 【請求項4】第1導電型の半導体基板表面に選択的に素
子分離用絶縁膜を形成する工程と、 前記半導体基板表面に第2導電型の第1不純物領域を形
成する工程と、 前記半導体基板表面の所定の領域に凹溝を形成する工程
と、 前記凹溝の両側面に第2導電型の第2不純物領域を形成
する工程と、 前記第2不純物領域と前記半導体基板の主表面の間に高
濃度の第1導電型の第3不純物領域を形成する工程と、 前記半導体基板の主表面上および前記凹溝の内部に第1
絶縁膜を形成する工程と、 前記第1絶縁膜の表面上に多結晶シリコン層を形成し、
所定の形状にパターニングする工程と、 前記第1絶縁膜および前記多結晶シリコン層の表面上に
第2絶縁膜を形成する工程と、 前記多結晶シリコン層の表面上にレジストを塗布し、パ
ターニングすることによって前記凹溝の内部に形成され
た前記第2絶縁膜表面を露出させる工程と、 前記レジストをマスクとして前記第2絶縁膜を異方性エ
ッチングし、前記凹溝の底部に形成された前記多結晶シ
リコン層の表面を露出させる工程と、 前記レジストおよび前記第2絶縁膜をマスクとして前記
多結晶シリコン層をエッチングする工程とを備えた、固
体撮像装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321564A JP2517375B2 (ja) | 1988-12-19 | 1988-12-19 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
US07/446,261 US5029321A (en) | 1988-12-19 | 1989-12-05 | Solid state image sensing device formed of charge coupled devices |
DE3941944A DE3941944C2 (de) | 1988-12-19 | 1989-12-19 | Ladungsgekoppelte Vorrichtungen zum Verschieben von Ladungen und Verfahren zu deren Herstellung |
US07/685,802 US5086010A (en) | 1988-12-19 | 1991-04-16 | Method for manufacturing solid state image sensing device formed of charge coupled devices on side surfaces of trenches |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321564A JP2517375B2 (ja) | 1988-12-19 | 1988-12-19 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02164072A JPH02164072A (ja) | 1990-06-25 |
JP2517375B2 true JP2517375B2 (ja) | 1996-07-24 |
Family
ID=18133979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63321564A Expired - Fee Related JP2517375B2 (ja) | 1988-12-19 | 1988-12-19 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5029321A (ja) |
JP (1) | JP2517375B2 (ja) |
DE (1) | DE3941944C2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2538024B2 (ja) * | 1989-02-07 | 1996-09-25 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP2775990B2 (ja) * | 1990-05-08 | 1998-07-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2551203B2 (ja) * | 1990-06-05 | 1996-11-06 | 三菱電機株式会社 | 半導体装置 |
DE69125323T2 (de) * | 1990-07-24 | 1997-09-25 | Semiconductor Energy Lab | Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen |
US7335570B1 (en) | 1990-07-24 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulating films, capacitances, and semiconductor devices |
US5464780A (en) * | 1990-07-25 | 1995-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulated gate effect transistor in a substrate depression |
JP2825004B2 (ja) * | 1991-02-08 | 1998-11-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 側壁電荷結合撮像素子及びその製造方法 |
US5391506A (en) * | 1992-01-31 | 1995-02-21 | Kawasaki Steel Corporation | Manufacturing method for semiconductor devices with source/drain formed in substrate projection. |
JPH0653476A (ja) * | 1992-07-30 | 1994-02-25 | Matsushita Electron Corp | 固体撮像装置 |
JPH06120472A (ja) * | 1992-10-08 | 1994-04-28 | Matsushita Electron Corp | 固体撮像装置 |
US5981988A (en) * | 1996-04-26 | 1999-11-09 | The Regents Of The University Of California | Three-dimensional charge coupled device |
TW396460B (en) * | 1998-01-09 | 2000-07-01 | United Microelectronics Corp | Metal oxide semiconductor transistor structure and its manufacturing method |
KR100298178B1 (ko) * | 1998-06-29 | 2001-08-07 | 박종섭 | 이미지센서의포토다이오드 |
US6330181B1 (en) * | 1998-09-29 | 2001-12-11 | Texas Instruments Incorporated | Method of forming a gate device with raised channel |
US6403993B1 (en) * | 1999-11-18 | 2002-06-11 | Eastman Kodak Company | Charge coupled image sensor with u-shaped gates |
EP1102325A3 (en) * | 1999-11-18 | 2004-08-25 | Eastman Kodak Company | Charge coupled image sensor with u-shaped gates |
KR100562667B1 (ko) * | 2000-08-31 | 2006-03-20 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조방법 |
US6515317B1 (en) * | 2000-09-29 | 2003-02-04 | International Business Machines Corp. | Sidewall charge-coupled device with multiple trenches in multiple wells |
US6713796B1 (en) | 2001-01-19 | 2004-03-30 | Dalsa, Inc. | Isolated photodiode |
EP2506305B1 (en) * | 2002-09-24 | 2014-11-05 | Hamamatsu Photonics K. K. | Method for manufacturing a photodiode array |
JP4341421B2 (ja) * | 2004-02-04 | 2009-10-07 | ソニー株式会社 | 固体撮像装置 |
US8445944B2 (en) | 2004-02-04 | 2013-05-21 | Sony Corporation | Solid-state image pickup device |
JP4218894B2 (ja) * | 2004-07-08 | 2009-02-04 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
US6956266B1 (en) * | 2004-09-09 | 2005-10-18 | International Business Machines Corporation | Structure and method for latchup suppression utilizing trench and masked sub-collector implantation |
US7501651B2 (en) * | 2004-11-30 | 2009-03-10 | Samsung Electronics Co., Ltd. | Test structure of semiconductor device |
FI20051236A0 (fi) * | 2005-12-01 | 2005-12-01 | Artto Mikael Aurola | Puolijohde apparaatti |
US7691734B2 (en) * | 2007-03-01 | 2010-04-06 | International Business Machines Corporation | Deep trench based far subcollector reachthrough |
EP2112691B1 (en) * | 2007-12-26 | 2013-03-13 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state image sensing device and manufacturing method thereof |
US7956388B2 (en) * | 2008-10-24 | 2011-06-07 | Unisantis Electronics (Japan) Ltd. | Solid-state image pickup element and solid-state image pickup device |
WO2010046994A1 (ja) * | 2008-10-24 | 2010-04-29 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像素子、固体撮像装置及びその製造方法 |
FR2947381B1 (fr) * | 2009-06-24 | 2011-09-09 | St Microelectronics Crolles 2 | Capteur photosensible a transfert de charges comportant des electrodes verticales. |
FR2947382B1 (fr) * | 2009-06-24 | 2011-09-09 | St Microelectronics Crolles 2 | Capteur d'images a transfert de charges a deux phases. |
FR2947383B1 (fr) * | 2009-06-24 | 2011-12-02 | St Microelectronics Crolles 2 | Capteur d'images a transfert de charges multidirectionnel a deux phases. |
FR2977978A1 (fr) * | 2011-07-12 | 2013-01-18 | St Microelectronics Grenoble 2 | Dispositif de transfert de charges photogenerees haute frequence et applications |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4234887A (en) * | 1979-05-24 | 1980-11-18 | International Business Machines Corporation | V-Groove charge-coupled device |
US4374455A (en) * | 1979-10-30 | 1983-02-22 | Rca Corporation | Method for manufacturing a vertical, grooved MOSFET |
US4837606A (en) * | 1984-02-22 | 1989-06-06 | General Electric Company | Vertical MOSFET with reduced bipolar effects |
US4534824A (en) * | 1984-04-16 | 1985-08-13 | Advanced Micro Devices, Inc. | Process for forming isolation slots having immunity to surface inversion |
US4672410A (en) * | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
US4579626A (en) * | 1985-02-28 | 1986-04-01 | Rca Corporation | Method of making a charge-coupled device imager |
JPS6251254A (ja) * | 1985-08-30 | 1987-03-05 | Fuji Photo Film Co Ltd | 固体撮像装置 |
NL8600786A (nl) * | 1986-03-27 | 1987-10-16 | Philips Nv | Ladingsgekoppelde inrichting. |
JPH0652786B2 (ja) * | 1986-05-13 | 1994-07-06 | 三菱電機株式会社 | 固体撮像素子 |
JPH0714050B2 (ja) * | 1986-06-09 | 1995-02-15 | 富士写真フイルム株式会社 | 電荷転送デバイス |
JPS62296556A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electronics Corp | 受光素子 |
JPS6312162A (ja) * | 1986-07-03 | 1988-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPS63302553A (ja) * | 1987-06-01 | 1988-12-09 | Mitsubishi Electric Corp | 電荷転送装置の製造方法 |
-
1988
- 1988-12-19 JP JP63321564A patent/JP2517375B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-05 US US07/446,261 patent/US5029321A/en not_active Expired - Lifetime
- 1989-12-19 DE DE3941944A patent/DE3941944C2/de not_active Expired - Fee Related
-
1991
- 1991-04-16 US US07/685,802 patent/US5086010A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3941944C2 (de) | 1994-02-24 |
US5086010A (en) | 1992-02-04 |
US5029321A (en) | 1991-07-02 |
DE3941944A1 (de) | 1990-06-21 |
JPH02164072A (ja) | 1990-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2517375B2 (ja) | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 | |
US5114865A (en) | Method of manufacturing a solid-state image sensing device having an overflow drain structure | |
US20220059587A1 (en) | Method and image sensor with vertical transfer gate and buried backside-illuminated photodiodes | |
KR940010932B1 (ko) | Ccd영상소자 제조방법 | |
US6194242B1 (en) | Fabrication of solid-state imaging device having no transfer error of the signal charge from vertical horizontal charge-transfer section | |
JPH0518465B2 (ja) | ||
US5256891A (en) | CCD electrode structure for image sensors | |
CN113363271B (zh) | 感光阵列及成像设备 | |
JP4493124B2 (ja) | 固体撮像装置 | |
KR100279961B1 (ko) | 고체촬상장치, 그의 제조방법 및 그의 구동방법 | |
JP5030323B2 (ja) | 固体撮像素子 | |
JP2001057421A (ja) | 固体撮像装置 | |
JP2877047B2 (ja) | 固体撮像装置 | |
US6515317B1 (en) | Sidewall charge-coupled device with multiple trenches in multiple wells | |
JPH04260370A (ja) | 固体撮像装置 | |
CN113363273B (zh) | 感光阵列及成像装置 | |
US6507055B1 (en) | Solid state image pickup device and its manufacture | |
US6100553A (en) | Solid-state image sensor and a method for fabricating the same | |
JP2897689B2 (ja) | 固体撮像装置 | |
JP4216935B2 (ja) | 半導体装置の製造方法 | |
US6383834B1 (en) | Charge coupled device | |
JP3100624B2 (ja) | 各ピクセルに対して簡易電極構造を備えた非インターレースインターライン転送型ccdイメージセンサ | |
KR100624341B1 (ko) | 시시디 고체촬상소자 | |
JPH0465165A (ja) | 電荷結合装置およびその製造方法 | |
JP2000236082A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |