JP2909653B2 - PLL circuit - Google Patents
PLL circuitInfo
- Publication number
- JP2909653B2 JP2909653B2 JP2261873A JP26187390A JP2909653B2 JP 2909653 B2 JP2909653 B2 JP 2909653B2 JP 2261873 A JP2261873 A JP 2261873A JP 26187390 A JP26187390 A JP 26187390A JP 2909653 B2 JP2909653 B2 JP 2909653B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- phase
- phase comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 <本発明の産業上の利用分野> 本発明はPLL回路に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field of the Present Invention> The present invention relates to a PLL circuit.
<従来技術> 発振器の出力成分信号と参照信号との位相差が常に所
定値になる方向に発振器の発振周波数を制御するPLL回
路と、発振周波数の安定化、S/Mの改善あるいはFM信号
の復調等の目的で従来より多用されている。<Prior art> A PLL circuit that controls the oscillation frequency of the oscillator so that the phase difference between the output component signal of the oscillator and the reference signal always becomes a predetermined value, and stabilizes the oscillation frequency, improves the S / M, or adjusts the FM signal It has been widely used for demodulation and the like.
第4図は、PLL回路の基本的な構成を示すブロック図
であり、制御電圧信号Vcの大きさに応じて発振周波数が
可変される電圧制御発振器(以下、VCOと記す)と、VCO
1の出力と参照信号との位相差を検出する位相比較器2
と、位相比較器2からの検出信号を受け、VCO1に制御電
圧信号を入力してVCO1の出力と参照信号の位相差が一定
値となるようにするループフィルタ3とによって構成さ
れている。FIG. 4 is a block diagram showing a basic configuration of a PLL circuit. A voltage-controlled oscillator (hereinafter, referred to as VCO) whose oscillation frequency is varied according to the magnitude of a control voltage signal Vc, and a VCO
Phase comparator 2 for detecting the phase difference between the output of 1 and the reference signal
And a loop filter 3 which receives a detection signal from the phase comparator 2 and inputs a control voltage signal to the VCO 1 so that the phase difference between the output of the VCO 1 and the reference signal becomes a constant value.
この位相比較器2として、キャプチャレンジが広いこ
とから、アナログ型の位相比較器に代ってディジタル型
の位相周波数比較器が盛んに用いられている。As the phase comparator 2, a digital type phase frequency comparator is frequently used instead of an analog type phase comparator due to a wide capture range.
ゲート回路やフリップフロップ等の論理回路で構成さ
れているこの種の位相周波数比較器は、一方の入力信号
の周波数に対する他方の入力信号の周波数の高低に応じ
た信号を出力する周波数比較機能を有しているため、参
照信号の周波数FrとVCO1の出力信号の出力周波数Fvが大
きく離れた状態でも、検出信号が得られ、VCO1の周波数
FvをFr方向に引込むことができる。This type of phase frequency comparator, which is composed of logic circuits such as gate circuits and flip-flops, has a frequency comparison function of outputting a signal corresponding to the level of the frequency of one input signal with respect to the frequency of the other input signal. Therefore, even when the frequency Fr of the reference signal and the output frequency Fv of the output signal of the VCO1 are far apart, a detection signal can be obtained and the frequency of the VCO1
Fv can be pulled in the Fr direction.
<解決すべき課題> しかしながら、前記のようなディジタル型の位相周波
数比較器では、ディジタル回路の遅延性による不感帯が
位相差0度付近に生じ、ロック付近でのループ利得が著
しく減少するという問題がある。<Problem to be Solved> However, in the digital type phase frequency comparator as described above, a dead zone due to the delay of the digital circuit is generated near the phase difference of 0 degree, and the loop gain near the lock is significantly reduced. is there.
これを防止するため、ループフィルタ3の充電電圧を
常時リークさせるようにして、両信号の位相差を0度付
近の不感帯から離れた値に追込むようにしたPLL回路も
あったが、この方法では、VCO1の出力に参照信号周波数
Frのサイドバンドノイズが強く生じてしまう。In order to prevent this, there has been a PLL circuit in which the charging voltage of the loop filter 3 is constantly leaked so that the phase difference between the two signals is adjusted to a value away from the dead zone near 0 °. In the output of VCO1, the reference signal frequency
Fr sideband noise is strongly generated.
このため、高速のロジック素子で構成した高価な位相
周波数比較器を用いて、この不感帯の幅を狭めるように
しているのが現状であった。For this reason, at present, the width of the dead zone is narrowed by using an expensive phase frequency comparator composed of high-speed logic elements.
本発明は、この課題を解決したPLL回路を提供するこ
とを目的としている。An object of the present invention is to provide a PLL circuit that solves this problem.
<課題を解決するための手段> 前記課題を解決するため、本発明のPLL回路は、 制御信号の大きさに応じて発振周波数が可変される発
振器と、 前記発振器の出力成分信号と参照信号の周波数差およ
び位相差をディジタル検出する位相比較型の第1の位相
比較器と、 前記発振器の出力成分信号と前記参照信号の周波数差
および位相差をビート検出するアナログミキサ型の第2
の位相比較器と、 前記第2の位相比較器のビート出力を受け、該ビート
周波数が所定周波数より大きいか否かを判定する判定回
路と、 前記第1の位相比較器または前記第2の位相比較器の
検出出力を受けて前記制御信号を発生するループフィル
タと、 前記判定回路で前記第2の位相比較器のビート出力が
前記所定周波数より大きいと判定されたとき、前記第1
の位相比較器の検出出力を前記ループフィルタへ入力さ
せ、前記ビート出力が前記所定周波数より小さいと判定
されたとき、前記第2の位相比較器の検出出力を前記ル
ープフィルタへ入力させる切換回路とを備えている。<Means for Solving the Problems> In order to solve the above problems, a PLL circuit according to the present invention includes: an oscillator having an oscillation frequency variable according to the magnitude of a control signal; and an output component signal of the oscillator and a reference signal. A first phase comparator of a phase comparison type for digitally detecting a frequency difference and a phase difference; and a second analog mixer type of a beat for detecting a frequency difference and a phase difference between the output component signal of the oscillator and the reference signal.
A phase comparator which receives a beat output of the second phase comparator and determines whether or not the beat frequency is greater than a predetermined frequency; and wherein the first phase comparator or the second phase A loop filter for receiving the detection output of the comparator and generating the control signal; and the first circuit when the determination circuit determines that the beat output of the second phase comparator is higher than the predetermined frequency.
A switching circuit for inputting the detection output of the phase comparator to the loop filter, and when the beat output is determined to be smaller than the predetermined frequency, inputting the detection output of the second phase comparator to the loop filter. It has.
<作用> したがって、参照信号と発振器の出力成分信号との周
波数差が所定周波数以上のときは、第1の位相比較器の
検出出力によって、発振器の出力成分信号の周波数が参
照信号に近づく方向に引込まれ、この引込みにより、参
照信号と発振器の出力成分信号との周波数差が所定周波
数以下になると、第2の位相比較器の検出信号によっ
て、発振器の出力成分信号が参照信号にロックされる。<Operation> Therefore, when the frequency difference between the reference signal and the output component signal of the oscillator is equal to or higher than the predetermined frequency, the detection output of the first phase comparator causes the frequency of the output component signal of the oscillator to approach the reference signal. When the frequency difference between the reference signal and the output component signal of the oscillator becomes equal to or less than a predetermined frequency, the output signal of the oscillator is locked to the reference signal by the detection signal of the second phase comparator.
<本発明の実施例> 以下、図面に基づいて本発明の一実施例を説明する。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図は、本発明の一実施例のPLL回路を示す図であ
る。FIG. 1 is a diagram showing a PLL circuit according to one embodiment of the present invention.
このPLL回路は、マイクロ波受信用のローカル信号を
発生させるための回路であり、3GHz〜5GHzの範囲を1K
ステップで可変できるように構成されている。The PLL circuit is a circuit for generating a local signal for the microwave receiver, 1K range of 3G Hz to 5 g Hz
It is configured to be variable in steps.
第1図において、10はマイクロ波発振部であり、YIG
発振器11の2つの制御端子11a、11bに供給する電流を可
変することにより、発振周波数を3GHz〜5GHzの間で連
続可変することができる。In FIG. 1, reference numeral 10 denotes a microwave oscillator,
Two control terminals 11a of the oscillator 11, by varying the current supplied to 11b, it is possible to continuously vary the oscillation frequency between the 3G Hz ~5G Hz.
一方の制御端子11aは、このYIG発振器11の掃引用の端
子で、発振周波数全域にわたる可変が可能であり、他方
の制御端子11bは、変調用の端子で、狭い範囲の周波数
下辺が可能である。One control terminal 11a is a terminal for sweeping the YIG oscillator 11 and can be varied over the entire oscillation frequency range, and the other control terminal 11b is a modulation terminal and can have a lower frequency range in a narrow range. .
12、13は、YIG発振器11を電流駆動するための電圧−
電流変換器、14は、後述する周波数設定器55からの粗調
整データFaに対応した制御電圧Vdを電圧−電流変換器13
に出力するDA変換器である。Reference numerals 12 and 13 denote voltages for driving the YIG oscillator 11 with current.
The current converter 14 converts the control voltage Vd corresponding to the coarse adjustment data Fa from the frequency setting unit 55 described later into a voltage-current converter 13.
This is a DA converter that outputs to
YIG発振器11の出力は、周波数変換部15へ入力されて
いる。The output of the YIG oscillator 11 is input to the frequency converter 15.
周波数変換部15は、入力信号を、ミキサ16および低域
通過フィルタ(以下、LPFと記す)で30〜40MHzの周波数
帯に変換する。Frequency converter 15, an input signal, a mixer 16 and a low pass filter (hereinafter, referred to as LPF) in converting the frequency band of 30 to 40 m Hz.
18は、周波数設定器55からの第1の周波数データFbに
対応した周波数の局発信号を、ミキサ16に出力する局発
信号発生器であり、3〜5GHzの入力信号に対して、2.9
7〜4.97GHzの局発信号を10MHzステップで出力できるよ
うに構成されている(下側ヘテロダイン)。18, a local oscillation signal of a frequency corresponding to the first frequency data Fb from the frequency setting device 55, a local oscillation signal generator for outputting to the mixer 16, the input signal of 3 to 5 g Hz, 2.9
The local oscillation signal of 7~4.97G Hz is configured to be output at 10M Hz steps (lower heterodyne).
20は、周波数設定器55からの第2の周波数データFcに
対応した30〜40MHzの参照信号を1KHzステップで出力す
る参照信号発生器である。20 is a reference signal generator for outputting a second reference signal of 30 to 40 m Hz corresponding to the frequency data Fc from frequency setter 55 in 1K Hz steps.
周波数変換部15からの出力信号(YIG発振器11の出力
成分信号)と、この参照信号発生器20からの参照信号
は、ともに1/8分周器21、22を介して、第1の位相比較
器23に入力されている。The output signal from the frequency converter 15 (the output component signal of the YIG oscillator 11) and the reference signal from the reference signal generator 20 are both passed through the 1/8 frequency dividers 21 and 22 to perform the first phase comparison. Input to the container 23.
この第1の位相比較器23は、モトローラ社のMC4044型
集積回路に代表される位相周波数比較型のディジタル位
相比較器であり、R端子に入力されるパルスの位相に対
してV端子に入力されるパルスの位相が進んでいるとき
は、その位相差に応じた幅の“L"レベルパルスをD出力
端子より出力し、逆に遅れているときは、その位相差に
応じた幅の“L"レベルパルスをU出力端子より出力す
る。また、R端子に入力されているパルスの周波数に対
してV端子に入力されているパルスの周波数が高いとき
は、位相比較状態となるまでD出力端子を“L"レベルに
固定し、逆に低いときは、U出力端子を“L"レベルに固
定する。The first phase comparator 23 is a phase frequency comparison type digital phase comparator typified by Motorola's MC4044 type integrated circuit. The first phase comparator 23 is inputted to a V terminal with respect to the phase of a pulse inputted to an R terminal. When the phase of the pulse is advanced, an "L" level pulse having a width corresponding to the phase difference is output from the D output terminal, and when the pulse is delayed, an "L" level pulse having a width corresponding to the phase difference is output. "A level pulse is output from the U output terminal. When the frequency of the pulse input to the V terminal is higher than the frequency of the pulse input to the R terminal, the D output terminal is fixed at “L” level until the phase comparison state is reached, and conversely. When low, the U output terminal is fixed at "L" level.
24は、参照信号と周波数変換部15からの出力信号との
周波数差および位相差を検出するアナログミキサ型の第
2の位相比較器である。Reference numeral 24 denotes an analog mixer-type second phase comparator that detects a frequency difference and a phase difference between the reference signal and the output signal from the frequency converter 15.
この第2の位相比較器24は、二重平衡ミキサ(DRM)
で構成されており、入力される2信号の和と差の成分の
みを出力し、入力信号が90度の位相差で入力されている
ときの平均出力はゼロ、0度の位相差の平均出力は+最
大、−180度の位相差の平均出力は−最大となる。This second phase comparator 24 is a double balanced mixer (DRM)
And outputs only the sum and difference components of the two input signals. The average output is zero when the input signal is input with a phase difference of 90 degrees, and the average output of the phase difference of 0 degrees. Is + maximum, and the average output of the -180 degree phase difference is -maximum.
25は、第2の位相比較器24の出力から高周波分を除去
して、周波数Fp以下の信号成分を通過させるLPFであ
り、その通過出力は、増幅器26で増幅出力される。Reference numeral 25 denotes an LPF for removing a high-frequency component from the output of the second phase comparator 24 and passing a signal component having a frequency equal to or lower than the frequency Fp.
27は、第2の位相比較器24の出力からLPF28によって
通過させた差の信号成分(ビート成分)の周波数が、所
定周波数Fm(Fm<Fp)より大きいか否かを周波数比較器
29により判定する判定回路である。A frequency comparator 27 determines whether or not the frequency of the signal component (beat component) of the difference passed from the output of the second phase comparator 24 by the LPF 28 is higher than a predetermined frequency Fm (Fm <Fp).
This is a judgment circuit for judging by 29.
この周波数比較器29は、例えば第2図に示すように構
成されている。The frequency comparator 29 is configured, for example, as shown in FIG.
即ち、ビート信号を増幅器30で増幅して波形整形回路
31を通過させ、再トリガ型のワンショットマルチ回路32
をトリガさせる。That is, the beat signal is amplified by the amplifier 30 and the waveform shaping circuit is used.
Re-trigger one-shot multi-circuit 32
Trigger.
このワンショットマルチ回路32のパルス幅は、所定周
波数Fmの周期Tmに設定されており、その出力は、波形整
形回路31の出力をクロックとするフリップフロップ33の
D端子に入力されている。The pulse width of the one-shot multi-circuit 32 is set to a period Tm of a predetermined frequency Fm, and its output is input to the D terminal of a flip-flop 33 that uses the output of the waveform shaping circuit 31 as a clock.
したがって、入力されるビート信号の周期がTmより短
かい、即ち、ビート信号の周波数がFmより高い場合は、
フリップフロップ33の出力は“H"レベルのままとなり、
逆にビート信号の周期がTmより長い、即ち、ビート信号
の周波数がFmより低い場合は、フリップフロップ33の出
力は“L"レベルのままとなる。Therefore, if the cycle of the input beat signal is shorter than Tm, that is, if the frequency of the beat signal is higher than Fm,
The output of the flip-flop 33 remains at “H” level,
Conversely, when the period of the beat signal is longer than Tm, that is, when the frequency of the beat signal is lower than Fm, the output of the flip-flop 33 remains at the “L” level.
この周波数比較器29の出力は、第1図に示すように遅
延回路35によって僅かに遅延され、切換回路40の入力さ
れている。The output of the frequency comparator 29 is slightly delayed by a delay circuit 35 as shown in FIG.
この切換回路40は、判定回路27の出力が“H"レベルの
とき、インバータ41、42によって反転させた第1の位相
比較器23の出力をアンド回路43、44を介して後述するル
ープフィルタ50へ接続し、判定回路27の出力が“L"レベ
ルのときは、この判定出力をインバータ45で反転させた
“H"レベル出力でスイッチ46をオンさせ、増幅器26の出
力(第2の位相比較器24からの位相差信号)をループフ
ィルタ50に接続させる。When the output of the determination circuit 27 is at the “H” level, the switching circuit 40 outputs the output of the first phase comparator 23 inverted by the inverters 41 and 42 via the AND circuits 43 and 44 to a loop filter 50 described later. When the output of the decision circuit 27 is at the "L" level, the switch 46 is turned on with the "H" level output obtained by inverting the decision output by the inverter 45, and the output of the amplifier 26 (the second phase comparison The phase difference signal from the filter 24 is connected to the loop filter 50.
ループフィルタ50は、切換回路40のアンド回路43、44
からの“H"レベル出力でオンするチャージポンプ用のス
イッチ51、52およびスイッチ46に、それぞれの一端を接
続された抵抗R1、R2、R3と、直列に接続された抵抗R4と
コンデンサCとからなるラグリート型のフィルターであ
る。The loop filter 50 is connected to the AND circuits 43 and 44 of the switching circuit 40.
The switches 51, 52 and 46 for the charge pump which are turned on by the "H" level output from the resistor R1, R2, R3 each having one end connected thereto, and the resistor R4 and the capacitor C connected in series, This is a luxury type filter.
チャージポンプ用のスイッチ51、52の他端には正負の
電源(±B)が供給されており、アンド回路43の出力が
“H"レベルの間は、電源+BからR1、R4を介してコンデ
ンサCに充電がなされ、アンド回路44の出力が“H"レベ
ルの間は、コンデンサCが抵抗R2、R4を介して電源−B
に放電される(通常R1=R2)。Positive and negative power supplies (± B) are supplied to the other ends of the charge pump switches 51 and 52, and while the output of the AND circuit 43 is at the “H” level, capacitors are supplied from the power supply + B via R1 and R4. C is charged, and while the output of the AND circuit 44 is at the "H" level, the capacitor C is connected to the power supply -B via the resistors R2 and R4.
(Usually R1 = R2).
また、スイッチ46がオンしている間は、増幅器26の出
力によりコンデンサCに対する充放電が抵抗R3、R4を介
してなされる。While the switch 46 is on, the output of the amplifier 26 charges and discharges the capacitor C via the resistors R3 and R4.
ループフィルタ50の出力は、制御電圧Vcとして、マイ
クロ波発振部10に入力されている。The output of the loop filter 50 is input to the microwave oscillating unit 10 as the control voltage Vc.
なお、周波数設定器55は、入力周波数データFsの10M
Hzの位以上の上位データから3を減じた第1の周波数デ
ータFbと、1KHzから10MHzまでの下位データに30000を
加算した第2の周波数データFcを、それぞれ局発信号発
生器18と参照信号発生器20へ送るとともに、周波数デー
タFbの切換時のYIG発振器11の自走周波数が、Fb×10MHz
より僅かに高くなるための粗調整データFaを、マイクロ
波発振部10のDA変換器14に出力して、ロックまでの時間
を短縮させ、ループの制御方向が逆転するのを防止して
いる。Note that the frequency setting unit 55 is configured to input 10M of the input frequency data Fs.
A first frequency data Fb obtained by subtracting 3 from the Hz of positions above the upper data, the second frequency data Fc obtained by adding 30000 to the lower data from 1K Hz to 10M Hz, respectively local oscillator signal generator 18 and sends to the reference signal generator 20, the free-running frequency of the YIG oscillator 11 for switching the frequency data Fb, Fb × 10M Hz
The coarse adjustment data Fa for slightly higher output is output to the DA converter 14 of the microwave oscillating unit 10 to shorten the time until locking and prevent the control direction of the loop from being reversed.
次に、このPLL回路の動作について説明する。 Next, the operation of the PLL circuit will be described.
周波数設定器55に対する周波数データFsとして、例え
ば、3456.789MHzが設定されると、第1の周波数データF
bとして“342"(=345−3)が局発信号発生器18に設定
され、第2の周波数Fcとして“36789"(30000+6789)
が参照信号発生器20に設定されるとともに、マイクロ波
発振部10のDA変換器14に対して、YIG発振器11の自走周
波数が例えば設定周波数より高い3500MHzの近傍となる
粗調整データFaが設定される。As frequency data Fs for frequency setting device 55, for example, when 3456.789M Hz is set, the first frequency data F
"342" (= 345-3) is set as b in the local oscillator signal generator 18, and "36789" (30000 + 6789) is set as the second frequency Fc.
Is set in the reference signal generator 20, and the coarse adjustment data Fa in which the free-running frequency of the YIG oscillator 11 is close to, for example, 3500 MHz higher than the set frequency is set for the DA converter 14 of the microwave oscillation unit 10. Is done.
この設定により、YIG発振器11の出力周波数は、第3
図に示すように切換時(設定時)toにほぼ3500MHzとな
り、周波数変換部15からは、ほぼ80MHzの信号が出力さ
れる。With this setting, the output frequency of the YIG oscillator 11 becomes the third frequency.
Almost 3500M Hz next to the switching time (set time)-to as shown in the figure, from the frequency conversion unit 15, is output signal of approximately 80M Hz.
したがって、1/8分周器21、22および第2の位相比較
器24には、36.789MHzの参照信号と、ほぼ80MHzの信号が
入力されることになる。Therefore, in the 1/8 frequency divider 21, 22 and the second phase comparator 24, so that the reference signal 36.789M Hz, the signal of approximately 80M Hz is input.
このため、1/8分周器21、22から周波数の離れた分周
出力を受けた第1の位相比較器23のD出力は、“L"レベ
ルとなる。For this reason, the D output of the first phase comparator 23 that has received the frequency-divided output having a frequency distant from the 1/8 frequency dividers 21 and 22 becomes "L" level.
また、所定周波数Fmより高い周波数のビート成分(ほ
ぼ40MHz)を第2の位相比較器24より受けた判定回路27
の出力は、“H"レベルとなるため、アンド回路44の“H"
レベル出力により、ループフィルタ50のスイッチ52がオ
ンする。Further, the determination circuit 27 receives a beat component (approximately 40 MHz) having a frequency higher than the predetermined frequency Fm from the second phase comparator 24.
Is at the “H” level, the “H” level of the AND circuit 44
The switch 52 of the loop filter 50 is turned on by the level output.
このため、ループフィルタ50の充電電圧、即ち、制御
電圧Vcは低下し、YIG発振器11の発振周波数は、第3図
に示すように低下する。For this reason, the charging voltage of the loop filter 50, that is, the control voltage Vc decreases, and the oscillation frequency of the YIG oscillator 11 decreases as shown in FIG.
発振周波数の低下にともない、周波数変換部15からの
出力周波数も低下し、参照信号との周波数差が所定周波
数Fm以下になると、判定回路27の出力が僅かに遅れて
“L"レベルとなるため(t1時)、第2の位相比較器24の
出力がループフィルタ50に接続される。As the oscillation frequency decreases, the output frequency from the frequency conversion unit 15 also decreases, and when the frequency difference from the reference signal becomes equal to or less than the predetermined frequency Fm, the output of the determination circuit 27 becomes "L" level with a slight delay. At (t 1 ), the output of the second phase comparator 24 is connected to the loop filter 50.
この結果、第2の位相比較器24の位相比較出力による
引込みがなされ、t2時には発振周波数が3456.678MHzに
ロックすることになる。As a result, the retraction is performed by the phase comparison output of the second phase comparator 24, t 2 times the oscillation frequency is locked to 3456.678M Hz.
このロック状態は、周波数データの切換えがなされる
まで第2の位相比較器24の出力によるループ制御で維持
されるが、アナログミキサ型の位相比較器には不感帯が
ないため、ロック状態でのループ利得の低下がなく、発
振出力の信号純度は極めて高い。This locked state is maintained by the loop control based on the output of the second phase comparator 24 until the frequency data is switched. However, since there is no dead zone in the analog mixer type phase comparator, the loop in the locked state is maintained. There is no decrease in gain, and the signal purity of the oscillation output is extremely high.
なお、判定回路27における切換え遅延は、位相比較器
の切換えにループ応答が追いつかないことによって発生
する発振周波数の引込みレンジ(±Fm)外への飛出しま
たは飛込みを防ぐための遅延であり、発振周波数が引込
みレンジ(±Fm)内に完全に入ってからあるいは完全に
出てから位相比較器の切換えが行なわれる。The switching delay in the determination circuit 27 is a delay for preventing the oscillation frequency from jumping out of the pull-in range (± Fm) of the oscillation frequency caused by the loop response not catching up with the switching of the phase comparator. The switching of the phase comparator is performed after the frequency completely enters or exits the pull-in range (± Fm).
この状態から、t3時に周波数データFsが4000.000MHz
に変更されると、第1の周波数データFbは“397"、第2
の周波数データは“30000"となり、粗調整データFaは、
YIG発振器11の自走周波数がほぼ4100MHzとなるための値
に切換わる。From this state, t 3 at the time of frequency data Fs is 4000.000M Hz
, The first frequency data Fb becomes “397” and the second
Is "30000", and the coarse adjustment data Fa is
Switched to the value for the free-running frequency of the YIG oscillator 11 is substantially 4100M Hz.
この切換によって、YIG発振器11の発振周波数は、第
3図に示すように4100MHz付近まで上昇し、前記同様に
第1の位相比較器23の出力による引込みから、第2の位
相比較器24の出力による引込みに切換わり、周波数デー
タFsに等しい周波数4000.000MHzにロックする。This switching, the oscillation frequency of the YIG oscillator 11 is raised to the vicinity of 4100M Hz as shown in FIG. 3, the retraction by the same output of the first phase comparator 23, the second phase comparator 24 It switched to pull by the output, to lock the frequency equal 4000.000M Hz to frequency data Fs.
なお、この位相比較器の切換えは、第2の位相比較器
24によるループの引込みレンジ(±Fm)より大きな周波
数偏向があったときに行なわれ、参照信号の周波数のみ
をFm以上変更した場合でも、前記同様の切換え動作がな
される。The switching of the phase comparator is performed by a second phase comparator.
This is performed when there is a frequency deviation larger than the loop pull-in range (± Fm) by 24, and the same switching operation is performed even when only the frequency of the reference signal is changed by Fm or more.
<本発明の他の実施例> なお、前記実施例では、参照信号と周波数変換部15か
らの出力(YIG発振器11の出力成分信号)とを1/8分周器
21、22で分周して第1の位相比較器23へ入力していた
が、参照信号の周波数が低い(数MHz台)か、高速の位
相比較器を用いた場合は、分周器を省略して直接入力す
ることもできる。<Another embodiment of the present invention> In the above embodiment, the reference signal and the output from the frequency converter 15 (the output component signal of the YIG oscillator 11) are divided by a 1/8 frequency divider.
21 and 22 had been entered by dividing the first phase comparator 23, the frequency of the reference signal is low (several M Hz stand) or, in the case of using a high-speed phase comparator, a frequency divider Can be omitted and entered directly.
また、前記実施例では、マイクロ波を直接発振するYI
G発振器11の出力を周波数変換(ヘテロダイン変換)し
ていたが、発振器の出力を直接第1、第2の位相比較器
へ入力するようにしてもよく、また、分周器を介して入
力するようにしてもよい。Further, in the above embodiment, the YI
Although the output of the G oscillator 11 is frequency-converted (heterodyne-converted), the output of the oscillator may be directly input to the first and second phase comparators, or may be input via a frequency divider. You may do so.
また、前記実施例では、第1の位相比較器としてMC40
44型の位相比較器を用いていたが、ディジタル型の位相
周波数比較器であれば他の構成の比較器、例えばチャー
ジポンプ付きのMOS型位相周波数比較器を用いてもよ
い。In the above embodiment, the MC40 is used as the first phase comparator.
Although the 44 type phase comparator is used, a comparator of another configuration, for example, a MOS type phase frequency comparator with a charge pump may be used as long as it is a digital type phase frequency comparator.
<本発明の効果> 本発明のPLL回路は、前記説明のように、広範囲な周
波数差および位相差をディジタル検出できる位相周波数
比較器の第1の位相比較器で、発振器の発振周波数を所
定の周波数帯域まで引込んだ後、アナログミキサ型の第
2の位相比較器の出力によるループ制御で、発振信号を
参照信号にロックするようにしているため、広帯域な引
込みレンジと、不感帯のないループ利得が得られ、高純
度の発振出力を得ることができる。<Effect of the Present Invention> As described above, the PLL circuit of the present invention is a first phase comparator of a phase frequency comparator capable of digitally detecting a wide range of frequency difference and phase difference, and sets the oscillation frequency of the oscillator to a predetermined value. After the signal is pulled into the frequency band, the oscillation signal is locked to the reference signal by loop control using the output of the analog mixer-type second phase comparator, so that a wide pull-in range and a loop gain without a dead band are provided. And a high-purity oscillation output can be obtained.
第1図は、本発明の一実施例の構成を示す回路図、第2
図は一実施例の要部を示す回路図、第3図は一実施例に
おける発振周波数の変化を示す図である。 第4図は、PLL回路の基本構成を示す図である。 10……マイクロ波発振器、11……YIG発振器、15……周
波数変換部、18……局発信号発生器、20……参照信号発
生器、21、22……1/8分周器、23……第1の位相比較
器、24……第2の位相比較器、27……判定回路、40……
切換回路、50……ループフィルタ、55……周波数設定
器。FIG. 1 is a circuit diagram showing the configuration of one embodiment of the present invention, and FIG.
FIG. 3 is a circuit diagram showing a main part of one embodiment, and FIG. 3 is a diagram showing a change in oscillation frequency in one embodiment. FIG. 4 is a diagram showing a basic configuration of a PLL circuit. 10 microwave oscillator, 11 YIG oscillator, 15 frequency converter, 18 local signal generator, 20 reference signal generator, 21, 22 1/8 frequency divider, 23 ... First phase comparator, 24... Second phase comparator, 27... Decision circuit, 40.
Switching circuit, 50: Loop filter, 55: Frequency setting device.
Claims (1)
変される発振器と、 前記発振器の出力成分信号と参照信号の周波数差および
位相差をディジタル検出する位相比較型の第1の位相比
較器と、 前記発振器の出力成分信号と前記参照信号の周波数差お
よび位相差をビート検出するアナログミキサ型の第2の
位相比較器と、 前記第2の位相比較器のビート出力を受け、該ビート周
波数が所定周波数より大きいか否かを判定する判定回路
と、 前記第1の位相比較器または前記第2の位相比較器の検
出出力を受けて前記制御信号を発生するループフィルタ
と、 前記判定回路で前記第2の位相比較器のビート出力が前
記所定周波数より大きいと判定されたとき、前記第1の
位相比較器の検出出力を前記ループフィルタへ入力さ
せ、前記ビート出力が前記所定周波数より小さいと判定
されたとき、前記第2の位相比較器の検出出力を前記ル
ープフィルタへ入力させる切換回路とを備えたことを特
徴とするPLL回路。An oscillator whose oscillation frequency is varied in accordance with the magnitude of a control signal; and a phase comparison type first phase comparison for digitally detecting a frequency difference and a phase difference between an output component signal of the oscillator and a reference signal. A second phase comparator of an analog mixer type for beat-detecting a frequency difference and a phase difference between an output component signal of the oscillator and the reference signal, and receiving a beat output of the second phase comparator; A determining circuit for determining whether or not the frequency is higher than a predetermined frequency; a loop filter for receiving the detection output of the first phase comparator or the second phase comparator and generating the control signal; When it is determined that the beat output of the second phase comparator is higher than the predetermined frequency, the detection output of the first phase comparator is input to the loop filter, and the beat output is There when it is determined to be smaller than the predetermined frequency, PLL circuit, characterized in that the detection output of said second phase comparator and a switching circuit for input to said loop filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2261873A JP2909653B2 (en) | 1990-09-29 | 1990-09-29 | PLL circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2261873A JP2909653B2 (en) | 1990-09-29 | 1990-09-29 | PLL circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04139917A JPH04139917A (en) | 1992-05-13 |
JP2909653B2 true JP2909653B2 (en) | 1999-06-23 |
Family
ID=17367948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2261873A Expired - Fee Related JP2909653B2 (en) | 1990-09-29 | 1990-09-29 | PLL circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2909653B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10034325C2 (en) * | 2000-07-14 | 2003-05-22 | Rohde & Schwarz | Tuning circuit for a YIG oscillator |
WO2014018444A2 (en) * | 2012-07-23 | 2014-01-30 | Associated Universities, Inc | Synthesizer method utilizing variable frequency comb lines and frequency toggling |
JP5973949B2 (en) * | 2013-03-29 | 2016-08-23 | アンリツ株式会社 | Magnetic tuning device driving apparatus, signal analysis apparatus using the same, and magnetic tuning device driving method |
-
1990
- 1990-09-29 JP JP2261873A patent/JP2909653B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04139917A (en) | 1992-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1104111B1 (en) | Phase-locked loop with digitally controlled, frequency-multiplying oscilator | |
US7019569B2 (en) | Method of implementing multi-transfer curve phase lock loop | |
US4988955A (en) | Phase-locked loop apparatus | |
US7054403B2 (en) | Phase-Locked Loop | |
US7606343B2 (en) | Phase-locked-loop with reduced clock jitter | |
US6940323B2 (en) | Phase locked loop circuit with an unlock detection circuit and a switch | |
JPH09270704A (en) | Phase locked loop circuit | |
US4459560A (en) | Plural phase locked loop frequency synthesizer | |
JP2909653B2 (en) | PLL circuit | |
CN111294043A (en) | System for automatically recovering external clock based on PLL | |
US6002302A (en) | Frequency generator | |
CN100353673C (en) | Lock phare cycle frequency synthesizer | |
JPH0758636A (en) | Frequency synthesizer | |
US20050266816A1 (en) | PLL synthesizer | |
JPH10256903A (en) | Pll circuit | |
JPH04240921A (en) | Phase locked loop circuit | |
JPH08321774A (en) | Phase synchronous frequency synthesizer | |
JPS6324666Y2 (en) | ||
US20020021368A1 (en) | PLL circuit for CRT monitor horizontal drive signal | |
JP3363867B2 (en) | PLL circuit | |
SU1584104A1 (en) | Devitce for phase-lock control with search | |
JP3883812B2 (en) | PLL circuit | |
JP3070076B2 (en) | Phase-locked oscillation circuit | |
JPH11195982A (en) | Pll circuit | |
JP2906263B2 (en) | Phase locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |