JPH04137639A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH04137639A JPH04137639A JP2259266A JP25926690A JPH04137639A JP H04137639 A JPH04137639 A JP H04137639A JP 2259266 A JP2259266 A JP 2259266A JP 25926690 A JP25926690 A JP 25926690A JP H04137639 A JPH04137639 A JP H04137639A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- board
- photoresist
- chips
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000000576 coating method Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 239000011347 resin Substances 0.000 claims abstract description 8
- 229920005989 resin Polymers 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 239000005011 phenolic resin Substances 0.000 abstract description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 abstract description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路の製造方法に関し、特にＩＣチ
ップを搭載した混成集積回路の製造方法に関する。
ップを搭載した混成集積回路の製造方法に関する。
従来の混成集積回路（以下ＨＩＣという）の製造方法は
、第２図に示すように基板１上にチップ部品２及びＩＣ
チップ３を接着搭載した後、ＩＣチップ３と基板１のボ
ンディングステッチ５とをボンディングワイヤ４により
接続し、その後、チップ部品２．ＩＣチップ３とワイヤ
４とをフェノール樹脂７．９で覆って硬化させていた。
、第２図に示すように基板１上にチップ部品２及びＩＣ
チップ３を接着搭載した後、ＩＣチップ３と基板１のボ
ンディングステッチ５とをボンディングワイヤ４により
接続し、その後、チップ部品２．ＩＣチップ３とワイヤ
４とをフェノール樹脂７．９で覆って硬化させていた。
この従来のＨＩＣ製造方法では、フェノール樹脂の硬化
後はフェノール樹脂のみの除去が困難であるため、）［
ＩＣ製品不良時のＩＣチップ交換ができず、ＩＣチップ
が複数個搭載された場合の製造歩留りが低下し、コスト
アップを余儀なくされていた。また、製品不良時の開封
が困難であるため、不良原因の解析に支障があった。
後はフェノール樹脂のみの除去が困難であるため、）［
ＩＣ製品不良時のＩＣチップ交換ができず、ＩＣチップ
が複数個搭載された場合の製造歩留りが低下し、コスト
アップを余儀なくされていた。また、製品不良時の開封
が困難であるため、不良原因の解析に支障があった。
本発明の目的はＩＣチップ交換及び製造歩留りの向上環
を可能とした混成集積回路の製造方法を提供することに
ある。
を可能とした混成集積回路の製造方法を提供することに
ある。
前記目的を達成するなめ、本発明に係る混成集積回路の
製造方法においては、フォトレジスト塗布工程と、外部
樹脂塗布工程とを有する混成集積回路の製造方法であっ
て、 フォトレジスト塗布工程は、少なくとも基板上に搭載さ
れたＩＣチップ、及びＩＣチップと接続されたワイヤの
基板側の接続点とをフォトレジストで被覆する工程であ
り、 外部樹脂塗布工程は、フォトレジストで被覆されたＩＣ
チップを含む基板の上面を外部樹脂にて被覆する工程で
ある。
製造方法においては、フォトレジスト塗布工程と、外部
樹脂塗布工程とを有する混成集積回路の製造方法であっ
て、 フォトレジスト塗布工程は、少なくとも基板上に搭載さ
れたＩＣチップ、及びＩＣチップと接続されたワイヤの
基板側の接続点とをフォトレジストで被覆する工程であ
り、 外部樹脂塗布工程は、フォトレジストで被覆されたＩＣ
チップを含む基板の上面を外部樹脂にて被覆する工程で
ある。
ＩＣチップ、及びＩＣチップと接続されたワイヤの基板
側の接続点とをフォトレジストで覆う。
側の接続点とをフォトレジストで覆う。
製造途中又は製品出荷後においてフォトレジストを除去
し、ＩＣチップの交換、或いはＩＣチップの不良解析が
行われる。
し、ＩＣチップの交換、或いはＩＣチップの不良解析が
行われる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するための断面図であ
る。
る。
図において、混成集積回路（以下、ＨＩＣという）用の
基板１上に、コンデンサ等のチップ部品２を搭載した後
、銀ペーストを用いてＩＣチップ３を基板１上に接着す
る。続いて、直径３０μｍの金線ボンディングワイヤ４
により、ＩＣチップ３と、基板１に設けられたボンディ
ングステッチ５とを接続する。
基板１上に、コンデンサ等のチップ部品２を搭載した後
、銀ペーストを用いてＩＣチップ３を基板１上に接着す
る。続いて、直径３０μｍの金線ボンディングワイヤ４
により、ＩＣチップ３と、基板１に設けられたボンディ
ングステッチ５とを接続する。
次に、少なくともＩＣチップ３、及びＩＣチップ３と接
続されたボンディングワイヤ４の基板１側の接続点とな
るボンディングステッチ５を覆うように９００ Ｃ，Ｐ
、程度の粘度を有するフォトレジスト６をデイスペンサ
等で塗布し、約８５℃のオーブン内でフォトレジスト６
を焼きしめる。
続されたボンディングワイヤ４の基板１側の接続点とな
るボンディングステッチ５を覆うように９００ Ｃ，Ｐ
、程度の粘度を有するフォトレジスト６をデイスペンサ
等で塗布し、約８５℃のオーブン内でフォトレジスト６
を焼きしめる。
以降は、従来の製造方法と同様に、ＩＣチップ３ ボン
ディングワイヤ４．ボンディングステッチ５を覆うよう
にフォノール樹脂のジャンクションコーティング・レジ
ン（ＪＣＲ）７を塗布する。
ディングワイヤ４．ボンディングステッチ５を覆うよう
にフォノール樹脂のジャンクションコーティング・レジ
ン（ＪＣＲ）７を塗布する。
その後、外部端子８を基板１に半田接続し、外装フォノ
ール９で基板１の上面を覆う。
ール９で基板１の上面を覆う。
本実施例では、ボンディングワイヤ４の一部がフォトレ
ジスト６から露出しているか、ボンディングワイヤ４を
完全に覆うようにフォトレジスト６を塗布した後、オー
ブン内で焼きしめを行えば、空気を清浄化したクリーン
ルームの外へＨｌＣを搬出することも可能となる。
ジスト６から露出しているか、ボンディングワイヤ４を
完全に覆うようにフォトレジスト６を塗布した後、オー
ブン内で焼きしめを行えば、空気を清浄化したクリーン
ルームの外へＨｌＣを搬出することも可能となる。
したがって、ＩＣチップの交換、或いは不良解析の必要
がある場合には、フォトレジスト６を除去してＩＣチッ
プ３を露出させることが可能となる。
がある場合には、フォトレジスト６を除去してＩＣチッ
プ３を露出させることが可能となる。
以１説明したように本発明は、フォトレジストでＩＣチ
ップ及びボンディングステ・ンチを覆っているため、ク
リーンルーム外での製造途中におけるＨＩＣの試験が可
能となり、動作不良のＩＣチップについては、有機溶剤
を用いてフォトレジストを除去し、ＩＣチップを交換す
ることが可能となり、ＨＩＣの製造歩留りの向上を図る
ことができる。特に、高価なＩＣチップを複数個用いた
ＨＩＣの場合には、コストの、Ｅ昇を押えることができ
る効果を有する。
ップ及びボンディングステ・ンチを覆っているため、ク
リーンルーム外での製造途中におけるＨＩＣの試験が可
能となり、動作不良のＩＣチップについては、有機溶剤
を用いてフォトレジストを除去し、ＩＣチップを交換す
ることが可能となり、ＨＩＣの製造歩留りの向上を図る
ことができる。特に、高価なＩＣチップを複数個用いた
ＨＩＣの場合には、コストの、Ｅ昇を押えることができ
る効果を有する。
又、製品出荷後の不良解析においても、ＩＣチップ周辺
の外装フェノール及びＪＣＲを一部切削除去した後、有
機溶剤でフォトレジストを剥離すれば、ＩＣチップ上面
に付着物がなくなり解析を容易に行うことができる効果
を有する。
の外装フェノール及びＪＣＲを一部切削除去した後、有
機溶剤でフォトレジストを剥離すれば、ＩＣチップ上面
に付着物がなくなり解析を容易に行うことができる効果
を有する。
第１図は、本発明の一実施例を説明するための断面図、
第２図は、従来例を説明するための断面図である。 １・・・基板 ２・・・チップ部品３・・
・ＩＣチップ ４・・・ボンディングワイヤ ５・・・ボンディングステッチ ６・・・フォトレジスト ア・・・ＪＣＲ８・・・外
部端子 ９・・・外装フェニール特許出願人
日本電気株式会社
第２図は、従来例を説明するための断面図である。 １・・・基板 ２・・・チップ部品３・・
・ＩＣチップ ４・・・ボンディングワイヤ ５・・・ボンディングステッチ ６・・・フォトレジスト ア・・・ＪＣＲ８・・・外
部端子 ９・・・外装フェニール特許出願人
日本電気株式会社
Claims (1)
- （１）フォトレジスト塗布工程と、外部樹脂塗布工程と
を有する混成集積回路の製造方法であって、フォトレジ
スト塗布工程は、少なくとも基板上に搭載されたＩＣチ
ップ、及びＩＣチップと接続されたワイヤの基板側の接
続点とをフォトレジストで被覆する工程であり、 外部樹脂塗布工程は、フォトレジストで被覆されたＩＣ
チップを含む基板の上面を外部樹脂にて被覆する工程で
あることを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259266A JPH04137639A (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259266A JPH04137639A (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137639A true JPH04137639A (ja) | 1992-05-12 |
Family
ID=17331716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2259266A Pending JPH04137639A (ja) | 1990-09-28 | 1990-09-28 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137639A (ja) |
-
1990
- 1990-09-28 JP JP2259266A patent/JPH04137639A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| KR20030007040A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR19990069507A (ko) | 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법 | |
| US20040127011A1 (en) | [method of assembling passive component] | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH04137639A (ja) | 混成集積回路の製造方法 | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| JPH03157959A (ja) | 実装構造及び製造方法 | |
| US20070057169A1 (en) | Package structure for an optical sensor | |
| JP2875591B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6244851B2 (ja) | ||
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JP3077372B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JPS62248228A (ja) | 混成集積回路の製造方法 | |
| JPH1167838A (ja) | バンプ付電子部品の製造方法 | |
| JPS62108554A (ja) | 混成集積回路装置及びその製造方法 | |
| KR100191493B1 (ko) | 인쇄배선판과 그 제조방법 | |
| JP2005039170A (ja) | 半導体装置及びその製造方法 | |
| JPH03174731A (ja) | 集積回路装置用バンプ電極およびその製造方法 | |
| JPH08306744A (ja) | 電子部品 | |
| JPS60103693A (ja) | 混成集積回路の製造方法 | |
| JPS59144146A (ja) | 混成集積回路装置の製造方法 | |
| JPS6245055A (ja) | 混成集積回路 |