JPH04137551A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04137551A
JPH04137551A JP2259575A JP25957590A JPH04137551A JP H04137551 A JPH04137551 A JP H04137551A JP 2259575 A JP2259575 A JP 2259575A JP 25957590 A JP25957590 A JP 25957590A JP H04137551 A JPH04137551 A JP H04137551A
Authority
JP
Japan
Prior art keywords
heat sink
lead
solder
resin
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2259575A
Other languages
English (en)
Other versions
JP2901091B2 (ja
Inventor
Mamoru Ito
護 伊藤
Usuke Enomoto
榎本　宇佑
Tomoo Sakamoto
友男 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2259575A priority Critical patent/JP2901091B2/ja
Priority to US07/765,217 priority patent/US5198964A/en
Priority to KR1019910016922A priority patent/KR100215517B1/ko
Publication of JPH04137551A publication Critical patent/JPH04137551A/ja
Application granted granted Critical
Publication of JP2901091B2 publication Critical patent/JP2901091B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、高周波帯域、例え
ばＵＨＦ帯域の電力増幅に利用する高周波電力増幅用電
界効果トランジスタにズ用して有効な技術に関するもの
である。
〔従来技術〕
従来、電子装置の一つとして、高周波増幅用モジュール
（以下、単にモジュールという）が知られている。この
種のモジュールについて簡単に説明する。
第１４図は、モジュール１の組立完成状態（樹脂コート
前、すなわち封止前）を示す平面図である。入力リード
２２ｄより入力された高周波ミスは、ストリップライン
１８とチップコンデンサ２１（０１〜Ｃ１３）とからな
る高周波電力整合回肘により、電界効果トランジスタ（
以下、ＦＥＴという）ペレット１４ａ、１４ｂ、１４ｃ
との入出力整合をとり、各ＦＥＴペレット１４ａ、１４
ｂ、１４ｃで電力増幅され、呂カリード２２ａより外部
へ出力される機能をもつ。
印刷抵抗２０は、所定のバイアス電圧を得るためのブリ
ーダ抵抗、高周波電流ブロック抵抗、各ＦＥＴへの電圧
供給用抵抗である。なお、第１４図では、印刷抵抗２０
に斜線を施して示す。
ＡＰＣリード２２ｃは、出力電力コントロール用端子、
電源リード２２ｂは、電源供給用端子であり、両リード
ともＤＣプラス電圧を印加する。
ヘッダー１１は、ＤＣ電源のマイナス端子であるととも
にＧＮＤ端子と放熱板の機能を有し、セットへのネジ止
め用フランジの役目をもつ。
なお、第１４図において、４はセラミック基板１２ａ、
１２ｂ、１２ｃはセラミック基板の中の貫通穴、１．３
　ａ　、　１３　ｂ　、　１３　ｃはヒートシンク、１
５ａ、１５ｂ、１５ｃはボストタブ、１６ａ。
１６ｂ、１６ｃはアルミワイヤ、１９はＧＮＤラインで
、スルーホール印刷によりセラミック基板の裏面に電気
的に接続されている。
ここで５本発明に関連する技術の説明を容易にするため
、前記第１４図の出力段ＦＥＴペレット１４ａの搭載部
について、その断面構造を第１５図に示し、その説明を
行なう６ ヘッダー１１は、Ｃｕ板で全面にＮ１メツキが施されて
いる。
セラミック基板４は、表裏両面にＣｕパターンによる導
体印刷が施されている。表面は、ストリップライン１８
の配線パターンが形成され、裏面はＣｕ印刷ベタ塗りで
ある。
セラミック基板４の裏面と、ヘッダー１１の表面は、は
んだ３により接続されている。
一方、ヘッダー１１の表面には、Ａｕ−５ｉ共晶により
、５ｉ−ＦＥＴペレット１４ａが予めペレット付けされ
たＣｕ製ヒートシンク１３ａがはんだ３により接続され
ている。ここで、ヒートシンク１３ａは、表面側がＡｕ
メツキ、裏面側がＡｇメツキされているため、共晶ペレ
ット付は及びはんだ付けを容易にした構造となっている
。
セラミック基板４表面側のストリップライン１８の端子
には、ポストタブ１５ａがはんだ３により接着されてい
る。ここで、ポストタブ１５ａは。
Ｆ　ｅ−Ｎ　ｉ合金に、表面側はアルミクラッド、裏面
側ははんだめっきを施すことにより、　　Ａｌ線による
超音波ボンディングを可能とし、裏面は良好なはんだ付
性を確保した構造となっている。
ＦＥＴペレット１４ａの表面からは、各ボストタブ１５
ａにアルミワイヤ１６ａにより超音波ボンディング法に
より結線されている。第１５図の例によれば、左側がゲ
ート側、右側がドレイン側である。ここで、ソース電極
は、このＦＥＴペレット１４ａの場合は、　Ｓｉ基板が
ソースに接続されているため、ヒートシンク１３ａその
ものがソース電極となり、　その素材がＣｕであるため
に極めて低いソース抵抗でＧＮＤ電位であるヘッダー１
１に電気的に接続されている。
このように、ＦＥＴペレット１４ａを裸状態でヘッダー
１１に搭載し、かつ、ＦＥＴペレット１４ａとセラミッ
ク基板４間をワイヤボンディングにより接続した構造を
、以下、ペアペレット搭載方式という。
そして、本モジュールは、封止工程でフェノール系樹脂
とシリコーンレジンによる防湿コートが施され、樹脂キ
ャップをっけて完成品となる。
以上、ペアペレット搭載例を示したが、　Ｓ】バイポー
ラペレット、　またはＧａＡｓ−ＦＥＴペレットを搭載
する場合は、以下の説明によるセラミック製チップキャ
リアによるチップキャリア方式が採用されている。
Ｓｉバイポーラ用チップキャリアの例を、第１６Ａ図及
び第１６Ｂ図に示す。第１６Ｂ図は、第１６Ａ図の（ニ
）−（ニ）線で切った切断面を示す。
バイポーラトランジスタは、通常コレクタがＳｉ基板と
なり、エミッタ接地で使用されるため、コレクタはＧＮ
Ｄと電気的に分離する必要がある。
一方、コレクタは大量の熱放散が必要であるため、熱伝
導の良好な材料に接続される必要がある。
このような条件を満たすため、第１６Ａ図の平面図、第
１６Ｂ図の断面図に示すベリリア裏チップキャリアが使
用される。ベリリアは絶縁物で熱伝導性に優れるため、
古くからこのような用途に使用されてきた。
なお、第１６Ａ図及び第１６Ｂ図において、３０はベリ
リア、３１はベース電極印刷、３２はコレクタ電極印刷
、３３は接地（エミッタ）電極印刷、３４はベースリー
ド、３５はコレクタリード、３６はエミッタタブ、３７
はＡ　ｕ−Ｓ　ｉ共晶、３８はペレット、３９はＡｕワ
イヤである。
次に、　ＧａＡｓ−ＦＥＴペレット用チップキャリア例
を、第１７Ａ図及び第１７Ｂ図に示す。第１７Ｂ図は、
第１７Ａ図の（ホ）−（ホ）線で切った断面図である。
ＧａＡｓ−ＦＥＴは、基板が半絶縁物であるので、ソー
ス電極はヒートシンク４２と電気的に接続するために、
第１７Ａ図の平面図に示すような直列ボンディング法に
よりペレット電極間と接続されている。
ヒートシンク４２は、第１７Ｂ図の断面図に示すように
、ソース接地とするために、　　Ｃｕ等の金属製である
。
ヒートシンク４２とゲートリード４８、ドレインリード
４７の電気的分離は、アルミナ基板４１により行なわれ
ている。
Ｇ　ａ　Ａ　ｓペレット基板５０は、共晶ペレット付け
に向かないため、低温のＡｕ−Ｇｅロウ材４９によりペ
レット付けされている。
なお、第１７Ａ図及び第１７Ｂ図において、４３はゲー
ト電極印刷、４４はドレイン電極印刷、４５はソース電
極印刷、４６はソースリード、５１はＡｕワイヤである
。
以上、Ｓ１バイポーラ用、　ＧａＡｓ用セラミックチッ
プキャリアにつき説明したが、両セラミックチップキャ
リアともボンディング性を良好とするために、Ａｕめっ
きが施されている。
高周波電力増幅Ｓｉ絶縁ゲートＦＥＴ用パッケージとし
て、第１８Ａ図及び第１８Ｂ図に示したもの（時開５７
−１７８７０号公報）がある。第１８Ｂ図は、第１８Ａ
図の（へ）−（へ）線で切った断面図である。しかし、
ヒートシンク６１の構造が、セットへのネジ止めタイプ
を前提として設計されているため、平坦な基板面への実
装には適するが、前記第１４図のモジュール１のような
セラミック基板の貫通穴にヒートシンクを挿入し、はん
だ付けによりヘッダーと接続するには、スペース効率を
含めて不利であり、実用化されていないのが実情である
。なお、第１８Ａ図及び第１８Ｂ図において、６２はヘ
ッダー、６３はペレット、６４゜６５．６６はリード、
６７はソース電極、６８はワイヤ、６９はゲート電極、
７０はドレイン電極、７１は樹脂コートである。
次に、チップキャリア方式によるモジュールへの実装状
態を説明する。
第１９図は、前記第１７Ａ図及び第１７Ｂ図に示すＳｉ
バイポーラ用セラミックチップキャリアをモジュールに
実装した状態の断面構造図である。
第１９図に示すように、前記Ｓｉバイポーラ用セラミッ
クチップキャリアは、はんだ３によりセラミック基板４
及びヘッダー１１上に接続され。
シリコーンレジン５２により防湿コートされて完成品モ
ジュールとなる。
第２０図は、前記第１６Ａ図及び第１６Ｂ図に示すＧａ
Ａｓ−ＦＥＴ用セラミックチップキャリアをモジュール
に実装した状態を示す断面構造図である。
第２０図に示すように、前記ＧａＡｓ−ＦＥＴ用セラミ
ックチップキャリアは、はんだ３によりセラミック基板
４及びヘッダー１１上に接続され、シリコーンレジン５
２により防湿されて完成品モジュールとなる。第２０図
では、チップキャリアのはんだ付は時におけるトラブル
例としてチップキャリア側面のＡｕめっき部にはんだ３
が異常に吸い上がった状況（同第２０図の円Ａで囲った
領域）を示す。Ａｕめっきを施した面は、はんだ付は性
が非常に良好なため、この第２０図に示したようなはん
だ付はショート（この図の例の場合は、ゲートとソース
間のショート或いは半ショートとなり易い〕が発生し易
い。
前記第２０図の例は、チップキャリアの断面方向の都合
上、このような状態にならない様に図示されているが、
第２０図の手前及び奥側ではチップキャリア側面がＡｕ
めっきされているため（エミッタ電極の接地のため）、
同様な問題が発生する。
前記第１５図に示すペアペレット搭載方式でもヒートシ
ンク１３ａの側面が加熱履歴を経たＣｕ製で、　はんだ
付性がＡｕめっきされた前記例より劣るため、はんだシ
ョート発生頻度は少なくなるが、問題はある。
高周波電力増幅用パワーＭＯ３ＦＥＴの構成に関する技
術は、例えば、特公昭４５−１１７７５号公報、特公昭
４９、−３６５１４号公報、特公昭５３−６８５８１号
公報、特開昭５８−１３７２５６号公報に開示されてい
る。
〔発明が解決しようとする課題〕
以上、ペアペレット搭載方式、チップキャリア方式によ
るモジュールへのペレットの実装構造を説明したが、本
発明者は、前記の実施構造を検討した結果、以下の問題
があることを見い出した。
前記両者共通の問題としては、（１）前記したヒートシ
ンク或いはチップキャリア側面へのはんだ吸い上がり過
剰によるショート不良の発生。
（２）ヒートシンク下部のはんだ厚さが薄過ぎた場合に
、はんだ層において、ヒートサイクル、０Ｎ−ＯＦ　Ｆ
サイクルによる応力を吸収することができないため、ヒ
ートシンクはがれが発生する。
ペアペレット搭載方式における問題としては、ペレット
状態での高周波、大電流測定が技術的に困難である。例
えば、ペレットの端子と測定器の端子とのインピーダン
ス（接続抵抗、容量、インダクタンス）が大きくなるた
め、高周波、大電流による電気特性測定がほとんど不可
能である。
そのために、モジュール組立時における特性歩留が低下
するという問題があった。
また、前記方式でＧａＡｓペレットを搭載しようとする
と、モジュールの各部品の接続がはんだにより行なわれ
ている構造の為、モジュール温度を１５０℃程度にしか
上げられないため、ワイヤボンディング時に超音波印加
を併用する必要が生しる。超音波の印加は、機械的強度
の強いＳｉペレットでは問題はないが、機械的強度の弱
いＧａＡｓペレットではＧａＡｓ基板にクラックが発生
し易くなる。
また、ワイヤボンディング用のボストタブは。
１ｏＯ〜２００μｍと薄くて、はぼ３ｍｍＸ１ｍｍの小
形の板であり、ハンドリングが難しいため、セラミック
基板上への自動実装が困難になるという問題があった。
また、ペレット付けが完了したヒートシンクは、ペレッ
ト部が裸状態のため、ペレット表面にキズを発生させな
いで、ハンドリングを行なうことは困難であり、セラミ
ック基板貫通孔を通してのへラダー上への自動実装が困
難になるという問題があった。
また、チップキャリア方式では、リードが成形されてい
ないため、セラミック基板上のストリップライン部への
はんだ付は時、リードとストリップライン間に隙間を生
じてはんだ付は不良を発生する恐れがある。
本発明の目的は、はんだによるショート不良を防止する
ことが可能な技術を提供することにある。
本発明の他の目的は、オンオフサイクル２温度サイクル
によるヒートシンクのはんだ付けのはがれを防止するこ
とが可能な技術を提供することにある。
本発明の他の目的は、ストリップラインの設計が容易に
できる技術を提供することにある。
本発明の他の目的は、ペレットの電気的特性評価を容易
に行なうことが可能な技術を提供することにある。
本発明の他の目的は、自動実装が可能な半導体装置を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う６ 〔課題を解決するための手段〕 本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりある。
（１）半導体チップが金属製のヒートシンクに１戟され
、該半導体チップ上に設けられている電１パッドと各リ
ードとがボンディングワイヤで＠づ的に接続され、各リ
ードの一部、該半導体チッ：及びボンディングワイヤが
樹脂封止されている２導体装置において前記半導体装置
は前記金属製Ｃヒートシンクを取り囲むように凸状部を
有し、盲記金属製のヒートシンクは、前記凸状部の先端
８でのみ前記樹脂から露出している半導体装置でＪる。
（２）前記半導体装置は、高周波電力増幅用電！。
効果トランジスタである。
（３）前記金属製のヒートシンクは、その凸状部厚さが
、半導体装置等の電子装置を実装する実装基板の厚さと
同等もしくは少し厚い構造となっている。
（４）前記半導体装置のゲート、ソース、ドレインに対
応する各リードのうち、少なくとも一個のυ−トは、複
数個に分割されている。
〔作用〕
前記（１）、（２）、（３）の手段によれば、前記金属
製のヒートシンクが前記樹脂封止されている部分より凸
状に突出し、その凸状部厚さが、半導体装置等の電子装
置を実装する実装基板の厚さと同等もしくは少し厚い構
造となっているので、はんだによるショート不良を防止
することができ、かつオンオフサイクル、温度サイクル
によるヒートシンクのはんだ付けのはがれを防止するこ
とができる。
前記（４）の手段によれば、前記半導体装置のゲート、
ソース、ドレインに対応する各リードのうち、少なくと
も一個のリードは、複数個に分割されているので、スト
リップラインの設計が容易にできる。
また、ペレットの電気的特性を向上すると共に電気的特
性の評価を容易に行なうことができる。
また、自動実装が可能になる。
〔発明の実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
なお、全回において、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する第１Ａ図は、本
発明をモジュールのペレット搭載用のセラミックチップ
キャリア方式に適用した一実施例のレジンチップキャリ
アの平面図、第１Ｂ図は、第１Ａ図の矢印Ｂ方向から見
た（そのソースリード側）側面図、 第１Ｃ図は、第１Ａ図の矢印Ｃから見た（そのドレイン
リード側）側面図、 第１Ｄ図は、第１Ａ図の裏面から見た（ヒートシンク側
から見た）平面図、 第２図は、レジンチップキャリアをモジュールに実装し
た状態で第１Ａ図の（イ）−（イ）線で切った断面図で
ある。
本実施例のモジュールのペレット搭載方式のセラミック
チップキャリアは、第１Ａ図〜第１Ｄ図に示すように、
レジンモールド化した（以下、レジンチップキャリヤと
いう）ものである。
第１Ａ図〜第１Ｄ図及び第２図において、３ははんだ、
４はセラミック基板、１１はヘッダー１８はストリップ
ライン、４９はＡｕ−８ｉ共晶、５０はペレット、８０
はレジンチップキャリア、８２ａ、８２ｂ、８２ｃはド
レインリード、８３ａ、８３ｂ、８３ｃはゲートリード
、８４ａ、８４ｂはソースリード、８５は金属製のヒー
トシンク（ソース）、８８はゲートワイヤ、８９はドレ
インワイヤ、９ｏはヒートシンク吊り部、９４はモール
ドレジン、ｔはリード高さ　（ヒートシンク８Ｓの上面
からリードの先端部までの距離）、ｄはヒートシンクの
高さ、θはテーパ角度、Ｏはモールドレジン９４の本体
部の底面である。
本実施例のレジンチップキャリア８ｏは、第１Ａ図〜第
１Ｄ図に示すように、モールドレジン本体より凸状に突
出したヒートシンク８５の側面部の４つの面を、モール
ドレジン９４Ａで被う構造とすることにより、はんだ３
の吸い上がりを防止したものである。
このモールドレジン９４Ａは、ヒートシンク８５の底面
と同一面までか、あるいはそれより少し上までとする。
すなわち、ヒートシンク８５が横から見た時少し見える
程度にモールドレジン９４Ａで被う。
このような構成にすることにより、従来のモジュールの
製造における半導体ペレット５０の搭載部の問題として
、ベアペレット搭載及びセラミックチップキャリア搭載
の共通問題の一つであるヒートシンク８５の側面部のは
んだ（ペーストはんだ）３の吸い上がり過多によるショ
ート不良を低減することができる。
また、ヒートシンク９４の底面からリード先端部（例え
ば、ドレインリード８２の先端部）までの距離（リード
高さし）をモジュールのセラミック基板４（第１４図）
の厚さとの関係から最適化設計することにより、従来の
他の問題であるヒートシンク８５の底面とモジュールの
ヘッダー１１と間のはんだ３が薄過ぎることによる断線
不良を低減することができる。
また、ゲートリード８３ａ、８３ｂ、８３ｃ及びドレイ
ンリード８２ａ、８２ｂ、８２ｃを複数本突出させるこ
とが可能なリードフレーム構造として、パターン長さに
合わせた位置のリードを残して不要リードは切断する様
にパターン設計の容易性に対応している。このような構
成にすることにより、モジュールのセラミック基板設計
における特に小形高性能化パターン設計を容易にするこ
とができる。
なお、従来のベアペレット搭載方式による問題であった
高周波大電流特性項目の測定に関しては、本実施例がチ
ップキャリア方式であるため、全く問題とならない。
また、ペアペレット搭載のあい路事項となっていたＧａ
Ａｓ−ＦＥＴペレット搭載は１本実施例がチップキャリ
ア方式であるため、モジュール本体と別工程で３００℃
以上の熱圧着ボンディングに十分な加熱が可能であるた
め問題とならない。
更に、ベアペレット方式に起因するセラミック基板４上
に実装する時の作業性の悪さ、すなわち自動実装化の困
難さも、本実施例がチップキャリア方式であるため問題
とならない。
従来のセラミックチップキャリアの問題の一つであった
パッケージのコスト高に対しては、リードフレーム本体
部とヒートシンク部に２点の部品からなる材料コストが
安く、量産性に優れた構造のリードフレームの採用で対
処した。
更に、セラミックチップキャリアの問題である耐湿性対
策としては、ヒートシンク８５の底面部のみを露出した
構造として、リードフレームとレジンの界面より浸入す
る水分のリークパス長さを十分に取ったこと、及びリー
ドフレームと極めて接着性の優れたトランスファモール
ドレジンにより対処した。
第３Ａ図は、レジンチップキャリア用リードフレームの
主要構成部分の一実施例を示す平面図、第３Ｂ図は、第
３Ａ図の０口）−（ロ）線で切った断面図、第３Ｃ図は
、第３Ａ図の（ハ）−（ハ）線で切った断面図である。
第３Ａ図、第３Ｂ図及び第３Ｃ図において、８１はフレ
ーム枠、９０はヒートシンク吊りリードである。
リードフレームは、第３Ａ図、第３Ｂ図及び第３Ｃ図に
示すように、板厚の薄いリード構成部と、厚板のヒート
シンク部の２点で構成される。
ヒートシンク８５は、熱伝導率の優れたＣｕ系材料で、
予め所定の大きさにプレス加工等により加工されて、硬
度を焼き戻しにより十分に低くしている６硬度低下によ
り、ヒートシンク８５は容易に塑性変形する。それによ
り、　Ａｕ−３ｉ共晶等でペレット付は後、常温復帰し
てもペレットと熱膨係数差に起因する応力によるペレッ
トクラック発生は防止できる。但し、ヒートシンク８５
は、熱膨張係数差が８１に近い他の金属、或いはセラミ
ック（例えばＣｕ−Ｗ合金、コバール、Ｆｅ−Ｎｉ合金
等、或いは側面印刷を施したベリリア、Ａｌ−Ｎ、５ｊ
−Ｃ等の高熱伝導性のセラミック）でも問題はないが、
熱伝導率は低下するため、許容損失の規定を厳しくする
必要がある。　Ｃｕ系材料がコスト的に有利である。し
かし、非常に大形ペレット搭載時は、　Ｃｕ系以外の材
料が有利となる。ヒートシンク８５の厚さは、後述する
設計手法により決定する。
リート構成部は、約０．１〜Ｑ、３ｍｍの薄いＣｕ系材
料（Ｃｕに限定しないが、Ｃｕは低抵抗で非磁性体材料
のため、高周波回路には有利）であるが。
第３Ａ図、第３Ｂ図及び第３Ｃ図に示すように、ドレイ
ンリード８２ａ、８２ｂ、８２ｃの部分、ゲートリード
８３ａ、８３ｂ、８３ｃの部分、ソースリード８４ａ、
８４ｂの部分、ヒートシンク吊りリード９０の部分及び
フレーム枠８１の部分の５つの部分からなっている。
リード構成部は、薄板材のため、エツチング法、プレス
法等により数百ミクロン単位の極めて高精度に加工でき
る。しかし、ヒートシンク８５を接着時（銀ロウ材、高
融点はんだ、スポット溶接等による）は、双方の設置位
置精度のばらつきにより、公差が大となる。この対策と
して、ヒートシンク吊りリード９０は、ヒートシンク８
５より大きく設計しであることにより、ヒートシンク８
５の取り付は位置のばらつきが大であっても、ショト不
良やモールド時の金型カジリ等の原因にならない（モー
ルド金型はヒートシンク吊り部９０の外形線に合わせて
設計する）。
ヒートシンク吊りリード９０は、第４図及び第５図に示
すように、ヒートシンク８５を取り付けると共に、Ｇａ
−ＡｓＦＥＴペレット５ｏ搭載時は、ソースボンディン
グ用タブとしての機能をもつ。
そのため、　Ｇａ−ＡｓＦＥＴペレット５０と５ｉ−Ｆ
ＥＴペレット１４の双方を搭載可能なチップキャリアと
なる。また、ソースボンディングワイヤ８７に必要なボ
ンディング面積を、ペレット１４又は５０のソース電極
パッド配置と並行方向に配置した構造としたので、従来
のセラミック製チップキャリア（第１７Ａ図）と比較し
て、第５図に示すように、ソースボンディングワイヤ８
７を並列に複数本を配線でき、第１７Ａ図に示す直列ボ
ンディングと比較して、ボンディングワイヤ８７のイン
ピーダンスを格段に低下させることができ、特に、高周
波大電流を扱うモジュールでは、電力損失を低減でき、
高性能化に寄与することは明らかである。
ここで、ヒートシンク吊りリード９０は、ヒートシンク
８５と段差を生しる（第２図参照）が、この段差は、ペ
レット付は時にペレット付はロウ材（例えばＡｕ−Ｇｅ
、Ａｕ−８ｎ等）が溶融して流れ拡がり、ワイヤボンデ
ィング部に付着し、ボンディング不良要因となることの
防止に効果がある（流れ拡がったロウ材は、ヒートシン
クと取り付けした角部で表面張力により止まり易い）。
第１Ｂ図に示す外形図において、レジン本体底面部○よ
り突出したヒートシンク部（すなわちヒートシンク長さ
ｄ）は、セラミック基板厚さよりわずかに厚く（約５０
μｍ程度）設計する。テーパ角度θは、９０°以上とす
ることにより、トランスファモールド時の離型性を良好
にすると共に、セラミック基板４（第２図）の貫通穴に
円滑に挿入できる利点を生じる。リード高さｔは、以下
の式により算出することにより、第２図に示すはんだ厚
さｔｓＬを確保することができる。
リード高さｔの設計値＝ヒートシンク厚さｄ＋はんだ厚
さｔｓＬ−セラミック基板厚さ。
ここで、ヒートシンク厚さは、セラミック基板厚さ＋α
（約５０μｍ＝０．０５ｍｍ）であるため、これを代入
すると、 リード高さｔ＝はんだ厚さｔｓＬ＋α（＃約０゜０５ｍ
ｍ）となる（単位はｍｍ）。
但し、実際の設計は、上記計算式を基本として、製作上
のばらつきを考慮して行なう必要がある。
次に、モジュールの組立ては、第２図に示すように、ヘ
ッダー１１の上に予め表面にペーストはんだ３を印刷し
て、チップコンデンサ等の部品をペーストはんだ３の粘
着性により仮止めしたセラミック基板４を乗せ、更に、
セラミック基板貫通穴部に本実施例のレジンチップキャ
リア８ｏを乗せる。各部品材料は、ペーストはんだ３の
粘着性により仮止めされるため、容易に落下することな
く次工程へ送られる。
次工程では、ヒートブロック上或いはベルト炉等により
加熱してはんだ３を溶融させることにより、各部品材料
をはんだ付は溶着する。この時に、セラミック基板４に
は、適当な荷重と振動を与えセラミック基板４の裏面と
ヘッダー１１とのはんだ付けを確実に行ない、ペースト
はんだ３中のフラックスを外部に排出させるにの後５前
記荷重と振動を解除して冷却を行ない、はんだを固化さ
せることによりはんだ付は作業は完了する。
以上の説明かられかるように、本実施例によるレジンチ
ップキャリアでは、はんだ（ペーストはんだ）３の溶融
時に印加される荷重により、例えはんだ３の量が不足し
ていても、印加荷重によりセラミック基板４がヘッダー
１１に押しつけられるため、はんだ３がセラミック貫通
穴部より盛り上がり、レジンチップキャリア底面のヒー
トシンク８５の面に必ず接触する。ヒートシンク面は、
はんだ付着性の良好なはんだめっきが施されているため
、溶融はんだ３と合金化して非常に良くはんだ付は接着
する。この時のリード側のはんだ３も溶融し、リード部
（８２，８３）のはんだめっき部と合金化が進む。この
後、セラミック基板４への荷重を解除し、セラミック基
板４は、ヘッダー１１上のはんだ３の表面張力により、
印刷されたペーストはんだ量に比例した厚さとなる様に
浮き上がる。この時、セラミック貫通穴部に盛り上がっ
たはんだ３は、セラミック基板４の下部に引き戻される
か、レジンチップキャリア８ｏのヒートシンク面に溶着
したはんだ３は、その表面張力により第２図に示した形
状にレジンチップキャリア８０をヘッダー１１側に引き
込む作用を生じる。
この為、リード部（８２，８３）はセラミック基板４の
ストリップライン１８の面に押しつけられることになる
。この作用は、はんだ３が固化するまで継続し、リード
部（８２，８３）のはんだ付けが確実に行なわれる。以
上の一連の説明により、必要な最少限のはんだ３の厚さ
ｔｓＬが確保でき。
リード部（８２，８３）の浮きによる断線不良が発生し
ない構造であることは明らかであろう。
すなわち１本実施例によれば、セラミック基板４とヘッ
ダー１１間のはんだ３の量が不足しても、従来のセラミ
ックチップキャリア方式やペアペレット搭載方式のよう
に、ヒートサイクル等によるヒートシンク８５のはがれ
が発生することはない。
高周波モジュールのパターン設計は、入出力インピーダ
ンスが通常５０Ωと規定されているために、増幅用半導
体素子の入出力インピーダンスと整合をとるために、チ
ップコンデンサ或いは抵抗と組合わせたマイクロストリ
ップラインによる整合回路設計を行なうが、小形化した
モジュールにおいては、ストリップライン長を得ること
及び入出カラインの分離設計に注意する。
モジュール中の半導体素子の占有面積比は非常に高く、
半導体素子のリードが中央に配置されている場合はパタ
ーン設計の制約が厳しくなり、近年の小形化、高性能化
が必要なモジュールのパターン設計においては、わずか
１〜２ａ＋ｍのパターン長を得るために非常に苦労する
場合が多々ある。
しかし、本実施例のレジンチップキャリアにおいては、
リード引き出し位置に柔軟性があるために、小形化、高
性能化に大きく貢献することができる。
次に、リードフレームの製造方法について説明する。
リードフレームは、第３Ａ図、第３Ｂ図及び第３Ｃ図に
示すように、板厚の薄いＣｕ系材で、厚さ０．２１１０
＋の板をエツチング又はプレス加工により所定の形状（
全体図は、第６図を参照、全体寸法は、９連で１６Ｘ１
１４ｍｍ程度）に加工する。
ヒートシンク８５は、　プレス加工により１．９Ｘ３．
７ｉＩ１１で、厚さは約１■に加工する。　その後、高
温加熱（不活性雰囲気下で）により焼き戻す。
このヒートシンク８５を、前記リードフレームの所定箇
所に銀ロウ付け（高温はんだ、スポット溶接でも可）し
、リードフレームは組立完了する。
次に、全面にＡｇめっきを施しく表面側の部分めっき及
びペレット付は部とワイヤボンディング部のみの部分Ａ
ｇめっき、或いはＡｕめっきでも可）リードフレームは
完成する。
次に、５ｉ−ＦＥＴの組立工程について説明する。
５ｉ−ＦＥＴペレットは、Ａｕ−８ｉ共晶により。
ペレット付けが行なえるため、その組立完成平面図を第
４図に示す。
ペレット付けは、リードフレームのペレット搭載位置に
Ａｕ材を置き１次に、約４００℃程度にフレームを加熱
し、５ｉ−ＦＥＴペレット１４を乗せ、荷重及び振動を
加えることにより行なう。
次は、ワイヤボンディングで約３３０℃に加熱し、φ２
０μｍのＡｕ線をネールへラドボンディング法によりド
レインワイヤ８９、ゲートワイヤ８８をペレット１４の
ポンディングパッド数に合わせてワイヤボンディングす
る。但し、　Ａｌｍによる超音波ボンディング、　また
はＡｕ線のサーモソニックボンディング法によっても何
ら支障はない。
次に、　ＧａＡｓ−ＦＥＴの組立工程について説明する
。
ＧａＡｓ−ＦＥＴペレットは、Ａｕ−８ｉ共晶ペレット
付けが不可の為、Ａｕ−Ｇｅ或いはＡｕ−８ｎ等のロウ
材によりペレット付けを行なう。加熱温度は。
約３８０℃（Ａｕ−Ｓｎ時は更に低温で可）であるが、
方法は、５ｉ−ＦＥＴとほぼ同じである。Ａｇペースト
等の接着剤でペレット付け（この場合硬加が必要）も可
能であるが、導電性である必要は特にない。
次に、ワイヤボンディングを行なう。ワイヤボンディン
グは、　Ａｕｇのネールへラドボンディング（約３３０
’Ｃ程度）が好ましい。サーモソニックボンディング法
または超音波（Ａｌ線による）法は、超音波エネルギが
機械的に弱いＧａＡｓ表面に印加される為、ボンディン
グ条件の制約が厳しくなり不適である６ 第５図にＧａＡｓ−ＦＥＴペレットを搭載した本発明の
一実施例の平面図を示す。
前記５ｉ−ＦＥＴペレット１４と同様に、ゲートワイヤ
８８、ドレインワイヤ８９の他にソースワイヤ８７をＧ
ａＡｓ−ＦＥＴペレット５０のソース電極パッド数分ワ
イヤボンディングを電極パラドルヒートシンク吊り部９
０間で行なう。
次に、モールド工程について説明する。
前記５ｉ−ＦＥＴペレット１４又はＧａＡｓ−ＦＥＴペ
レット５０を搭載組立完了した製品は、モールド工程に
入る。
モールド工程は、トランスファモールド法によりモール
ド作業を行なう。
本発明のモールド工程の一実施例を第６図、第７Ａ図、
第７Ｂ図及び第７Ｃ図に示す。第７Ｂ図は第７Ａ図のド
レインリード側から見た側面図、第７Ｃ図は第７Ａ図の
ソースリード側から見た側面図である。モールドレジン
の外形は、４．０ｍｍＸ４．８ｍｎ＋Ｘ１．９ｍｍであ
る。なお、第６図において、１００はリードフレームで
ある。
モールド完了した製品は、プラスター法、ケミカル法等
によりレジンバリを除去後、はんだめっき作業を実施す
る。はんだめっきにより、リード部と底面に露出したヒ
ートシンク面は、完全にはんだめっきで被われる。
次に、はんだめっき完了した製品は、選別作業に必要な
リード長さを残してフレーム枠８１部より切断型により
切断され、独立した製品となる。
次に、切断完了した製品は、直流項目や高周波項目の選
別作業を行ない、必要によっては特性分類を実施する。
（選別時には、リードを残しておいたほうが、電気的接
触を良好にできるため、ソースリードは前記切断工程で
は適当な長さに残しておく。） 次に、選別完了した製品は、捺印法またはレーザマーク
法等により、型名等のマーク作業を実施する。
但し、マーク作業はモールド工程以降であれば、選別工
程の前に行なっても良い。特性分類マークが不要な時は
、選別工程以前にマークした方が効率的である。
次に、マーク完了した製品は、所定のリード形状に成形
・切断を実施する。この時に、ソースリード８４ａ、８
４ｂは切り捨てられ、第１Ａ図〜第１Ｄ図に示したレジ
ンチップキャリア８０の完成品となる。
但し、ゲートリード８３ａ、８３ｂ、８３ｃとドレイン
リード８２ａ、８２ｂ、８２ｃは、必要に応じて所定の
リードをゲート側、ドレイン側の各１本を残して、残り
を切り捨てる場合もある。
なお、本実施例のレジンチップキャリアを実装して組立
てるモジュール製造者側からの要求により、不要リード
部は切断してしまった方が有利である場合もある。
次に、モジュールの製造方法について説明する本実施例
のレジンチップキャリアを使用したモジュールは、スト
リップライン長設計の自由度が従来方式に比較して格段
に広くなる。
第８Ａ図、第８Ｂ図、第８ｃ図にストリップライン設計
の自由度を示したが、リードピッチを１゜７ｍｍとした
場合は、最短設計〜最長設計で、入出カライン長を各３
．４＋ｎ＋＋＋、合計６．８ｍｍの自由度が得られ、小
形モジュール設計時に非常に苦心するところの１〜２ｍ
ａ＋のストリップライン長を簡単に得られる。
但し、第８Ａ図、第８Ｂ図、第８Ｃ図は、リード配置の
基本的な例を示したものであり、どの様な組合わせでも
問題はない。必要時は、ソースリードをセラミック基板
上に接続することも可能である。リードの配置について
は、モジュール製造者側からの要求に従い、レジンチッ
プキャリア製造者側の切断工程で自由に加工できる。或
いは、レジンチップキャリアの全リードを切断せずにモ
ジュール製造者に納入し、モジュール製造者側で必要な
リード配置にして、モジュールの高周波特性を管理する
ことができる柔軟性を有する。
本実施例のレジンチップキャリアを使用したモジュール
の製造方法は、従来の公知例通りであり、特別な装置は
必要としない。
但し、本実施例のレジンチップキャリアは、完全にレジ
ンモールドされているため、合理化に有利なテーピング
方式による実装ができる。
以上本発明の一実施例を説明したが、リード成形は、第
９図〜第１１図に示す形状等でも何ら支障はなく、第１
２図に示す成形例の様に、片方のリード８３或いは両リ
ード下部にチップコンデンサ２１等の部品を配置するこ
とも可能である。
また、本実施例では、ゲート、ドレイン各３本のリード
を示したが、２本或いは３本以上のリードでも問題はな
く、場合によっては、第１３図に点線で示す形状のリー
ドを任意の位置で切断して成形して、同第１３図の実線
で示す形状のリードに成形しても何ら問題はない。
以上の説明かられかるように１本実施例によれば、材料
コスト低減、自動化による合理化、高歩留化等による原
価低減に寄与すると共に、高信頼化を図ることができる
。
また、モジュールセラミック基板のストリップライン設
計時に、チップキャリアのリード配置を自由に選択でき
、設計マージンを拡大できるため、モジュールの小形化
、高性能化を容易に達成できる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
材料コスト低減、自動化による合理化、高歩留化等によ
る原価低減に寄与すると共に、高信頼化を図ることがで
きる。
また、モジュールセラミック基板のストリップライン設
計時に、チップキャリアのリート配置を自由に選択でき
、設計マージンを拡大できるため。
モジュールの小形化、高性能化を容易に達成できる。
【図面の簡単な説明】
第１Ａ図は、本発明をモジュールのペレット搭載用のセ
ラミックチップキャリア方式に適用した一実施例のレジ
ンチップキャリアの平面図、第１Ｂ図は、第１Ａ図の矢
印Ｂ方向から見た（そのソースリード側）側面図、 第１Ｃ図は、第１Ａ図の矢印Ｃから見た（そのドレイン
リード側）側面図、 第１Ｄ図は、第１Ａ図の裏面から見た（ヒートシンク側
から見た）平面図、 第２図は、レジンチップキャリアをモジュールに実装し
た状態で第１Ａ図の（イ）−（イ）ｉ！で切った断面図
、 第３Ａ図は、レジンチップキャリア用リードフレームの
主要構成部分の一実施例を示す平面図、第３Ｂ図は、第
３Ａ図の（ロ）−（ロ）線で切った断面図、 第３Ｃ図は、第３Ａ図の（ハ）−（ハ）線で切った断面
図 第４図は、レジンチップキャリアのリードフレームと８
１〜ＦＥＴペレツトを搭載した組立完成状態を示す平面
図、 第５図は、レジンチップキャリアのリードフレームとＧ
ａＡｓ−ＦＥＴペレットを搭載した組立完成状態を示す
平面図、 第６図は、リードフレームの全体構成とモールド完成の
状態を示す平面図、 第７Ａ図、第７Ｂ図、第７Ｃ図は、第６図のモールド部
分を拡大して示す平面図及び側面図、第８Ａ図、第８Ｂ
図、第８Ｃ図は、レジンチップキャリアのリード配線と
ストリップライン長の関係を示す平面図、 第９図、第１０図及び第１１図は、レジンチップキャリ
アのリード成形例を示す側面図、第１２図は、本実施例
の応用例を示すモジュール実装の断面図、 第１３図は、リード形状と切断形状の応用を示す平面図
、 第１４図は、モジュールの平面図、 第１５図は、ペレット付近の断面図、 第１６Ａ図は、Ｓｉバイポーラ用セラミックチップキャ
リアの平面図、 第１６Ｂ図は、第１６Ａ図の（ニ）−（ニ）線で切った
切断面を示す図、 第１７Ａ図は、ＧａＡｓ−ＦＥＴ用セラミックチップキ
ャリアの平面図、 第１７Ｂ図は、第１７Ａ図の（ホ）−（ホ）線で切った
断面図、 第１８Ａ図は、ＭＯＳ−ＦＥＴ用パッケージの平面図、 第１８Ｂ図は、第１８Ａ図の（へ）−（へ）線で切った
断面図。 第１９図は、モジュールに実装した状態のＳｉバイポー
ラ用セラミックチップキャリアの断面図、第２０図は、
モジュールに実装した状態のＧａＡｓ−ＦＥＴ用セラミ
ックチップキャリアの断面図である。 図中、１・・・モジュール（電子装置）、８０・・・レ
ジンチップキャリア（半導体装置）、８２・・・ドレイ
ンリート、８３・・・ゲートリード、８４・・ソースリ
ード、８Ｓ・・・ヒートシンク、９０・・・ヒートシン
ク吊りリード、９４・・・モールドレジン、１００・・
レジンチップキャリア用リードフレーム。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップが金属製のヒートシンクに搭載され、
    該半導体チップ上に設けられている電極パッドと各リー
    ドとがボンディングワイヤで電気的に接続され、各リー
    ドの一部、該半導体チップ及びボンディングワイヤが樹
    脂封止されている半導体装置において、前記半導体装置
    は前記金属製のヒートシンクを取り囲むように凸状部を
    有し、前記金属製のヒートシンクは、前記凸状部の先端
    部でのみ前記樹脂から露出していることを特徴とする半
    導体装置。 ２、前記半導体装置は、高周波電力増幅用電界効果トラ
    ンジスタであることを特徴とする請求項１に記載の半導
    体装置。 ３、前記金属製のヒートシンクは、その凸状部厚さが、
    半導体装置等の電子装置を実装する実装基板の厚さと同
    等もしくは少し厚い構造となっていることを特徴とする
    請求項１又は２に記載の半導体装置。 ４、前記半導体装置のゲート、ソース、ドレインに対応
    する各リードのうち、少なくとも一個のリードは、複数
    個に分割されていることを特徴とする請求項１乃至３の
    いずれか１項に記載の半導体装置。
JP2259575A 1990-09-27 1990-09-27 半導体装置 Expired - Lifetime JP2901091B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2259575A JP2901091B2 (ja) 1990-09-27 1990-09-27 半導体装置
US07/765,217 US5198964A (en) 1990-09-27 1991-09-24 Packaged semiconductor device and electronic device module including same
KR1019910016922A KR100215517B1 (ko) 1990-09-27 1991-09-27 전자장치모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2259575A JP2901091B2 (ja) 1990-09-27 1990-09-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH04137551A true JPH04137551A (ja) 1992-05-12
JP2901091B2 JP2901091B2 (ja) 1999-06-02

Family

ID=17336029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2259575A Expired - Lifetime JP2901091B2 (ja) 1990-09-27 1990-09-27 半導体装置

Country Status (3)

Country Link
US (1) US5198964A (ja)
JP (1) JP2901091B2 (ja)
KR (1) KR100215517B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302564A (ja) * 1998-06-02 2009-12-24 Siliconix Inc 直付リード線を備えるｉｃチップパッケージ

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
JP2526515B2 (ja) * 1993-11-26 1996-08-21 日本電気株式会社 半導体装置
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
EP0786807B1 (en) * 1996-01-25 2002-04-10 STMicroelectronics S.r.l. Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes
JPH09289065A (ja) * 1996-04-25 1997-11-04 Sony Corp カードスロットユニットとその製造方法、およびコンピュータ装置
US5933327A (en) * 1998-04-03 1999-08-03 Ericsson, Inc. Wire bond attachment of a integrated circuit package to a heat sink
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
JP4073098B2 (ja) * 1998-11-18 2008-04-09 三洋電機株式会社 半導体装置の製造方法
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
WO2000049656A1 (fr) * 1999-02-17 2000-08-24 Hitachi, Ltd. Dispositif semi-conducteur et procede de fabrication associe
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
JP4438133B2 (ja) * 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
EP1211011B1 (en) * 1999-10-20 2011-04-06 Senju Metal Industry Co., Ltd. Method of manufacturing a solder coated material ; corresponding solder coated material
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
DE60131643T2 (de) * 2001-07-26 2009-04-30 Siemens S.P.A. Leiterplatte und entsprechendes Herstellungsverfahren zur Installation von Mikrowellenchips bis zu 80 Ghz
DE10316136A1 (de) * 2003-04-09 2004-11-18 Ixys Semiconductor Gmbh Gekapselte Leistungshalbleiteranordnung
US6975513B2 (en) * 2003-05-14 2005-12-13 Cyntec Co., Ltd. Construction for high density power module package
US6842341B1 (en) * 2003-10-02 2005-01-11 Motorola, Inc. Electrical circuit apparatus and method for assembling same
US7795732B2 (en) * 2005-02-07 2010-09-14 Kabushiki Kaisha Toshiba Ceramic wiring board and process for producing the same, and semiconductor device using the same
DE102005049872B4 (de) * 2005-10-18 2010-09-23 Continental Automotive Gmbh IC-Bauelement mit Kühlanordnung
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法
TWI315567B (en) * 2006-11-10 2009-10-01 Via Tech Inc Electronic assembly and circuit board
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
US7915728B2 (en) * 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
US7838985B2 (en) 2007-07-12 2010-11-23 Vishay General Semiconductor Llc Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP5062283B2 (ja) * 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) * 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
DE102017130342A1 (de) * 2017-12-18 2019-06-19 Melexis Bulgaria Ltd. Verstärkte elektronische Vorrichtung für einen Elektromotor
JP2020047651A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
US20220399256A1 (en) * 2019-11-27 2022-12-15 The Noco Company Semiconductor device, printed circuit board (pcb), and method of interfacing control pin (gate pin) of a power semiconductor device (mosfet) to a printed circuit board (pcb) in a battery management system (bms)
JP7247915B2 (ja) * 2020-02-14 2023-03-29 株式会社デンソー 電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5148125B2 (ja) * 1972-08-09 1976-12-18
US3836825A (en) * 1972-10-06 1974-09-17 Rca Corp Heat dissipation for power integrated circuit devices
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS57178370A (en) * 1981-04-27 1982-11-02 Hitachi Ltd Insulating gate type field-effect transistor
JPS58137256A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 絶縁ゲ−ト半導体装置
US4630172A (en) * 1983-03-09 1986-12-16 Printed Circuits International Semiconductor chip carrier package with a heat sink
US4731693A (en) * 1986-09-29 1988-03-15 Tektronix, Inc. Connection apparatus for integrated circuit
JPH0727387B2 (ja) * 1987-09-29 1995-03-29 本田技研工業株式会社 小型残響室
US5065281A (en) * 1990-02-12 1991-11-12 Rogers Corporation Molded integrated circuit package incorporating heat sink
US5021925A (en) * 1990-03-20 1991-06-04 Nuarms, Inc. Electrical isolator device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302564A (ja) * 1998-06-02 2009-12-24 Siliconix Inc 直付リード線を備えるｉｃチップパッケージ

Also Published As

Publication number Publication date
JP2901091B2 (ja) 1999-06-02
KR920007238A (ko) 1992-04-28
US5198964A (en) 1993-03-30
KR100215517B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
JPH04137551A (ja) 半導体装置
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US5397921A (en) Tab grid array
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US20050077613A1 (en) Integrated circuit package
US20080020517A1 (en) Multi Lead Frame Power Package
US20040222515A1 (en) Double-sided cooling isolated packaged power semiconductor device
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
JP3169781B2 (ja) 半導体装置用のリードフレーム
US6661081B2 (en) Semiconductor device and its manufacturing method
US8053285B2 (en) Thermally enhanced single inline package (SIP)
US11515238B2 (en) Power die package
JPH03174749A (ja) 半導体装置
JP2891426B2 (ja) 半導体装置
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JP2007157801A (ja) 半導体モジュールとその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JP2002324873A (ja) 半導体装置及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JP2968704B2 (ja) 半導体装置
CN115132588A (zh) 将电源端子连接到半导体封装内的衬底的方法
JPS6199359A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12