JPH04313882A - メモリカードの記録管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば、画像データ
や文字データ等のデータを記憶するメモリカードの記憶
管理方式に係り、特に、ＥＥＰＲＯＭを備えたメモリカ
ードの記録管理方式に関する。

【０００２】

【従来の技術】近年、電子スチルカメラ等の画像データ
やワードプロセッサ等の文字データを記録する媒体とし
て、フロッピディスクに代わり半導体メモリを用いた、
より小型なメモリカードが使用されるようになってきた
。

【０００３】従来、このようなメモリカードには、高速
な読み出しおよび書き込みを行なうことができるスタテ
ィックＲＡＭ（以下、ＳＲＡＭと記す）　が用いられて
いた。しかしながら、このＳＲＡＭは、揮発性の半導体
メモリであるので、メモリカード内にバックアップ用の
電池が必要となり、また、画像データのように大容量の
データを記憶するものになると高価となって、メモリカ
ードの値段が高くなるという問題があった。

【０００４】そこで、近年、安価でしかもバックアップ
電池の必要がない不揮発性の半導体メモリであるＥＥＰ
ＲＯＭ（電気的に消去・再書き込み可能な読出専用メモ
リ）をメモリカードに採用することが検討されている。 このＥＥＰＲＯＭは、その記憶期間が電池無しで１０年
間以上と優れており、近年ではＳＲＡＭに匹敵する読み
出しおよび書き込み速度を備えるようになって、しかも
その値段がＳＲＡＭの４分の１程度のものが開発されて
いる。

【０００５】ところで、メモリカードの記憶媒体に記憶
されたデータを効率良く読み出しおよび書き込みを行な
うために、各種のメモリカードの記憶管理方式が提案さ
れていた。たとえば、特願平１−３１７７９６号のメモ
リカードの記憶管理方式や、特願平１−３２６１１８号
の画像記録および再生装置に適用された記憶管理方式等
があった。

【０００６】これらの記憶管理方式では、記録媒体の記
憶領域が、データを記憶するためのデータ記憶領域と、
これらの管理情報を記憶するための管理情報記憶領域と
に区分されていた。この方式において、データの読み出
しを行なう場合には、管理情報記憶領域から管理情報を
読み出して参照し、これによりデータ記憶領域の該当ア
ドレスにアクセスしてデータを読み出していた。さらに
データの書き込みを行なう場合には、管理情報を管理領
域から読み出して参照することにより、データ領域の空
き領域を探して、これにより所望の空き領域のアドレス
にデータを書き込み、データの書き込み後に管理情報を
書き換えて、その書き換えた管理情報を記録媒体の管理
領域に記憶させていた。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
記憶管理方式では、管理領域に一括して複数データの管
理情報が書き込まれているため、データを書き込むたび
ごとに管理情報を書き換えなければならず、管理領域の
書き換え回数がデータ領域の書き換え回数に比べて多く
なる。したがって、書き換え回数に制限があるＥＥＰＲ
ＯＭをメモリカードに採用した場合、メモリカードの寿
命が管理領域の書き換え回数によって制限されてしまい
、メモリカードの寿命がきわめて短くなるという問題が
あった。特に、ブロック消去型のＥＥＰＲＯＭでは、デ
ータ領域が書き換え回数に達していない使用可能状態で
あるにもかかわらず、管理領域が先に書き換え制限回数
に達してしまい、データの書き込みを行なったが管理情
報の書き込みが行なえず、そのデータを読み出せない無
駄な処理をしてしまうという問題があった。

【０００８】さらに、従来の記憶管理方式においてＥＥ
ＰＲＯＭをメモリカードに採用した場合、ＥＥＰＲＯＭ
では書き換えの際に消去が行なわれるので、管理情報を
システム側にて一時記憶してから管理領域の消去を行な
い、その間にシステム側にて格納した管理情報を書き換
えてから、この管理情報をデータの書き込みにともなっ
てＥＥＰＲＯＭに書き込むことが行なわれる。したがっ
て、従来の記憶管理方式にてＥＥＰＲＯＭを採用すると
、管理情報の記憶、書き換え等の処理にともなうシステ
ム側の処理工程の複雑化が生じ、またシステムの制御に
も負担がかかるという問題があった。この場合、システ
ム側にＥＥＰＲＯＭと同じ容量または管理領域と同じ容
量のバックアップ用のメモリを備え、その書き換えを行
なうための回路を設けるなど、システム側の回路構成が
複雑になるという問題が生じる。 特に、書き換え時に全消去を行なうフラッシュ型ＥＥＰ
ＲＯＭを採用した場合、管理情報の書き換え時に主デー
タもバックしなければならず、処理効率が悪いという問
題があった。

【０００９】本発明はこのような従来技術の欠点を解消
し、ＥＥＰＲＯＭを用いたメモリカードの寿命を長く保
持することができ、かつシステム側における処理の負担
の軽減、回路構成の簡単化を図ることができるメモリカ
ードの記憶管理方式を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は上述の課題を解
決するために、記憶素子として電気的に消去および再書
込可能なＥＥＰＲＯＭを備えたメモリカードに、データ
とともにその管理情報を記憶させるメモリカードの記憶
管理方式において、ＥＥＰＲＯＭの記憶領域は、所定の
記憶容量を有する複数の記憶領域に区分されて、これら
区分されたそれぞれの記憶領域には、その記憶領域に記
憶されるデータの管理情報を記憶するためのヘッダ部が
それぞれ形成されて、それぞれの記憶領域のデータをア
クセスする場合には、それぞれの記憶領域の前記ヘッダ
部を検索して参照することにより、データをアクセスす
るための情報を得て、この情報に基づいて、それぞれの
ヘッダ部を含む記憶領域ごとにアクセスすることを特徴
とする。

【００１１】この場合、ヘッダ部を含む記憶領域のそれ
ぞれの容量はブロック消去型ＥＥＰＲＯＭの消去単位と
同一容量を有するように構成するとよい。

【００１２】また、ヘッダ部には、データの記録に際し
てそれぞれの記憶領域ごとにそのデータを識別するため
のデータナンバーを随時書き込むとよい。

【００１３】一方、この発明のメモリカードシステムは
、記憶素子として電気的に消去および再書込可能なＥＥ
ＰＲＯＭを備えたメモリカードを記録媒体として用いる
メモリカードシステムにおいて、メモリカードのＥＥＰ
ＲＯＭの記憶領域が、それぞれ管理情報が書き込まれる
ヘッダ部を含む所定の容量の複数の記憶エリアに区分さ
れて、このメモリカードが装着されるシステムが、メモ
リカードに送り出すデータ量がＥＥＰＲＯＭにおける区
分された記憶エリアのそれぞれのデータ記憶容量に達し
たか否かをカウントするデータ量カウント手段と、この
データ量カウント手段のカウント結果に基づいて、それ
ぞれの記憶エリアのヘッダ部へ管理情報を書き込むヘッ
ダ書込手段とを備えたことを特徴とする。

【００１４】さらに、この発明のメモリカードは、記憶
素子として電気的に消去および再書込可能なＥＥＰＲＯ
Ｍを備え、データとともにその管理情報を記憶するメモ
リカードにおいて、ＥＥＰＲＯＭが、ヘッダ部をそれぞ
れ含む所定の記憶容量を有する複数の記憶エリアに区分
された記憶領域を有し、システム側から供給された制御
信号およびアドレスに基づいて、記憶エリアのスタート
アドレスを選択するためのスタートアドレス選択信号を
発生する制御手段を備え、このスタートアドレス選択信
号に基づいて、以降のアドレスを歩進することにより、
記憶領域の各記憶エリアごとにデータをアクセスことを
特徴とする。

【００１５】

【作用】本発明におけるメモリカードの記憶管理方式に
よれば、メモリカードのＥＥＰＲＯＭのデータ領域は、
たとえば、画像データの最小管理領域であるクラスタと
、クラスタの管理情報が書き込まれるヘッダ部とからな
る記憶単位で構成される。データを書き込む場合は、既
に書き込まれているほかのクラスタのヘッダ部を順に検
索して、ヘッダ部が書き込まれていない領域を検出する
ことにより、その領域にデータを書き込む。これにとも
ないその領域のヘッダ部に管理情報を書き込む。これに
より、管理領域の消去をともなわないデータの書き込み
を行ない得る。

【００１６】データを読み出す場合は、ヘッダ部を検索
することにより、所望のデータの領域を検出して、その
データを読み出す。この場合、データ識別のためのデー
タナンバーを検索することによりさらに短時間にデータ
を検索し得る。

【００１７】

【実施例】次に添付図面を参照して本発明によるメモリ
カードの記録管理方式の一実施例を詳細に説明する。

【００１８】図４は、本発明の一実施例におけるメモリ
カードシステムの概略構成を示す図である。この図にお
いてホスト装置１２は、電子スチルカメラなどの画像記
録装置であり、メモリカード１０を記録媒体として使用
する。メモリカード１０は、フラッシュ消去型のＥＥＰ
ＲＯＭ（電気的に消去および再書き込み可能なメモリ）
を記憶素子として備えている。ホスト装置１２は、メモ
リカード１０にデータを書き込み、メモリカード１０に
記録したデータを読み出すためのインタフェース部１４
を備えている。ホスト装置１２のインタフェース部１４
とメモリカード１０との間は、バス１６を介して接続さ
れるＩ／Ｏ　バス方式が採用されている。たとえば、Ｊ
ＥＩＤＡ　（日本電子工業振興協会）のＩＣメモリカー
ドガイドラインにて提案されている２４ピン構成のＩ／
Ｏバス等が採用されている。

【００１９】メモリカード１０は、ＥＥＰＲＯＭチップ
上に、図１に示すフォーマットの記憶領域１７を有する
。記憶領域１７は、画像データ記録の最小の管理単位で
あるクラスタ１８ごとに、その管理情報が書き込まれる
管理領域であるクラスタ・ヘッド２０をそれぞれ備えた
記憶単位ＭＵごとに区分された構成となっている。クラ
スタ１、２、３．．．には通常一枚の画像を形成する画
像データがそれぞれ格納されるが、一クラスタに格納し
きれない場合は、図１に示すように２つまたは３つの複
数のクラスタに格納される。

【００２０】クラスタ・ヘッド２０には、それぞれ１６
バイトの容量が割り当てられている。その内容は、２バ
イトの画像番号（”００００　”　〜”ＦＦＦＥ”）と
、各１バイトのカード番号、データ種別、リザーブ領域
、および次のクラスタ番号などが書き込まれる。画像デ
ータ書き込みの際には、１画像内のデータは、クラスタ
番号の若い順番に書き込まれ、画像の再生時には、画像
番号を指定してクラスタ番号順に読み出される。クラス
タ・ヘッド２０における次のクラスタＮＯは、ブロック
消去型のＥＥＰＲＯＭにおいて消去範囲をジヤンプさせ
る場合に用いられる。

【００２１】ＥＥＰＲＯＭのデータ領域１７は、カード
１０がホスト装置１２に装着されてホスト装置１２の消
去ボタンが押されると、既存の記録を一括消去するフラ
ッシュ消去、または一部分を消去するブロック消去が前
述の記憶単位で行なわれ、ＥＥＰＲＯＭの特性上、その
初期状態では各ビットがオール”１”である「ＦＦＦＦ
」が書き込まれる。本実施例では、データが書き込まれ
るクラスタ１８と、その管理領域であるクラスタ・ヘッ
ド２０が、記憶単位ＭＵとして同時に消去される。また
消去範囲はクラスタ・サイズの約数であるので、ブロッ
ク消去の場合に、従来例のように隣接するブロック消去
が重なって、消去回数の多くなる箇所が生じてＥＥＰＲ
ＯＭの寿命を短くするようなことは起らない。

【００２２】図２は、この実施例におけるメモリカード
１０の機能ブロックを示す図である。この図において、
メモリカード１０は、データ領域１７がそれぞれ形成さ
れる複数のＥＥＰＲＯＭチップ２０，２１　・・・と、
デコーダ２４と、ホスト装置１２から供給されるデータ
信号Ｄ０〜Ｄ７のうちアドレスが入力される　２４　ビ
ットのアドレスカウンタ２６と、ホスト装置１２からバ
ス１６を介してリード信号ＲＤ、ライト信号ＷＲ、およ
びデータ識別信号Ａ０，Ａ１が入力されるコントロール
デコーダ２８とを有する。

【００２３】コントロール・デコーダ２２は、図５に示
すようにライト信号ＷＲ、およびデータ識別信号Ａ０，
Ａ１が入力されると、スタート・アドレス信号Ｓ１、ク
ロックＣＫをアドレス・カウンタ２６に出力し、複数の
チップ２０，２１・・・にライトイネーブル信号ＷＥを
出力するコントロール信号発生回路である。データ識別
信号Ａ０，Ａ１　は、ともに低レベル「ＬＬ」の場合に
アドレスの下位バイトの入力を示し、「ＨＬ」の場合に
アドレスの中位バイトを示し、「ＬＨ」の場合にアドレ
スの上位バイトを示し、さらに「ＨＨ」の場合にデータ
の入力を示す。

【００２４】アドレス・カウンタ２６は、入力されるデ
ータ信号Ｄ０〜Ｄ７のうちのアドレス、スタート・アド
レス信号Ｓ１、およびクロックＣＫにより、アドレス信
号Ａ０〜１７、デコード信号Ｓ２をデコーダ２４に出力
する。デコーダ２４は、複数のチップの一つ、たとえば
、チップ２０を選択するチップイネーブル信号ＣＥを出
力する。チップ２０は、チップイネーブル信号の入力に
よりイネーブルとなり、アドレス信号Ａ０〜１７を識別
し、ライトコマンドを検出して、ライトコマンドの次に
送られてくるデータを指定のアドレスに書き込む。続く
データの書き込みは、１０μｓ　間隔でアドレスをイン
クリメントして行なわれる。データの書き込みは８ビッ
トすなわち１バイト毎に行なわれる。

【００２５】図６のデータ・リードサイクルにおいて、
メモリカード１０のコントロール・デコーダ２２は、リ
ード信号ＲＤ、およびデータ識別信号Ａ０，Ａ１が入力
されると、スタート・アドレス信号Ｓ１，クロックＣＫ
をアドレス・カウンタ２６に出力し、複数のチップにア
ウトイネーブル信号ＯＥを出力する。アドレス・カウン
タ２６は、入力されるアドレスＤ０〜Ｄ７、スタート・
アドレス信号Ｓ１、およびクロックＣＫにより、アドレ
ス信号Ａ０〜１７、デコード信号Ｓ２をデコーダ２４に
出力する。デコーダ２４は、複数のチップの一つ、たと
えば、チップ２０を選択するチップイネーブル信号ＣＥ
を出力する。チップ２０は、チップイネーブル信号の入
力によりイネーブルとなり、アドレス信号Ａ０〜１７を
識別し、リードコマンドを検出し、次に、リード信号Ｒ
Ｄのタイミングにより、指定のアドレスからデータＤ０
〜Ｄ７を連続して読み出す。

【００２６】図７のカード消去モードにおいて、メモリ
カード１０は、ライト信号ＷＲ、消去コマンドＤ０〜Ｄ
７を入力されると、９．５ｍｓ　でチップ単位の消去を
行なう。

【００２７】図３は、ホスト装置１２に設けられたイン
タフェース部１４の構成を示すブロック図である。イン
タフェース部１４は、画像データの圧縮処理等のデータ
処理を行なうコーダ（ＣＯＤＥＲ）１８　とバス１６と
の間に介在して、コーダ１８から送り出されるデータを
システムコントローラ（図示略）の制御に基づいてメモ
リカード１０へ供給するＩ／Ｏ　インタフェース回路で
ある。このインタフェース部１４は、制御信号セレクタ
３０と、データセレクタ３２と、タイミングコントロー
ラ３４と、２つのＲＡＭ　（ランダムアクセスメモリ）
３６、３８　と、データ量カウンタ４０と、タイマー４
２と、ベリファイ回路４４とを備えている。

【００２８】制御信号セレクタ３０は、タイミングコン
トローラ３４から送出されるセレクト信号に基づいて、
同回路３４を介して送出されるリード信号ＲＤ、ライト
信号ＷＲ、およびデータ識別信号Ａ０，Ａ１をバス１６
に選択的に出力するセレクタである。

【００２９】２つのＲＡＭ　は、ＥＥＰＲＯＭコマンド
の各種コマンドを記憶したコマンドＲＡＭ３６　とヘッ
ダ情報を格納するヘッダＲＡＭ３８　とからなる。これ
らはそれぞれ、システムコントローラから送出される制
御信号に基づいてライト、消去などのコマンド、および
ヘッダ情報が読み出され、または書き込みが行なわれる
。データセレクタ３２はコマンドＲＡＭ３６　から読み
出されたコマンド、ヘッダＲＡＭ　３８から読み出しま
たは書き込まれるヘッダ情報、コーダから送出された送
信データＣＤＴ０〜７または受信データＣＤＶ０〜７　
を、バス１６の双方向データバスＤ０〜７　に選択的に
出力、または双方向データバスの入力を選択的に各部へ
出力するセレクタである。セレクト信号はタイミングコ
ントローラ３４から供給される。

【００３０】データ量カウンタ４０は、コーダ１８から
タイミングコントローラ３４へ送出される制御信号ＣＤ
Ｒ，ＣＷＲ　をモニタして、コーダ１８から送出、また
は読み込まれるデータ量をカウントしてＥＥＰＲＯＭの
各クラスタの容量８Ｋバイトをカウントする度に、タイ
ミングコントローラ３４にクラスタの区切りを通知する
カウンタ回路である。タイマー４２は、メモリカード１
０で必要とされる図６のライトタイミング１０μｓ　，
図７の消去タイミング９．５ｍｓ　を生成してタイミン
グコントローラ３４に供給して、メモリカード１０内で
の動作待ち状態をタイミングコントローラ３４に知らせ
る。このタイマー４２は、メモリカード１０内に備えて
もよく、その場合、メモリカード１０からタイミングコ
ントローラ３４に破線で示すＲＤＹ／ＢＵＳＹ信号を送
り出すようにしてもよい。

【００３１】タイミングコントローラ３４は、データ量
カウンタ４０，　タイマー４２からの制御入力を受け、
データセレクタ３２、セレクタ制御信号部３０へセレク
ト信号を出力するタイミング回路である。データ・ラッ
チ・ベリファイ４４は、送信データＣＤＴ０〜７を蓄積
し、メモリカード１０から返送される読み出しデータＣ
ＤＶ０〜７　と照合チエックする照合回路である。

【００３２】動作状態では、ホスト装置１２からメモリ
カード１０にデータを書き込む場合、コーダ１８はコン
トロールライト信号ＣＷＲ　をタイミングコントローラ
３４に送り、書き込みデータＣＤＴ０〜７　をデータセ
レクタ３２に送る。タイミングコントローラ３４の制御
により、制御信号セレクタ３０はライト信号ＷＲ、およ
びデータ識別信号Ａ０，Ａ１を送出し、データセレクタ
３２は送信データＤ０〜７をメモリカード１０に送出す
る。メモリカード１０が書き込み、および消去のタイミ
ング中を表示するＲＤＹ／ＢＳＹ　信号をホスト装置１
２に出力する場合またはタイマー４２にて計時している
ときは、タイミングコントローラ３４はコーダ１８に送
信停止信号ＣＢＳＹを出力する。ホスト装置１２は書き
込みデータが所定量に達すると、それを読み出し、デー
タ・ラッチ・ベリファイ４４により、送受信データの照
合チエックが行われる。

【００３３】ホスト装置１２がメモリカード１０のデー
タを読み出す場合、コーダ１８はコントロールリード信
号ＣＷＲ　をタイミングコントローラ３４に送出する。 タイミングコントローラ３４の制御により、制御信号セ
レクタ３０は、リード信号ＲＤ、データ識別信号Ａ０，
Ａ１を送出し、データセレクタ３２は、メモリカード１
０から読み出された受信データＤ０〜７　を受信データ
ＣＤＶ０〜７　としてコーダ１８に出力する。

【００３４】以上のようにインタフェース部１４が動作
する。この場合、データの読み出しおよび書き込みは、
メモリカード１０のデータ領域１７におけるそれぞれの
クラスタ１８と、そのヘッダ部２０とからなる記憶単位
ＭＵごとに行なわれる。すなわち、データを書き込む場
合は、その書き込みに際して、そのクラスタのヘッダを
書き込む。したがって、データの書き込みにともなう管
理情報の書き換え、すなわち消去をともなう書き換えは
行なわれず、管理領域が書き換え制限回数に早く達する
という不都合が解消される。この結果、ＥＥＰＲＯＭの
寿命が延び、また管理情報の書き換えの際にホスト装置
側にて必要だった大容量のメモリを省くことができ、さ
らに処理工程等の簡単化が達成される。

【００３５】なお、本発明は上記実施例に限定されるこ
となく、当業者が容易に変更できる事項は本発明の精神
に逸脱しない限り本発明の範囲内であることは明白であ
る。たとえば、データをアドレスの上位からクラスタ順
に書き込む必要はなく、いずれのクラスタから書き込み
を行なっても良い。また、インタフェース部１４をホス
ト装置１４から取り外してアダプタとして構成してもよ
い。

【００３６】

【発明の効果】以上説明したように本発明におけるメモ
リカードの記憶管理方式によれば、メモリカードのＥＥ
ＰＲＯＭのデータ領域が、たとえば、画像データの最小
管理領域であるクラスタと、クラスタの管理情報が書き
込まれるヘッダ部とからなる記憶単位で構成される。デ
ータを書き込む場合は、既に書き込まれている他のクラ
スタのヘッダ部を順に検索して、ヘッダ部が書き込まれ
ていない領域を検出することにより、その領域にデータ
を書き込むことができる。これにともないその領域のヘ
ッダ部に管理情報を書き込む。したがって、管理領域の
消去をともなわないデータの書き込みを行なうことがで
き、ＥＥＰＲＯＭの寿命を長く保持することができると
いう効果を奏する。

【００３７】また、管理情報の書き換えが行なわれない
ため、システム側に大容量のメモリを備える必要がなく
、また、その処理等を省くことができ、システムの簡単
化を図ることができる。

【００３８】さらに、データを読み出す場合は、ヘッダ
部を検索することにより、所望のデータの領域を検出し
て、そのデータを読み出す。この場合、データ識別のた
めのデータナンバーを検索することによりさらに短時間
にデータを検索することができる。

【図面の簡単な説明】

【図１】本発明のメモリカードの記憶管理方式の一実施
例におけるＥＥＰＲＯＭのデータ領域を示すフォーマッ
ト図である。

【図２】本発明の一実施例におけるメモリカードを示す
機能ブロック図である。

【図３】本発明の一実施例におけるホスト装置のインタ
フェース部を示す機能ブロック図である。

【図４】本発明の一実施例におけるホスト装置とメモリ
カードとの接続状態を示す概念図である。

【図５】本発明の一実施例におけるデータ・ライトサイ
クルを示すタイミングチャートである。

【図６】本発明の一実施例におけるデータ・リードサイ
クルを示すタイミングチャートである。

【図７】本発明の一実施例におけるカード消去を示すタ
イミングチャートである。

【符号の説明】

１０　　メモリカード １２　　ホスト装置 １４　　インタフェース部 １７　　データ領域 １８　　クラスタ ２０　　クラスタ・ヘッド ＭＵ　　記憶単位

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　記憶素子として電気的に消去および再
   書込可能なＥＥＰＲＯＭを備えたメモリカードに、デー
   タとともにその管理情報を記憶させるメモリカードの記
   憶管理方式において、前記ＥＥＰＲＯＭの記憶領域は、
   所定の記憶容量を有する複数の記憶エリアに区分されて
   、これら区分されたそれぞれの記憶エリアには、その記
   憶エリアに記憶されるデータの管理情報を記憶するため
   のヘッダ部がそれぞれ形成されて、該ヘッダ部への管理
   情報の記録は、それぞれの記憶エリアにデータを書き込
   む際に行なわれ、データをアクセスする場合には、それ
   ぞれの記憶エリアの前記ヘッダ部に記憶された管理情報
   を検索して参照することにより、データをアクセスする
   ための情報を得て、該情報に基づいて、それぞれのヘッ
   ダ部を含む記憶エリアごとにアクセスすることを特徴と
   するメモリカードの記録管理方式。
2. 【請求項２】　　請求項１に記載のメモリカードの記憶
   管理方式において、前記ヘッダ部を含む記憶エリアのそ
   れぞれの容量は、ブロック消去型ＥＥＰＲＯＭの消去単
   位と同一容量を有することを特徴とするメモリカードの
   記憶管理方式。
3. 【請求項３】　　請求項１または２に記載のメモリカー
   ドの記憶管理方式において、前記ヘッダ部には、データ
   の記録に際してそれぞれの記憶エリアごとにそのデータ
   を識別するためのデータナンバーが書き込まれることを
   特徴とするメモリカードの記憶管理方式。
4. 【請求項４】　　記憶素子として電気的に消去および再
   書込可能なＥＥＰＲＯＭを備えたメモリカードを記録媒
   体として用いるメモリカードシステムにおいて、前記メ
   モリカードのＥＥＰＲＯＭの記憶領域は、それぞれ管理
   情報が書き込まれるヘッダ部を含む所定の容量の複数の
   記憶エリアに区分されて、該メモリカードが装着される
   システムは、前記メモリカードに送り出すデータ量が前
   記ＥＥＰＲＯＭにおける区分された記憶エリアのそれぞ
   れのデータ記憶容量に達したか否かをカウントするデー
   タ量カウント手段と、該データ量カウント手段のカウン
   ト結果に基づいて、それぞれの記憶エリアのヘッダ部へ
   管理情報を書き込むヘッダ書込手段とを備えたことを特
   徴とするメモリカードシステム。
5. 【請求項５】　　記憶素子として電気的に消去および再
   書込可能なＥＥＰＲＯＭを備え、データとともにその管
   理情報を記憶するメモリカードにおいて、前記ＥＥＰＲ
   ＯＭは、ヘッダ部をそれぞれ含む所定の記憶容量を有す
   る複数の記憶エリアに区分された記憶領域を有し、シス
   テム側から供給された制御信号およびアドレスに基づい
   て、前記記憶エリアのスタートアドレスを選択するため
   のスタートアドレス選択信号を発生する制御手段を備え
   、該スタートアドレス選択信号に基づいて、以降のアド
   レスを歩進することにより、記憶領域の各記憶エリアご
   とにデータをアクセスことを特徴とするメモリカード。