JPH04133149A - データ記憶装置 - Google Patents

データ記憶装置

Info

Publication number
JPH04133149A
JPH04133149A JP2256311A JP25631190A JPH04133149A JP H04133149 A JPH04133149 A JP H04133149A JP 2256311 A JP2256311 A JP 2256311A JP 25631190 A JP25631190 A JP 25631190A JP H04133149 A JPH04133149 A JP H04133149A
Authority
JP
Japan
Prior art keywords
data
flag
area
written
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2256311A
Other languages
English (en)
Inventor
Hiroaki Furushima
広明 古島
Yuuichi Kagoshima
裕一 鹿子島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokowo Co Ltd
Azbil Corp
Original Assignee
Yokowo Co Ltd
Azbil Corp
Yokowo Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokowo Co Ltd, Azbil Corp, Yokowo Mfg Co Ltd filed Critical Yokowo Co Ltd
Priority to JP2256311A priority Critical patent/JPH04133149A/ja
Publication of JPH04133149A publication Critical patent/JPH04133149A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、データの書き換え回数が物理的に制限される
メモリに、高い信頼性でデータを書き込むことができる
ようにしたデータ記憶装置に関するものである。
(従来の技術) 近年、多品種少量生産に好適なシステムとしてフレキシ
ブル製造システムが提案されている。このシステムでは
ライン上を流れるワークに、例えばIDタグを付設する
とともに、このIDタグにワークの仕様等に関するデー
タが記憶され、各ステーションでデータがIDタグから
読み出されて仕様に応じた作業がなされる。そして、I
Dタグに組み込まれるデータ記憶装置は、ワークの仕様
に応じて股り返しデータの書き換えがなされる。
ここで、第12図により、自動車生産ラインに適応され
たフレキシブル製造システムの一例につき概説する。第
12図において、製造ライン上を移動するワーク11〜
14には、それぞれIDタグ21〜24が付設される。
そして、各ワーク11〜14が各ステーションの適宜な
位置まで移動したときにIDタグ21〜24にそれぞれ
対応するようにリードアンドライト手段としてのIDコ
ントローラ31〜34が配置される。
そして、第1のステーションでは、IDコントローラ3
1にコンピュータ40よりIDタグ21〜24に組み込
まれたデータ記憶装置に各ステーションにおける作業指
示のためのデータが書き込まれる。
なお、IDタグ21〜24はバッテリーレスであり、I
Dコントローラ31〜34から送信されるマイクロ波9
1〜94を受信しさらに整流して直流電圧を発生させ、
この直流電圧を駆動電源としてデータの書き込みおよび
読み出し等が行なわれる。そして、IDコントローラ3
1〜34と対応してない状態で直流電圧が消滅しても、
データ記憶装置に書き込まわたデータが失なわれないよ
うに、メモリとして電気的に書き換え可能でしかも不揮
発性のE2FROMが用いられている。
さらに、第2以後のステーションのIDコントローラ3
2〜34には、上位コントローラとしてのプログラマブ
ルコントローラ52〜54が接続される。
このプログラマブルコントローラ52〜54には、各ス
テーションにおける作業ロボット82〜64が接続され
て、各ステーションでIDタグ21〜24から読み出さ
れたデータに応じた作業がなされる。
また、コンピュータ40およびプログラマブルコントロ
ーラ52〜54には、さらに上位のコントローラとして
のホストコンピュータ70が接続される。
なお、矢印80は、ワークII〜14の移動方向を示す
(発明が解決しようとする課題) ところで、上記IDタグ21〜24のデータ記憶装置の
メモリとして用いられるE2PROMは、物理的にデー
タの書き換え回数に例えば1万回というような制約があ
る。そこで、従来にあっては、データの書き換え回数を
推測しまたは計測して、現実にデータの書き換えに誤り
を生じさせる以前にメモリを交換していた。これは、デ
ータが誤って記憶されたIDタグが付設されたワークが
製造ライン上に流されて誤った作業がなされ、その結果
製造ラインを停止させるという重大事件の発生を予防す
るためである。
しかしながら、メモリにデータを書き換えるときに生じ
る誤りは、極めて僅かな確率ではあるが比較的に少ない
書き換え回数でも可能性がある。
そこで、データの書き換えを確実に行なわせるためには
、仕様上で許容される書き換え回数よりもかなり前にメ
モリを交換しなければならず、不経済であった。
本発明は、上述のごとき従来のデータ記憶装置の事情に
鑑みてなされたもので、高い信頼性でデータの書き換え
ができ、また誤りを生じさせる書き換え回数まで不具合
を生じさせることなしにメモリを使用でき、さらには仕
様上の書き換え回数以上にメモリを使用できるようにし
たデータ記憶装置を提供することを目的とする。
(B題を解決するための手段) かかる目的を達成するために、本発明のデータ記憶装置
は、データを書き換え可能に記憶するメモリを有するデ
ータ記憶装置において、前記メモリ内にデータが所定ア
ドレスに通常的に書き込まれる通常エリアとは別に予備
エリアを設けるとともに、この予備エリアにデータが書
き込まれたことを示すフラグを書き込むフラグエリアを
設け、書き込み命令で、前記通常エリアにデータを書き
込む毎にこの一度書き込まれたデータを読み出して書き
込むべきデータとの一致をデータ照合手段で照合し、前
記データ照合手段で不一致が判別すると前記フラグエリ
アにフラグが書き込まれているか否かをフラグ検出手段
で検出し、このフラグ検出手段で前記フラグが検出され
なければ書き込むべきデータとこのデータのアドレスを
予備エリア書き込み手段で前記予備エリアに書き込むよ
うに構成されている。
そして、前記データ照合手段で一致が判別すると正常終
了信号送信手段で正常終了信号を送信し、前記データ照
合手段で不一致が判別すると書き込むべきデータとこの
データのアドレスを前記予備エリア書き込み手段で前記
予備エリアに書き込むとともに警告信号送信手段で警告
信号を送信するように構成しても良い。
さらに、前記フラグ検出手段で前記フラグが検出される
と、誤り信号送信手段で誤り信号を送信するように構成
することもできる。
また、本発明のデータ記憶装置は、データを書き換え可
能に記憶するメモリを有するデータ記憶装置において、
データが所定アドレスに通常的に書き込まれる通常エリ
アとは別に予備エリアを設けるとともに、この予備エリ
アにデータが書き込まれたことを示すフラグを書き込む
フラグエリアを設け、読み出し命令で、前記フラグエリ
アにフラグが書き込まれているか否かをフラグ検出手段
で検出し、このフラグ検出手段で前記フラグが検出され
ると前記予備エリアに書き込まれたアドレスと読み出す
べきデータのアドレスとの一致をアドレス照合手段で照
合し、一致すれば予備エリア読み出し手段で前記予備エ
リアからデータを読み出し、前記アドレス照合手段で不
一致または前記フラグ検出手段で前記フラグが検出され
なければ、通常エリア読み出し手段で前記通常エリアか
らデータを読み出し、この通常エリア読み出し手段およ
び前記予備エリア読み出し手段で読み出されたデータを
送信手段で送信するように構成しても良い。
そして、前記通常エリア読み出し手段で読み出されたデ
ータを前記送信手段で送信し、前記予備エリア読み出し
手段で読み出されたデータを警告信号とともにデータお
よび警告信号送信手段で送信するように構成することも
できる。
また、本発明のデータ記憶装置は、データを書き換え可
能に記憶するメモリを有するデータ記憶装置において、
データが所定アドレスに通常的に書き込まれる通常エリ
アとは別に第1と第2の予備エリアを設けるとともに、
こわらの第1と第2の予備エリアにデータが書き込まれ
たことを示すフラグをそれぞれに書き込む第1と第2の
フラグエリアを設け、書き込み命令で、前記通常エリア
にデータを書き込む毎にこの一度書き込まれたデータを
読み出して書き込むべきデータとの一致をデータ照合手
段で照合し、一致すれば正常終了信号送信手段で正常終
了信号を送信し、前記データ照合手段で不一致が判別す
ると前記第1のフラグエリアにフラグが書き込まれてい
るか否かを第1のフラグ検出手段で検出し、この第1の
フラグ検出手段で前記フラグが検出されなければ書き込
むべきデータとこのデータのアドレスを第1の予備エリ
ア書き込み手段で前記第1の予備エリアに書き込むとと
もに前記正常終了信号送信手段で正常終了信号を送信し
、前記第1のフラグ検出手段で、フラグが検出されると
前記第2のフラグエリアにフラグが書き込まれているか
否かを第2のフラグ検出手段で検出し、この第2のフラ
グ検出手段で前記フラグが検出されなければ書き込むべ
きデータとこのデータのアドレスを第2の予備エリア書
き込み手段で前記第2の予備エリアに書き込むとともに
警告信号送信手段で警告信号を送信するように構成して
も良い。
そして、前記第2のフラグ検出手段で前記フラグが検出
されると、誤り信号送信手段で誤り信号を送信するよう
に構成しても良い。
また、本発明のデータ記憶装置は、データを書き換え可
能に記憶するメモリを有するデータ記憶装置において、
データが所定アドレスに通常的に書き込まれる通常エリ
アとは別に、前記通常エリアにデータが正確に書き込め
ないときに順次にデータが書き込まれる第1と第2の予
備エリアを設け、これらの第1と第2の予備エリアにデ
ータが書き込まれたことを示すフラグをそれぞれに書き
込む第1と第2のフラグエリアを設け、読み出し命令で
、前記第2のフラグエリアにフラグが書き込まれている
か否かを第2のフラグ検出手段で検出し、この第2のフ
ラグ検出手段で前記フラグが検出されると前記第2の予
備エリアに書き込まわたアドレスと読み出すべきデータ
のアドレスとの一致を第2のアドレス照合手段で照合し
、一致すれば第2の予備エリア読み出し手段で前記第2
の予備エリアからデータを読み出し、前記第2のフラグ
検出手段でフラグが検出されなければ前記第1のフラグ
エリアにフラグが書き込まれているか否かを第1のフラ
グ検出手段で検出し、この第1のフラグ検出手段で前記
フラグが検出されまたは前記第2のアドレス照合手段で
不一致が判別すると前記第1の予備エリアに書き込まれ
たアドレスと読み出すべきデータのアドレスとの一致を
第1のアドレス照合手段で照合し、一致すれば第1の予
備エリア読み出し手段で前記第1の予備エリアからデー
タを読み出し、前記第1のフラグ検出手段で前記フラグ
が検出されずまたは前記第1のアドレス照合手段で不一
致が判別すると通常エリア読み出し手段で前記通常エリ
アからデータを読み出し、この通常エリア読み出し手段
および前記第1と第2の予備エリア読み出し手段で読み
出されたデータを送信手段で送信するように構成するこ
ともできる。
また、本発明のデータ記憶装置は、データを書き換え可
能に記憶するメモリを有するデータ記憶装置において、
データが所定アドレスに通常的に書き込まれる通常エリ
アとは別に、前記通常エリアにデータが正確に書き込め
ないときに順次にデータが書き込まれる第1と第2の予
備エリアを設け、これらの第1と第2の予備エリアにデ
ータが書き込まれたことを示すフラグをそれぞれに書き
込む第1と第2のフラグエリアを設け、読み出し命令で
、前記第1のフラグエリアにフラグが書き込まれている
か否かを第1のフラグ検出手段で検出し、この第1のフ
ラグ検出手段で前記フラグが検出されると前記第1の予
備エリアに書き込まれたアドレスと読み出すべきデータ
のアドレスとの一致を第1のアドレス照合手段で照合し
、一致すれば第1の予備エリア読み出し手段で前記第1
の予備エリアからデータを読み出し、前記第1のアドレ
ス照合手段で不一致が判別すると前記第2のフラグエリ
アにフラグが書き込まれているか否かを第2のフラグ検
出手段で検出し、この第2のフラグ検出手段で前記フラ
グが検出されると前記第2の予備エリアに書き込まれた
アドレスと読み出すべきデータのアドレスとの一致を第
2のアドレス照合手段で照合し、一致すれば第2の予備
エリア読み出し手段で前記第2の予備エリアからデータ
を読み出し、前記第1または第2のフラグ検出手段で前
記フラグが検出されずまたは前記第2のアドレス照合手
段で不一致が判別すると通常エリア読み出し手段で前記
通常エリアからデータを読み出し、この通常エリア読み
出し手段および前記第1と第2の予備エリア読み出し手
段で読み出されたデータを送信手段で送信するように構
成しても良い。
そして、本発明のデータ記憶装置は、バッテリーレスで
あり、電気的に書き換え可能でしかも不揮発性のメモリ
を用いて構成しても良い。
さらに、本発明のデータ記憶装置は、フレキシブル製造
システムのライン上を流れるワークのIDタグに組み込
まれることができる。
(作用) 上記のように、メモリ内にデータが所定アドレスに通常
的に書き込まれる通常エリアとは別に予備エリアを設け
、通常エリアに書き込まれたデータを読み出して書き込
むべきデータとデータ照合手段で照合させ、通常エリア
の所定アドレスのメモリが破損されてデータの書き換え
に誤りを生じさせると、そのデータが予備エリアに記憶
されるので、通常エリアの一部のメモリが破損しても予
備エリアの個数だけのデータの書き換えが可能である。
そして、すべての予備エリアにデータが書き込まれると
警告信号を送信すれば、メモリの一部が破損しているこ
とを示すことができ、データ記憶装置を適切な時点で交
換し得る。さらに、すべての予備エリアに既にデータが
書き込まれた状態で、通常エリアの他のアドレスのメモ
リが破損してデータが適正に書き換えられなければ、誤
り信号が送信されてデータに誤りが生じたことが示され
る。
また、読み込み命令で、まず予備エリアにデータが書き
込まれているか否かを検出し、予備エリアにデータが記
憶されていてそのデータのアドレスが読み出すデータの
アドレスと一致すると、予備エリアのデータが読み出さ
れるので、予備エリアのデータが通常エリアのデータに
優先して読み出され、通常エリアの誤ったデータが読み
出されることがない。そして、予備エリアから読み出さ
れたデータとともに警告信号を送信すれば、データ記憶
装置のメモリの一部が破損していることを示すことがで
きる。
また、第1と第2の予備エリアを設けるならば、通常エ
リアの2つのアドレスのメモリが破損する確率が極めて
小さいことから、仕様上の書き換え回数よりも大幅にメ
モリの使用回数を延長させ得る。しかも、第1と第2の
予備エリアにともにデータが記憶されたときに警告信号
を送信するならば、データ記憶装置を適切な時点で交換
し得る。そして、第1と第2の予備エリアのいずれにも
既にデータが書き込まれていてさらに通常エリアのメモ
リに破損を生じると、誤り信号が送信されてデータが正
しく書き込み得ないことが示される。
また、第1または第2の予備エリアに記憶さたデータの
アドレスが読み出すデータのアドレスと一致すると、第
1または第2の予備エリアのデータが通常エリアのデー
タより優先して読み出され、通常エリアに不正確に書き
込まれたデータが読み出されることがない。
また、通常エリアのメモリに破損を生じた際に第1の予
備エリアにまずデータが書き込まれることから、読み出
し命令で、まず第1の予備エリアにデータが書き込まれ
ているか否かを検出し、第1の予備エリアにデータが書
き込まれていなけわば第2の予備エリアを検出すること
なしに通常エリアからデータを読み出すので、通常エリ
アのメモリが正常である間のデータの読み出しを迅速に
なし得る。
そして、上記構成によって、書き換え回数が比較的少な
く、電気的に書き換え可能でしかも不揮発性のメモリを
、仕様上で制約される書き換え回数またはそれより大幅
な書き換え回数で、何んら不都合を生じさせずに使用し
得る。
さらに、上記構成のデータ記憶装置をIDタグに組み込
むならば、データの書き換えの誤りによりフレキシブル
製造システムのラインを停止させるような重大な故障等
が防止し得る。
(実施例) 以下、本発明の実施例を第1図ないし第4図を参照して
説明する。第1図は、本発明のデータ記憶装置の一実施
例のデータ書き込みのフローチャートであり、第2図は
、そのデータ読み出しのフローチャートであり、第3図
は、第1図の本発明のデータ記憶装置の一実施例のメモ
リ内のエリア区分を示す図であり、第4図は、E2PR
OMの書き換え回数と故障率のグラフである。
本発明のデータ記憶装置のメモリとして書き換え可能で
しかも不揮発性のE2PROMが用いられる。そして、
メモリ100内は、第3図のごとく、所定アドレスにデ
ータが通常的に書き込まれるユーザエリアとしての通常
エリア110と、これとは別に第1と第2の予備エリア
120、]30が設けられ、さらに第1と第2のフラグ
エリア140.150が設けられる。そして、第1と第
2の予備エリア120.130は、それぞれアドレスエ
リアとデータエリアに区分される。
かかるメモリ100を有するデータ記憶装置におけるデ
ータの書き込みにつき、第1図により説明する。例えば
、第1のステーションで、IDタグ21がIDコントロ
ーラ31に対応し、IDコントローラ31からデータの
書き込みが行なわれる。まず、IDコントローラ31か
ら書き込みコマンドを受信すると(ステップ■)、通常
エリア110の指定アドレスにデータを書き込む(ステ
ップ■)。
次に、通常エリア110の指定アドレスから書き込まれ
たデータを読み出しくステップ■)、このデータと書き
込むべきデータとをデータ照合手段で一致するか否かを
照合する(ステップ■)。ここで、一致すれば正常終了
信号送信手段で正常終了信号を送信して(ステップ■)
、書き込みコマンドの実行が終了する。しかしながら、
ステップ■でデータが一致しないならば、通常エリア1
10の当該アドレスのメモリは破損している。そこで、
第1のフラグエリア140にフラグが書き込まれている
か否かを第1のフラグ検出手段で検出する(ステップ■
)。ここで、フラグが検出されなければ、当該データお
よび当該アドレスを第1の予備エリア120に書き込む
とともに第1のフラグエリア140にフラグを書き込み
(ステップ■)、ステップ■に戻る。また、ステップ■
でフラグが検出されたならば、第2のフラグエリア15
0にフラグが書き込まれているか否かを第2のフラグ検
出手段で検出する(ステップ■)。ここで、フラグが検
出されなければ、当該データおよび当該アドレスを第2
の予備エリア130に書き込むとともに第2のフラグエ
リア150にフラグを書き込み(ステップ■)、さらに
警告信号送信手段から警告信号を送信して(ステップ@
l)、書き込みコマンドの実行が終了する。さらに、ス
テップ■で、フラグが検出されたならば、誤り信号送信
手段から誤り信号を送信して(ステップ■)、書き込み
コマンドの実行が粁了する。
次に、このようにしてメモリ100にデータが書き込ま
れるデータ記憶装置におけるデータの読み出しを、第2
図により説明する。例えば、第2のステーションで、I
Dタグ22がIDコントローラ32に対応し、IDコン
トローラ32によりデータの読み出しが行なわれる。ま
ず、IDコントローラ32から読み出しコマンドを受信
すると(ステップ■)、第2のフラグエリア150にフ
ラグが書き込まれているか否かを第2のフラグ検出手段
で検出する(ステップ■)。ここで、フラグが検出され
なければ、第1のフラグエリア140にフラグが書き込
まれているか否かを第1のフラグ検出手段で検出する(
ステップ■)。ここでもフラグが検出されなければ、通
常エリア110の当該アドレスからデータを読み出しく
ステップ■)、そのデータをデータ送信手段でIDコン
トローラ32に送信して(ステップ■)、読み出しコマ
ンドの実行が終了する。そして、ステップ■で、第2の
フラグエリア150にフラグが検出されると、第2の予
備エリア130に記憶されているアドレスと読み出すべ
き当該データのアドレスを第2のアドレス照合手段で一
致するか否かを照合する(ステップ■)。
ここで、第2の予備エリア130に記憶されたアドレス
と当該データのアドレスか一致すれば、読み出すべきデ
ータが第2の予備エリア130に書き込まれており、第
2の予備エリア130のデータを読み出しくステップ■
)、つぎにステップ■に移る。ステップ■で、アドレス
が不一致であれば第2の予備エリア130には読み出す
べきデータと異なるデータが書き込まれている。このス
テップ■でアドレスが不一致、またはステップ■で第1
のフラグエリア140にフラグが検出されると、第1の
予備エリア120に記憶されているアドレスと読み出す
べき当該データのアドレスを第1のアドレス照合手段で
一致するか否かを照合する(ステップ■)。ここで、第
1のアドレス照合手段でアドレスが一致すれば、第1の
予備エリア120のデータを読み出して(ステップ■)
、つぎにステップ■に移る。また、ステップ■で、アド
レスが不一致であれば、第1の予備エリア120には読
み出すべきデータと異なるデータが書き込まれており、
ステップ■に移る。
かかる構成において、書き込みコマンドにより通常エリ
ア110に書き込まれたデータに誤りが生じると、まず
第1の予備エリア120に書き込み、この第1の予備エ
リア120に既にデータが記憶されていれば第2の予備
エリア130にデータを記憶させる。そこで、本発明の
データ記憶装置は、通常エリア110の2箇所のアドレ
スのメモリが破損した状態となっても、データを正確に
記憶することができる。
ところで、メモリ100として用いるE2FROMの書
き換え回数に対する故障率は、第4図に示すごとく、1
%の故障率の増加は例えば10倍の書き換え回数の増加
により生じる。したがって、通常エリア110の1箇所
のアドレスのメモリが破損する書き換え回数に対して、
2箇所のアドレスのメモリが破損する書き換え回数は飛
躍的に増加する。したがって、本発明のデータ記憶装置
にあっては、メモリ100の仕様上の書き換え回数より
も大幅に大きな書き換え回数まで使用することができる
。しかも、2箇所のアドレスのメモリが破損したことを
示す警告信号の送信により、交換すべき時点を確実に把
握することができる。この結果、フレキシブル製造シス
テムのラインを停止させるような重大な故障を確実に防
止することができる。
また、読み出しコマンドに応じて、第1と第2のフラグ
エリア140.150にフラグがあるか否かを検出し、
もしフラグがあれば第1または第2の予備エリア120
.130に記憶されたアドレスと読み出すべきデータの
アドレスを照合して、一致すれば第1または第2の予備
エリア120.130のデータを読み出すので、通常エ
リア110からのデータの読み出しに優先して第1と第
2の予備エリア120.130のデータが読み出され、
通常エリア110に書き込まれた誤ったデータが読み出
されるようなことがない。
第5図は、第2図に示したものとは異なるデータ読み出
しを示すフローチャートである。まず、読み出しコマン
ドをIDコントローラ32から受信すると(ステップ■
)、第1のフラグエリア140にフラグが書き込まれて
いるか否かを第1のフラグ検出手段で検出する(ステッ
プ■)。ここで、フラグが検出されなけ九ば、通常エリ
ア]l[lの当該アドレスからデータを読み出しくステ
ップ■)、そのデータをデータ送信手段でIDコントロ
ーラ32に送信して(ステップ■)、読み出しコマンド
の実行が終了する。ステップ■でフラグが検出されれば
、第1の予備エリア120に記憶されているアドレスと
読み出すべき当該データのアドレスを第1のアドレス照
合手段で一致するか否かを照合する(ステップ■)。こ
こで、第1の予備エリア120に記憶されているアドレ
スと読み出すべき当該データのアドレスが一致すれば、
読み出すべきデータが第1の予備エリア120に書き込
まれており、第1の予備エリア120からデータを読み
出しくステップ■)、つぎにステップ■に移る。ステッ
プ■で、アドレスが一致しなければ、第1の予備エリア
120には読み出すべきデータと異なるデータが記憶さ
れている。そこで次に、第2のフラグエリア150にフ
ラグが書き込まれているか否かを第2のフラグ検出手段
で検出する(ステップ■)。ここで、フラグが検出され
れば、第2の予備エリア130に記憶されているアドレ
スと読み出すべき当該データのアドレスを第2のアドレ
ス照合手段で一致するか否かを照合する(ステップ■)
。そして、アドレスが一致すれば、第2の予備エリア1
30からデータを読み出しくステップ■)、つぎにステ
ップ■に移る。なお、ステップ■でフラグが検出されず
、またはステップ■でアドレスが一致しなければ、第2
の予備エリア130には読み出すべきデータが記憶され
ておらず・ステップ■に移る。
かかる読み出しコマンドの実行においては、第1のフラ
グエリア140にフラグが検出されなければ、第2のフ
ラグエリア150のフラグを検出することなしに通常エ
リア110からデータの読み出しを行なう。ところで、
第1図に示す書き込みコマンドで、通常エリア110の
一部のアドレスのメモリが破損されるとまず第1の予備
エリア120にデータを書き込むとともに第1のフラグ
エリア140にフラグを書き込むことから、第1のフラ
グエリア140にフラグが検出されなければ、第2の予
備エリア130にデータが書き込まれていることはない
。そこで、第1のフラグエリア140にフラグが検出さ
れなければ、直ちに通常エリア110からデータを読み
出すことで、メモリ100が正常である場合のデータの
読み出しが、第2図に示すフローチャートによる動作よ
り迅速となる。
第6図は、第2図および第5図に示したものとはさらに
異なるデータ読み出しを示すフローチャートである。読
み出しコマンドを受信すると(ステップ■)、第1のフ
ラグエリア140のフラグの有無を検出しくステップ■
)、フラグが検出されなければ第2のフラグエリア15
0のフラグの有無を検出しくステップ■)、フラグが検
出されなければ通常エリア110からデータを読み出し
くステップ■)、さらにデータを送信して(ステップ■
)、読み出しコマンドの実行を終了する。ステップ■で
、フラグが検出されれば、第1の予備エリア120に記
憶されているアドレスと読み出すべきデータのアドレス
を照合しくステップ■)、一致すれば第1の予備エリア
120からデータを読み出して(ステップ■)、つぎに
ステップ■に移る。また、ステップ■で、アドレスが一
致しなければ、ステップ■に移る。そして、ステップ■
で、フラグが検出されると、第2の予備エリア130に
記憶されているアドレスと読み出すべきデータのアドレ
スを照合しくステップ■)、一致すれば第2の予備エリ
ア130からデータを読み出しくステップ■)、つぎに
ステップ■に移る。そしてまた、ステップ■で、アドレ
スが一致しなければ、ステップ■に移る。なお、ステッ
プ■と■の順序が逆であっても良い。
第7図ないし第9図は、本発明のデータ記憶装置の他の
実施例を示し、第7図は、本発明のデータ記憶装置の他
の実施例のデータ書き込みのフローチャートであり、第
8図は、そのデータ読み出しのフローチャートであり、
第9図は、第7図の本発明のデータ記憶装置の他の実施
例のメモリ内のエリア区分を示す図である。
まず、メモリ200内は、第9図のごとく、所定アドレ
スにデータが通常的に書き込まれるユーザエリアとして
の通常エリア210とは別に予備エリア210が設けら
れ、さらにフラグエリア220が設けられる。そして、
予備エリア210は、アドレスエリアとデータエリアに
区分けされる。このように、1個の予備エリア210シ
か設けられていない点で、第3図に示すメモリ100の
エリア区分と相違する。
かかるメモリ200を有するデータ記憶装置におけるデ
ータ書き込みを、第7図により説明する。
まず、書き込みコマンドが受信されるステップ■から正
しくデータが書き込まれた状態での正常終了信号を送信
するステップ■までは、第1図と同様である。そして、
ステップ■のデータ照合手段による照合でデータが不一
致であれば、フラグエリア230にフラグが書き込まれ
ているか否かをフラグ検出手段で検出する(ステップ■
)。フラグが検出されなければ、当該データおよび当該
アドレスを予備エリア220に書き込むとともにフラグ
エリア230にフラグを書き込み(ステップ■)、さら
に警告信号送信手段から警告信号を送信して(ステップ
■)、書き込みコマンドの実行が終了する。ステップ■
で、フラグが検出されると、誤り信号送信手段から誤り
信号を送信して(ステップ■)、書き込みコマンドの実
行が終了する。
このようにしてメモリ200にデータが書き込まれるデ
ータ記憶装置におけるデータの読み出しを、第8図によ
り説明する。まず、データの読み出しコマンドを受信す
ると(ステップ■)、フラグエリア230にフラグが書
き込まれているか否かをフラグ検出手段で検出する(ス
テップ■)。ここで、フラグが検出されなければ、通常
エリア210の当該アドレスからデータを読み出しくス
テップ■)、そのデータをデータ送信手段で送信して(
ステップ■)、読み出しコマンドの実行が終了する。そ
して、ステップ■で、フラグエリア230にフラグが検
出されると、予備エリア220に記憶されているアドレ
スと読み出すべき当該データのアドレスをアドレス照合
手段で一致するか否かを照合する(ステップ■)。ここ
で、アドレスが一致すれば、予備エリア220からデー
タを読み出しくステップ■)、つぎにステップ■に移り
、ステップ■で、アドレスが一致しなければ、ステップ
■に移る。
かかる構成にあっては、通常エリア210の1箇所のア
ドレスのメモリが破損しても、予備エリア220にデー
タが正確に書き込まれて、何んら不都合を生じさせるこ
とがなく信頼性が向上する。そこで、予備エリア220
にデータが書き込まれた時点で警告信号を送信して適宜
に交換すれば、メモリ200を実際に書き換えできなく
なるまで使用でき、極めて経済的である。そして、この
第7図ないし第9図に示す実施例では、第1図ないし第
3図に示す実施例のごとく、メモリの実質的な書き換え
回数を増加させることはできないが、構造が**なもの
になるとともに、予備エリアが少ない分だけメモリ20
0を効率良く利用できる。
第10図および第11図は、第7図および第8図とは異
なるデータ書き込みおよびデータ読み出しをそわぞれに
示すフローチャートである。
まず、データの書き込みにつき第10図により説明する
。第10図において、第7図に示すフローチャートと相
違するところは、ステップ■と■を経ずに書き込みコマ
ンドの実行が終了することにある。次に、データの読み
出しにつき第11図により説明する。第11図において
、第8図に示すフローチャートと相違するところは、予
備エリア220からデータを読み出すステップ■に続い
て、このデータとともに警告信号をデータおよび警告信
号送信手段から送信して(ステップ■)、読み出しコマ
ンドの実行が終了することにある。
かかる構成にあっては、データの書き換えの際に、通常
エリア210の1部のアドレスのメモリが破損していて
予備エリア220にデータが書き込まれても、メモリ2
00が破損していることを認識できないが、このデータ
が読み出された際には予備エリア220から読み出され
たデータとともに警告信号が送信されるので、メモリ2
00の破損を認識できる。このように、書き換えまたは
読み出しのいずれかのときに、メモリ200が破損して
いることを何んらかの方法で示せば良い。
なお、メモリ100.200は、上記実施例のごと〈E
2PROMに限られず、書き換え回数が有限である他の
メモリを用いて本発明のデータ記憶装置を構成しても良
い。そして、上記実施例ではバッテリーレスのために不
揮発性のメモリを用いているが、装置に電源を備えてい
るならば揮発性メモリを用いて本発明のデータ記憶装置
を構成することもできる。また、上記実施例では、予備
エリアにデータが書き込まれているか否かをフラグエリ
アに書き込まれるフラグの有無で判別しているが、フラ
グエリアを設けずに、直接に予備エリアに書き込まれた
アドレスと読み出すべきデータのアドレスとを照合して
も良い。
さらに、上記実施例では、予備エリアを1個または2個
設けるものについて説明したが、これに限られることな
く、3個以上設けても良いことは勿論である。
(発明の効果) 本発明のデータ記憶装置は、以上説明したように構成さ
れているので、以下に記載されるような効果を奏する。
請求項1記載のデータ記憶装置にあっては、通常エリア
の一部のアドレスのメモリが破損して、データが正しく
書き込まれなければ、当該データは予備エリアに書き込
まれるので、通常エリアのメモリの破損によって直ちに
データ記憶装置が使用できなくなることがない。
そして、請求項2記載のデータ記憶装置にあっては、予
備エリアにデータが書き込まれると、警告信号が送信さ
れるので、この警告信号によって通常エリアのメモリが
破損したことを認識でき一部のアドレスのメモリが現実
に破損した時点で交換することができ、経済的である。
さらに、請求項3記載のデータ記憶装置にあっては、フ
ラグの検出で、予備エリアに既にデータか書き込まれて
いて、さらに通常エリアのメモリに破損を生じて別のデ
ータを予備エリアに書き込もうとすると、誤り信号が送
信されるので、データが正しく書き込めないことを直ち
に認知でき、正しく書き込まれないデータに起因する不
具合を予防し得る。
また、請求項4記載のデータ記憶装置にあフては、読み
出し命令により、予備エリアにデータが記憶されている
とそのアドレスと読み出すべきデータのアドレスを照合
し、一致すれば予備エリアのデータを読み出し、アドレ
スが一致しなければ通常エリアから当該アドレスのデー
タを読み出すので、予備エリアのデータが通常エリアの
データに優先して読み出されて、通常エリアの誤ったデ
ータが読み出されるようなことがなく、それだけ読み出
されたデータの信頼性が高い。
そして、請求項5記載のデータ記憶装置にあっては、予
備エリアから読み出されたデータとともに警告信号が送
信されるので、データの読み出しの際に、通常エリアの
一部のアドレスのメモリに破損が生じていることを認識
できる。
また、請求項6記載のデータ記憶装置にあっては、第1
と第2の予備エリアを設けたので、通常エリアの2つの
アドレスのメモリが破損してもデータを正確に書き込む
ことができる。そして、2つのアドレスのメモリに破損
が生じるまでの書き換え回数は、メモリの仕様上の書き
換え回数を大幅に上回り、それだけデータ記憶装置の書
き換え回数を増大させることができて、極めて経済的で
ある。また、2つの予備エリアにデータが書き込まれた
ときに送信される警告信号により、通常エリアの2つの
アドレスのメモリが現実に破損した時点で、データ記憶
装置を交換することができる。
そして、請求項7記載のデータ記憶装置にあっては、第
1と第2の予備エリアのいずれにも既にデータが書き込
まれていて、さらに通常エリアのメモリに破損を生じて
別のデータを予備エリアに書き込もうとすると、誤り信
号が送信されるので、データが正しく書き込めないこと
を直ちに認識でき、正しく書き込まれていないデータに
起因する不具合を予防し得る。
また、請求項8記載のデータ記憶装置にあっては、第1
と第2の予備エリアに書き込まれているデータが通常エ
リアのデータより優先して読み出されるので、通常エリ
アに不正確に書き込まれたデータを読み出すことがなく
、それだけ読み出されたデータの信頼性は高い。
また、請求項9記載のデータ記憶装置にあっては、通常
エリアのメモリに破損を生じたときに第1の予備エリア
にまずデータが書き込まれることから、読み出し命令で
、まず第1の予備エリアにデータが書き込まれているか
否か検出し、書き込まれていなければ第2の予備エリア
を検出することなしに通常エリアからデータを読み出す
ので、通常エリアのメモリが正常である間のデータの読
み出しがステップの少ない分だけ迅速にできる。
そして、請求項10記載のデータ記憶装置にあっては、
書き換え可能でしかも不揮発性のメモリ自体は、仕様上
の書き換え回数が比較的に少ないが、これをメモリが実
際に破損する回数まで、または仕様上の書き換え回数を
大幅に上回る回数まで使用でき、経済的に優れている。
さらに、請求項11記載のデータ記憶装置にあっては、
本発明のデータ記憶装置をフレキシブル製造システムの
IDタグに組み込むので、データがIDタグに正確に書
き込まれるとともに、IDタグから読み出されたデータ
は正確で信頼性があり、不正確なデータによりフレキシ
ブル製造システムに重大な不都合を生じさせる虞れがな
く、実用上極めて有益である。
【図面の簡単な説明】
第1図は、本発明のデータ記憶装置の一実施例のデータ
書き込みのフローチャートであり、第2図は、そのデー
タ読み出しのフローチャートであり、第3図は、第1図
の本発明のデータ記憶装置の一実施例のメモリ内のエリ
ア区分を示す図であり、第4図は、E2FROMの書き
換え回数と故障率のグラフであり、第5図は、第2図と
は異なるデータ読み出しのフローチャートであり、第6
図は、第2図および第5図とはさらに異なるデータ読み
出しのフローチャートであり、第7図は、本発明のデー
タ記憶装置の他の実施例のデータ書き込みのフローチャ
ートであり、第8図は、そのデータ読み出しのフローチ
ャートであり、第9図は、第7図の本発明のデータ記憶
装置の他の実施例のメモリ内のエリア区分を示す図であ
り、第10図は、第7図とは異なるデータ書き込みのフ
ローチャートであり、第11図は、そのデータ読み出し
のフローチャートであり、第12図は、本発明のデータ
記憶装置が適用される一例のフレキシブル製造システム
の概要図である。 21.22.23.24:IDタグ、 100.200:メモリ、 110.210:通常エリア、 120:第1の予備エリア、 130:第2の予備エリア、 140:第1のフラグエリア、 I50:第2のフラグエリア、 220:予備エリア、 230:フラグエリア。 特許出願人 株式会社横尾製作所 山武ハネウェル株式会社 代理人 弁理士 森 山 哲 夫 (対tスフ−+y)

Claims (1)

  1. 【特許請求の範囲】 1、データを書き換え可能に記憶するメモリを有するデ
    ータ記憶装置において、前記メモリ内にデータが所定ア
    ドレスに通常的に書き込まれる通常エリアとは別に予備
    エリアを設けるとともに、この予備エリアにデータが書
    き込まれたことを示すフラグを書き込むフラグエリアを
    設け、書き込み命令で、前記通常エリアにデータを書き
    込む毎にこの一度書き込まれたデータを読み出して書き
    込むべきデータとの一致をデータ照合手段で照合し、前
    記データ照合手段で不一致が判別すると前記フラグエリ
    アにフラグが書き込まれているか否かをフラグ検出手段
    で検出し、このフラグ検出手段で前記フラグが検出され
    なければ書き込むべきデータとこのデータのアドレスを
    予備エリア書き込み手段で前記予備エリアに書き込むよ
    うに構成したことを特徴とするデータ記憶装置。 2、請求項1記載のデータ記憶装置において、前記デー
    タ照合手段で一致が判別すると正常終了信号送信手段で
    正常終了信号を送信し、前記データ照合手段で不一致が
    判別すると書き込むべきデータとこのデータのアドレス
    を前記予備エリア書き込み手段で前記予備エリアに書き
    込むとともに警告信号送信手段で警告信号を送信するよ
    うに構成したことを特徴とするデータ記憶装置。 3、請求項1または2記載のデータ記憶装置において、
    前記フラグ検出手段で前記フラグが検出されると、誤り
    信号送信手段で誤り信号を送信するように構成したこと
    を特徴とするデータ記憶装置。 4、データを書き換え可能に記憶するメモリを有するデ
    ータ記憶装置において、データが所定アドレスに通常的
    に書き込まれる通常エリアとは別に予備エリアを設ける
    とともに、この予備エリアにデータが書き込まれたこと
    を示すフラグを書き込むフラグエリアを設け、読み出し
    命令で、前記フラグエリアにフラグが書き込まれている
    か否かをフラグ検出手段で検出し、このフラグ検出手段
    で前記フラグが検出されると前記予備エリアに書き込ま
    れたアドレスと読み出すべきデータのアドレスとの一致
    をアドレス照合手段で照合し、一致すれば予備エリア読
    み出し手段で前記予備エリアからデータを読み出し、前
    記アドレス照合手段で不一致または前記フラグ検出手段
    で前記フラグが検出されなければ、通常エリア読み出し
    手段で前記通常エリアからデータを読み出し、この通常
    エリア読み出し手段および前記予備エリア読み出し手段
    で読み出されたデータを送信手段で送信するように構成
    したことを特徴とするデータ記憶装置。 5、請求項4記載のデータ記憶装置において、前記通常
    エリア読み出し手段で読み出されたデータを前記送信手
    段で送信し、前記予備エリア読み出し手段で読み出され
    たデータを警告信号とともにデータおよび警告信号送信
    手段で送信するように構成したことを特徴とするデータ
    記憶装置。 6、データを書き換え可能に記憶するメモリを有するデ
    ータ記憶装置において、データが所定アドレスに通常的
    に書き込まれる通常エリアとは別に第1と第2の予備エ
    リアを設けるとともに、これらの第1と第2の予備エリ
    アにデータが書き込まれたことを示すフラグをそれぞれ
    に書き込む第1と第2のフラグエリアを設け、書き込み
    命令で、前記通常エリアにデータを書き込む毎にこの一
    度書き込まれたデータを読み出して書き込むべきデータ
    との一致をデータ照合手段で照合し、一致すれば正常終
    了信号送信手段で正常終了信号を送信し、前記データ照
    合手段で不一致が判別すると前記第1のフラグエリアに
    フラグが書き込まれているか否かを第1のフラグ検出手
    段で検出し、この第1のフラグ検出手段で前記フラグが
    検出されなければ書き込むべきデータとこのデータのア
    ドレスを第1の予備エリア書き込み手段で前記第1の予
    備エリアに書き込むとともに前記正常終了信号送信手段
    で正常終了信号を送信し、前記第1のフラグ検出手段で
    フラグが検出されると前記第2のフラグエリアにフラグ
    が書き込まれているか否かを第2のフラグ検出手段で検
    出し、この第2のフラグ検出手段で前記フラグが検出さ
    れなければ書き込むべきデータとこのデータのアドレス
    を第2の予備エリア書き込み手段で前記第2の予備エリ
    アに書き込むとともに警告信号送信手段で警告信号を送
    信するよう構成したことを特徴とするデータ記憶装置。 7、請求項6記載のデータ記憶装置において、前記第2
    のフラグ検出手段で前記フラグが検出されると、誤り信
    号送信手段で誤り信号を送信するように構成したことを
    特徴とするデータ記憶装置。 8、データを書き換え可能に記憶するメモリを有するデ
    ータ記憶装置において、データが所定アドレスに通常的
    に書き込まれる通常エリアとは別に、前記通常エリアに
    データが正確に書き込めないときに順次にデータが書き
    込まれる第1と第2の予備エリアを設け、これらの第1
    と第2の予備エリアにデータが書き込まれたことを示す
    フラグをそれぞれに書き込む第1と第2のフラグエリア
    を設け、読み出し命令で、前記第2のフラグエリアにフ
    ラグが書き込まれているか否かを第2のフラグ検出手段
    で検出し、この第2のフラグ検出手段で前記フラグが検
    出されると前記第2の予備エリアに書き込まれたアドレ
    スと読み出すべきデータのアドレスとの一致を第2のア
    ドレス照合手段で照合し、一致すれば第2の予備エリア
    読み出し手段で前記第2の予備エリアからデータを読み
    出し、前記第2のフラグ検出手段でフラグが検出されな
    ければ前記第1のフラグエリアにフラグが書き込まれて
    いるか否かを第1のフラグ検出手段で検出し、この第1
    のフラグ検出手段で前記フラグが検出されまたは前記第
    2のアドレス照合手段で不一致が判別すると前記第1の
    予備エリアに書き込まれたアドレスと読み出すべきデー
    タのアドレスとの一致を第1のアドレス照合手段で照合
    し、一致すれば第1の予備エリア読み出し手段で前記第
    1の予備エリアからデータを読み出し、前記第1のフラ
    グ検出手段で前記フラグが検出されずまたは前記第1の
    アドレス照合手段で不一致が判別すると通常エリア読み
    出し手段で前記通常エリアからデータを読み出し、この
    通常エリア読み出し手段および前記第1と第2の予備エ
    リア読み出し手段で読み出されたデータを送信手段で送
    信するよう構成したことを特徴とするデータ記憶装置。 9、データを書き換え可能に記憶するメモリを有するデ
    ータ記憶装置において、データが所定アドレスに通常的
    に書き込まれる通常エリアとは別に、前記通常エリアに
    データが正確に書き込めないときに順次にデータが書き
    込まれる第1と第2の予備エリアを設け、これらの第1
    と第2の予備エリアにデータが書き込まれたことを示す
    フラグをそれぞれに書き込む第1と第2のフラグエリア
    を設け、読み出し命令で、前記第1のフラグエリアにフ
    ラグが書き込まれているか否かを第1のフラグ検出手段
    で検出し、この第1のフラグ検出手段で前記フラグが検
    出されると前記第1の予備エリアに書き込まれたアドレ
    スと読み出すべきデータのアドレスとの一致を第1のア
    ドレス照合手段で照合し、一致すれば第1の予備エリア
    読み出し手段で前記第1の予備エリアからデータを読み
    出し、前記第1のアドレス照合手段で不一致が判別する
    と前記第2のフラグエリアにフラグが書き込まれている
    か否かを第2のフラグ検出手段で検出し、この第2のフ
    ラグ検出手段で前記フラグが検出されると前記第2の予
    備エリアに書き込まれたアドレスと読み出すべきデータ
    のアドレスとの一致を第2のアドレス照合手段で照合し
    、一致すれば第2の予備エリア読み出し手段で前記第2
    の予備エリアからデータを読み出し、前記第1または第
    2のフラグ検出手段で前記フラグが検出されずまたは前
    記第2のアドレス照合手段で不一致が判別すると通常エ
    リア読み出し手段で前記通常エリアからデータを読み出
    し、この通常エリア読み出し手段および前記第1と第2
    の予備エリア読み出し手段で読み出されたデータを送信
    手段で送信するように構成したことを特徴とするデータ
    記憶装置。 10、請求項1ないし9記載のいずれかのデータ記憶装
    置において、当該装置はバッテリーレスであり、電気的
    に書き換え可能でしかも不揮発性のメモリを用いて構成
    したことを特徴とするデータ記憶装置。 11、フレキシブル製造システムのライン上を流れるワ
    ークのIDタグに組み込まれたことを特徴とする請求項
    10記載のデータ記憶装置。
JP2256311A 1990-09-26 1990-09-26 データ記憶装置 Pending JPH04133149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2256311A JPH04133149A (ja) 1990-09-26 1990-09-26 データ記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2256311A JPH04133149A (ja) 1990-09-26 1990-09-26 データ記憶装置

Publications (1)

Publication Number Publication Date
JPH04133149A true JPH04133149A (ja) 1992-05-07

Family

ID=17290904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2256311A Pending JPH04133149A (ja) 1990-09-26 1990-09-26 データ記憶装置

Country Status (1)

Country Link
JP (1) JPH04133149A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031661A1 (fr) * 2000-10-13 2002-04-18 Sony Corporation Procede de gestion de donnees pour un dispositif a memoire
EP3923180A1 (en) * 2020-06-12 2021-12-15 OMRON Corporation Retention determination device, retention determination system and retention determination method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011951A (ja) * 1983-06-30 1985-01-22 Fujitsu Ltd 交替メモリ制御方式
JPS61227300A (ja) * 1985-03-29 1986-10-09 Yokogawa Electric Corp 電気的に変更可能なromへの書込み方法
JPS63225842A (ja) * 1987-03-14 1988-09-20 Omron Tateisi Electronics Co Idシステムのデ−タ書込み方式
JPS63305444A (ja) * 1987-06-08 1988-12-13 Mitsubishi Electric Corp 記憶装置
JPH01136258A (ja) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 情報処理装置のメモリ制御方式
JPH01286199A (ja) * 1988-05-12 1989-11-17 Hitachi Ltd 書替え可能な不揮発性メモリ書替え装置
JPH02118999A (ja) * 1988-10-27 1990-05-07 Fujitsu Ltd Icカード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011951A (ja) * 1983-06-30 1985-01-22 Fujitsu Ltd 交替メモリ制御方式
JPS61227300A (ja) * 1985-03-29 1986-10-09 Yokogawa Electric Corp 電気的に変更可能なromへの書込み方法
JPS63225842A (ja) * 1987-03-14 1988-09-20 Omron Tateisi Electronics Co Idシステムのデ−タ書込み方式
JPS63305444A (ja) * 1987-06-08 1988-12-13 Mitsubishi Electric Corp 記憶装置
JPH01136258A (ja) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 情報処理装置のメモリ制御方式
JPH01286199A (ja) * 1988-05-12 1989-11-17 Hitachi Ltd 書替え可能な不揮発性メモリ書替え装置
JPH02118999A (ja) * 1988-10-27 1990-05-07 Fujitsu Ltd Icカード

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031661A1 (fr) * 2000-10-13 2002-04-18 Sony Corporation Procede de gestion de donnees pour un dispositif a memoire
JP2002123422A (ja) * 2000-10-13 2002-04-26 Sony Corp メモリ装置におけるデータ管理方法
US6889287B2 (en) 2000-10-13 2005-05-03 Sony Corporation Data management method for memory device
US7281090B2 (en) 2000-10-13 2007-10-09 Sony Corporation Data managing method for memory apparatus
US7284090B2 (en) 2000-10-13 2007-10-16 Sony Corporation Data managing method for memory apparatus
US7296119B2 (en) 2000-10-13 2007-11-13 Sony Corporation Data managing method for memory apparatus
JP4534336B2 (ja) * 2000-10-13 2010-09-01 ソニー株式会社 メモリ装置におけるデータ管理方法
EP3923180A1 (en) * 2020-06-12 2021-12-15 OMRON Corporation Retention determination device, retention determination system and retention determination method

Similar Documents

Publication Publication Date Title
US8140940B2 (en) Method and apparatus for controlling memory
US20020039312A1 (en) Nonvolatile memory and method of writing data thereto
JPH02206843A (ja) 不良データアルゴリズム
CN103810433A (zh) 失效安全代码功能
JPH10240873A (ja) Icカード
US7496822B2 (en) Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques
JPH04133149A (ja) データ記憶装置
JP2002062956A (ja) 停電処理方法及び停電処理装置
CN111428280A (zh) SoC安全芯片密钥信息完整性存储及错误自修复方法
US20190391874A1 (en) Memory storage apparatus with dynamic data repair mechanism and method of dynamic data repair thereof
JP4950214B2 (ja) データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法
US6798695B2 (en) Arrangement for storing a count
CN107577554B (zh) 检测使用中逻辑页面的数据储存装置与数据储存方法
JPH0314054A (ja) 電子ディスク装置
JPH09212429A (ja) 不揮発性半導体ディスク装置
JP2818659B2 (ja) 誤り訂正方式
JP3314719B2 (ja) フラッシュeepromとその試験方法
JP2003316527A (ja) 外部記憶装置におけるデータの整合性保証チェック方式
JPS6051142B2 (ja) ロギングエラ−制御方式
JP3358701B2 (ja) ベリファイ方法およびベリファイ装置
JPH07326197A (ja) Eepromのデータ記憶方法および電子装置
US20090222702A1 (en) Method for Operating a Memory Device
KR100307517B1 (ko) 플래시메모리의디펙트셀검출방법
CN202887169U (zh) 一种用于高速通信的数据完整性检测装置
CN112582009A (zh) 单调计数器及其计数方法