JPH0225284B2 - - Google Patents
Info
- Publication number
- JPH0225284B2 JPH0225284B2 JP55074417A JP7441780A JPH0225284B2 JP H0225284 B2 JPH0225284 B2 JP H0225284B2 JP 55074417 A JP55074417 A JP 55074417A JP 7441780 A JP7441780 A JP 7441780A JP H0225284 B2 JPH0225284 B2 JP H0225284B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- output
- final stage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】
本発明は過負荷保護回路配置、特に半導体電力
素子を具え、正規の負荷状態でほぼ均一な電圧利
得を有する回路の過負荷に対し電子的に保護を行
う回路配置に関するものである。
素子を具え、正規の負荷状態でほぼ均一な電圧利
得を有する回路の過負荷に対し電子的に保護を行
う回路配置に関するものである。
この種保護回路配置は既知であり、例えば本願
人の出願によるイタリア国特許第958867号明細書
に記載されている。この既知の特許明細書によれ
ばオーデイオ増幅器の最終段のトランジスタを保
護するためにこのトランジスタを流れる電流と、
そのエミツタおよびコレクタ端子間の電圧を測定
するようにしている。かようにトランジスタによ
つて消費される瞬時電力に関して得られた情報を
トランジスタ制御段に接続された回路に供給す
る。この瞬時電力が突然の過負荷、例えば出力側
の短絡によつてトランジスタを破壊するレベルに
到達すると、保護回路が作動しこれにより入力信
号を制限してトランジスタ自体の特性曲線により
決まる安全制限内に消費電力を維持し得るように
する。
人の出願によるイタリア国特許第958867号明細書
に記載されている。この既知の特許明細書によれ
ばオーデイオ増幅器の最終段のトランジスタを保
護するためにこのトランジスタを流れる電流と、
そのエミツタおよびコレクタ端子間の電圧を測定
するようにしている。かようにトランジスタによ
つて消費される瞬時電力に関して得られた情報を
トランジスタ制御段に接続された回路に供給す
る。この瞬時電力が突然の過負荷、例えば出力側
の短絡によつてトランジスタを破壊するレベルに
到達すると、保護回路が作動しこれにより入力信
号を制限してトランジスタ自体の特性曲線により
決まる安全制限内に消費電力を維持し得るように
する。
上述した既知の装置は、突然の過負荷のため回
路内の出力素子が破壊するのを防止する機能を充
分に呈するが、過負荷状態の全期間に亘り許容し
得る最大の出力で出力素子が作動するようになる
のを防止することはできない。これがため電力消
費が大きくなりその結果保護された素子が一部分
であるにもかかわらず、装置全体が過熱し、従つ
て、装置に隣接する構体が著しく損傷するように
なる。既知の保護装置が不充分となる代表的な例
は自動車用のラジオの保護装置である。即ちかか
る自動車用ラジオの保護装置が突然短絡すると、
かかる自動車用ラジオを搭載した車輌のバツテリ
ーが急速に放電して車両の種々のプラスチツク部
品も焼損し得るようになる。
路内の出力素子が破壊するのを防止する機能を充
分に呈するが、過負荷状態の全期間に亘り許容し
得る最大の出力で出力素子が作動するようになる
のを防止することはできない。これがため電力消
費が大きくなりその結果保護された素子が一部分
であるにもかかわらず、装置全体が過熱し、従つ
て、装置に隣接する構体が著しく損傷するように
なる。既知の保護装置が不充分となる代表的な例
は自動車用のラジオの保護装置である。即ちかか
る自動車用ラジオの保護装置が突然短絡すると、
かかる自動車用ラジオを搭載した車輌のバツテリ
ーが急速に放電して車両の種々のプラスチツク部
品も焼損し得るようになる。
本発明の目的は、保護された素子が電力の消費
を行なわず従つて従来の装置の欠点を有さない、
電圧利得が１の回路の過負荷保護回路配置を提供
せんとするにある。
を行なわず従つて従来の装置の欠点を有さない、
電圧利得が１の回路の過負荷保護回路配置を提供
せんとするにある。
本発明過負荷保護回路配置は入力端子、出力端
子および禁止端子を有し、電圧利得が正規の負荷
条件において１にほぼ等しい回路の過負荷を保護
する回路配置であつて、第１および第２入力端子
が前記保護すべき回路の入力端子および出力端子
から取出される信号をそれぞれ受けるように接続
され、出力端子が保護すべき回路の禁止端子に接
続された閾値比較器を具え、該比較器の閾値を適
宜定めて比較される電圧間の差が予定値以上とな
る際に比較器が保護すべき回路を禁止するととも
にその電力消費をほぼ零値に減少する出力信号を
発生し得るようにしたものにおいて、前記比較器
による禁止後保護すべき回路の作動を過負荷状態
の除去後自動的に回復する回復装置を設け、該回
復装置が、回路の出力端子に接続された直流負荷
と、該直流負荷に接続された電流発生器とを具
え、該電流発生器からの電流の値を、前記比較器
の出力を反転させるに充分な電圧降下、即ち、そ
の閾値よりも大きな電圧降下が前記直流負荷の両
端間に発生するに充分な大きさとしたことを特徴
とする。
子および禁止端子を有し、電圧利得が正規の負荷
条件において１にほぼ等しい回路の過負荷を保護
する回路配置であつて、第１および第２入力端子
が前記保護すべき回路の入力端子および出力端子
から取出される信号をそれぞれ受けるように接続
され、出力端子が保護すべき回路の禁止端子に接
続された閾値比較器を具え、該比較器の閾値を適
宜定めて比較される電圧間の差が予定値以上とな
る際に比較器が保護すべき回路を禁止するととも
にその電力消費をほぼ零値に減少する出力信号を
発生し得るようにしたものにおいて、前記比較器
による禁止後保護すべき回路の作動を過負荷状態
の除去後自動的に回復する回復装置を設け、該回
復装置が、回路の出力端子に接続された直流負荷
と、該直流負荷に接続された電流発生器とを具
え、該電流発生器からの電流の値を、前記比較器
の出力を反転させるに充分な電圧降下、即ち、そ
の閾値よりも大きな電圧降下が前記直流負荷の両
端間に発生するに充分な大きさとしたことを特徴
とする。
図面につき本発明を説明する。
第１図に示す本発明の原理では電力増幅器即ち
電力調整器の例えば最終段の回路を、信号入力部
Ａ、負荷RLに接続された出力部Ｃおよび禁止端
子Ｂを有するブロツクTSで示す。また、閾値比
較器CMPの２個の入力端子ａ１およびａ２は上
記信号入力部Ａおよび出力部Ｃに夫々接続すると
共に出力端子を上記最終段回路TSの禁止端子Ｂ
に接続する。回路TSはこれを適宜構成して正規
の負荷で単位電圧利得（GV＝１）が得られるよ
うにすると共に比較器CMPもこれを適宜設計し
て入力端子ａ１およびａ２に夫々供給される電圧
V1およびV2間の差が予定閾値Ｅよりも大きくな
る場合にのみ出力信号が得られるようにする。
電力調整器の例えば最終段の回路を、信号入力部
Ａ、負荷RLに接続された出力部Ｃおよび禁止端
子Ｂを有するブロツクTSで示す。また、閾値比
較器CMPの２個の入力端子ａ１およびａ２は上
記信号入力部Ａおよび出力部Ｃに夫々接続すると
共に出力端子を上記最終段回路TSの禁止端子Ｂ
に接続する。回路TSはこれを適宜構成して正規
の負荷で単位電圧利得（GV＝１）が得られるよ
うにすると共に比較器CMPもこれを適宜設計し
て入力端子ａ１およびａ２に夫々供給される電圧
V1およびV2間の差が予定閾値Ｅよりも大きくな
る場合にのみ出力信号が得られるようにする。
正規の作動では最終段回路である変換器TSの
入力側および出力側は同一電位となり、従つて比
較器CMPは変換器TS自体には何等の影響も与え
ないことは明らかである。
入力側および出力側は同一電位となり、従つて比
較器CMPは変換器TS自体には何等の影響も与え
ないことは明らかである。
しかし出力側が例えば突然の短絡によつて過負
荷となると、比較器CMPの作動条件、即ち、ΔV
＝V1−V2＞Ｅを満足するまで出力電圧は入力電
圧に対して減少するようになる。これがため出力
部Ｂに信号が発生しこれにより変換器回路TSの
作動を防止し、従つて変換器が電力を消費するの
を防止する。従つてかかる過負荷を除去し、比較
器の初期状態を回復することによつてのみ変換器
回路TSを作動状態に復帰させることができる。
荷となると、比較器CMPの作動条件、即ち、ΔV
＝V1−V2＞Ｅを満足するまで出力電圧は入力電
圧に対して減少するようになる。これがため出力
部Ｂに信号が発生しこれにより変換器回路TSの
作動を防止し、従つて変換器が電力を消費するの
を防止する。従つてかかる過負荷を除去し、比較
器の初期状態を回復することによつてのみ変換器
回路TSを作動状態に復帰させることができる。
比較器の初期状態への回復は、保護される回路
を一部分として有する装置の要求に応じ自動的ま
たは手動的に行うことができる。以下に示す本発
明の実施例では自動的なリセツトを行い得るよう
にする。
を一部分として有する装置の要求に応じ自動的ま
たは手動的に行うことができる。以下に示す本発
明の実施例では自動的なリセツトを行い得るよう
にする。
第２図はオーデイオ周波数増幅器を示し、これ
を信号入力端子INおよび反転入力端子INVを有
する制御段SCと、この制御段SCの出力側に接続
された入力端子Ａを有する電圧利得が１の最終段
SFとで構成する。これら制御段SCおよび最終段
SFは電圧源Vsにより給電する。最終段SFの出力
端子Ｃは、コンデンサC1を経て負荷RL、本例で
はラウドスピーカに接続すると共に電圧利得を決
める回路網を経て制御段SCの反転入力端子INV
に接続する。電圧利得を決める回路網は分圧器
R1，R2およびコンデンサC2によつて構成する。
最終段SFには動作時に最終段自体の作動を禁止
し得る他の入力端子Ｂをも設ける。
を信号入力端子INおよび反転入力端子INVを有
する制御段SCと、この制御段SCの出力側に接続
された入力端子Ａを有する電圧利得が１の最終段
SFとで構成する。これら制御段SCおよび最終段
SFは電圧源Vsにより給電する。最終段SFの出力
端子Ｃは、コンデンサC1を経て負荷RL、本例で
はラウドスピーカに接続すると共に電圧利得を決
める回路網を経て制御段SCの反転入力端子INV
に接続する。電圧利得を決める回路網は分圧器
R1，R2およびコンデンサC2によつて構成する。
最終段SFには動作時に最終段自体の作動を禁止
し得る他の入力端子Ｂをも設ける。
第２図に点線で囲み、第１図に示す場合と同様
に接続された比較回路CMPは、縦続接続されか
つ共に電圧源VSから給電される差動回路DIFと電
子スイツチINTとを以て構成する。差動回路DIF
は、＋符号で示される非反転入力端子をバツテリ
E1を経て最終段SFの入力端子Ａに接続し、−符号
で示される反転入力端子をバツテリE2を経て最
終段SFの出力端子Ｃに接続する。
に接続された比較回路CMPは、縦続接続されか
つ共に電圧源VSから給電される差動回路DIFと電
子スイツチINTとを以て構成する。差動回路DIF
は、＋符号で示される非反転入力端子をバツテリ
E1を経て最終段SFの入力端子Ａに接続し、−符号
で示される反転入力端子をバツテリE2を経て最
終段SFの出力端子Ｃに接続する。
バツテリE1およびE2の電圧V1およびV2は僅か
な正の値Ｅ＝V2−V1だけ互に相違し、その結果
差動回路DIFの出力側は増幅器の正規動作中電子
スイツチINTを作動せしめないレベルとなる。
即ち最終段の入力電圧Viと出力電圧Vuとが実際
上等しくなる。
な正の値Ｅ＝V2−V1だけ互に相違し、その結果
差動回路DIFの出力側は増幅器の正規動作中電子
スイツチINTを作動せしめないレベルとなる。
即ち最終段の入力電圧Viと出力電圧Vuとが実際
上等しくなる。
最終段の過負荷のために単位電圧利得状態GV
＝１が最早や満足されなくなり、Vu＜Viとなる
と、差動回路DIFの反転入力端子“−”の電圧
V-はその非反転入力端子“＋”の電圧V+にほぼ
等しくなる。過負荷が次の関係Vu＋V2Vi＋V1
またはVi−VuＥを満足するようになると、差
動回路の出力側に信号を発生し、これにより電子
スイツチINTを閉成せしめて禁止端子Ｂを作動
せしめるようにする。この禁止端子の制御により
例えば最終段SFの入力端子Ａを大地に分路し、
これにより最終段SFが更に電力を消費せず、そ
の出力素子が自動的に保護されるようにする。閾
値電圧Ｅの値は、出力素子の最大消費量および正
規の負過特性を考慮して選定する。
＝１が最早や満足されなくなり、Vu＜Viとなる
と、差動回路DIFの反転入力端子“−”の電圧
V-はその非反転入力端子“＋”の電圧V+にほぼ
等しくなる。過負荷が次の関係Vu＋V2Vi＋V1
またはVi−VuＥを満足するようになると、差
動回路の出力側に信号を発生し、これにより電子
スイツチINTを閉成せしめて禁止端子Ｂを作動
せしめるようにする。この禁止端子の制御により
例えば最終段SFの入力端子Ａを大地に分路し、
これにより最終段SFが更に電力を消費せず、そ
の出力素子が自動的に保護されるようにする。閾
値電圧Ｅの値は、出力素子の最大消費量および正
規の負過特性を考慮して選定する。
上述した回路を、過負荷状態の除去後再び作動
させるためには差動回路DIFの非反転入力端子
“＋”の電圧V+を反転入力端子“−”の電圧V-
よりも低く、即ちVi−Vu＜Ｅとなるようにする
必要がある。この状態は、直流負荷、本例では分
圧器R1，R2に電流を手動的または自動的に供給
して出力端子に好適なレベルの電圧が得られるよ
うにして満足させることができる。第２図におい
てはかかる機能は出力端子Ｃと給電端子Vsとの
間に設けられた定電流発生器Ｇによつて自動的に
達成することができる。第２図の変形例では利得
決定回路網を出力端子Ｃから直流的に減結合して
構成することができる。この場合には最終段SF
のカツトオフ電流は出力端子Ｃを正規動作状態の
リセツトが可能となる電圧にするに充分な値とす
る。
させるためには差動回路DIFの非反転入力端子
“＋”の電圧V+を反転入力端子“−”の電圧V-
よりも低く、即ちVi−Vu＜Ｅとなるようにする
必要がある。この状態は、直流負荷、本例では分
圧器R1，R2に電流を手動的または自動的に供給
して出力端子に好適なレベルの電圧が得られるよ
うにして満足させることができる。第２図におい
てはかかる機能は出力端子Ｃと給電端子Vsとの
間に設けられた定電流発生器Ｇによつて自動的に
達成することができる。第２図の変形例では利得
決定回路網を出力端子Ｃから直流的に減結合して
構成することができる。この場合には最終段SF
のカツトオフ電流は出力端子Ｃを正規動作状態の
リセツトが可能となる電圧にするに充分な値とす
る。
第３図は本発明過負荷保護装置を有する第２図
の回路の一部分の詳細な回路を示す。この回路は
モノリシツク集積形態に構成するのが特に好適で
ある。
の回路の一部分の詳細な回路を示す。この回路は
モノリシツク集積形態に構成するのが特に好適で
ある。
第３図において点線で示す最終段SFは代表的
な電圧利得が１のAB級出力増幅回路である。こ
の最終段SFはnpn型の２個の第１および第２出力
トランジスタT1およびT2で構成し、第１トラン
ジスタのコレクタは電圧源の正端子Vsに接続し、
第２トランジスタのエミツタは接地端子即ち電圧
源の第２端子に接続する。トランジスタT1のエ
ミツタとトランジスタT2のコレクタとの接続点
を増幅器の出力端子Ｃとする。駆動段SCの出力
側に接続された最終段SFの入力端子は、npn型ト
ランジスタT3のベースで構成する。トランジス
タT3はそのコレクタをトランジスタT2のベース
に接続し、エミツタをnpn型トランジスタT4のエ
ミツタに接続する。このトランジスタT4はその
コレクタを電源端子Vsに直接接続し、ベースを
定電流発生器G1を経て電圧源Vsに接続すると共
に２個のダイオードD1およびD2を経て出力端子
Ｃに接続する。またトランジスタT3のベースを
ダイオードD3を経て定電流発生器G2の一方の端
子およびnpn型トランジスタT5のベースに接続す
る。定電流発生器G2の他方の端子は電圧源Vsに
接続する。トランジスタT5はそのエミツタを出
力端子Ｃに接続し、コレクタをダイオードD4を
経て電圧源VSに接続すると共にpnp型トランジス
タT6のベースに接続する。トランジスタT6はそ
のエミツタを電圧源Vsに接続し、コレクタをト
ランジスタT1のベースに接続する。
な電圧利得が１のAB級出力増幅回路である。こ
の最終段SFはnpn型の２個の第１および第２出力
トランジスタT1およびT2で構成し、第１トラン
ジスタのコレクタは電圧源の正端子Vsに接続し、
第２トランジスタのエミツタは接地端子即ち電圧
源の第２端子に接続する。トランジスタT1のエ
ミツタとトランジスタT2のコレクタとの接続点
を増幅器の出力端子Ｃとする。駆動段SCの出力
側に接続された最終段SFの入力端子は、npn型ト
ランジスタT3のベースで構成する。トランジス
タT3はそのコレクタをトランジスタT2のベース
に接続し、エミツタをnpn型トランジスタT4のエ
ミツタに接続する。このトランジスタT4はその
コレクタを電源端子Vsに直接接続し、ベースを
定電流発生器G1を経て電圧源Vsに接続すると共
に２個のダイオードD1およびD2を経て出力端子
Ｃに接続する。またトランジスタT3のベースを
ダイオードD3を経て定電流発生器G2の一方の端
子およびnpn型トランジスタT5のベースに接続す
る。定電流発生器G2の他方の端子は電圧源Vsに
接続する。トランジスタT5はそのエミツタを出
力端子Ｃに接続し、コレクタをダイオードD4を
経て電圧源VSに接続すると共にpnp型トランジス
タT6のベースに接続する。トランジスタT6はそ
のエミツタを電圧源Vsに接続し、コレクタをト
ランジスタT1のベースに接続する。
作動に当り、入力端子Ａに増幅すべきオーデイ
オ信号の正の半波が到来すると、電流はダイオー
ドD3を経てトランジスタT5のエミツタ−ベース
接合に流れる。これがためトランジスタT5が導
通し、その電流はダイオードD4およびトランジ
スタT6により形成される電流ミラーによつて出
力トランジスタT1のベースに反射されこのトラ
ンジスタT1を導通せしめるようになる。この際
トランジスタT3は遮断状態にあるため出力トラ
ンジスタT2も遮断状態にある。
オ信号の正の半波が到来すると、電流はダイオー
ドD3を経てトランジスタT5のエミツタ−ベース
接合に流れる。これがためトランジスタT5が導
通し、その電流はダイオードD4およびトランジ
スタT6により形成される電流ミラーによつて出
力トランジスタT1のベースに反射されこのトラ
ンジスタT1を導通せしめるようになる。この際
トランジスタT3は遮断状態にあるため出力トラ
ンジスタT2も遮断状態にある。
オーデイオ信号の負の半波中入力電流はトラン
ジスタT5を導通せしめ得ず従つて出力トランジ
スタT1を遮断状態とするが、トランジスタT3の
エミツタ−ベース接合には流れる。これがためト
ランジスタT3がトランジスタT4と共に導通し、
これによりトランジスタT2を導通せしめるよう
になる。かようにしてオーデイオ信号を負荷RL
で電流増幅する。既知のようにダイオードD1お
よびD2は、次に示す機能、即ち最終段をAB級で
作動させるようにバイアスしてクロスオーバ歪み
を除去し得るようにし、トランジスタT3および
T4が導通していない場合に定電流発生器G1から
の電流通路を形成するようにし、かつトランジス
タT3およびT4のエミツタ−ベース損失を補償し
て入力端子Ａおよび出力端子Ｃを等電位に保持す
る機能を呈する。
ジスタT5を導通せしめ得ず従つて出力トランジ
スタT1を遮断状態とするが、トランジスタT3の
エミツタ−ベース接合には流れる。これがためト
ランジスタT3がトランジスタT4と共に導通し、
これによりトランジスタT2を導通せしめるよう
になる。かようにしてオーデイオ信号を負荷RL
で電流増幅する。既知のようにダイオードD1お
よびD2は、次に示す機能、即ち最終段をAB級で
作動させるようにバイアスしてクロスオーバ歪み
を除去し得るようにし、トランジスタT3および
T4が導通していない場合に定電流発生器G1から
の電流通路を形成するようにし、かつトランジス
タT3およびT4のエミツタ−ベース損失を補償し
て入力端子Ａおよび出力端子Ｃを等電位に保持す
る機能を呈する。
第３図に点線で示す比較器CMPの差動回路
DIFは２個のpnp型トランジスタT7およびT8で構
成し、これらトランジスタのエミツタを相互接続
して定電流発生器G3を経て電圧源Vsに接続する。
トランジスタT7のコレクタを直接接地し、トラ
ンジスタT8のコレクタを抵抗R3を経て接地する。
トランジスタT8のベースを差動回路の反転入力
端子“−”とすると共にトランジスタT4のベー
スに接続し、トランジスタT7のベースを差動回
路の非反転入力端子“＋”とすると共に抵抗R4
を経て定電流発生器G4に直列に接続されたツエ
ナ−ダイオードZ1により決まる電圧VREFの点に接
続し、定電流発生器G4によつてツエナ−ダイオ
ードZ1にこれを逆導通状態に保持するに充分な電
流を供給する。またトランジスタT7のベースを
ダイオードD5を経て最終段の入力端子Ａに接続
する。定電圧点VREFと最終段の出力端子Ｃとの間
には直列抵抗のダイオードD6および抵抗R5を接
続する。差動回路DIFの出力側であるトランジス
タT8のコレクタをnpnトランジスタT9のベース
に接続する。トランジスタT9はそのエミツタを
接地し、コレクタをトランジスタT5のベースに
接続された最終段SFの端子Ｂに接続する。
DIFは２個のpnp型トランジスタT7およびT8で構
成し、これらトランジスタのエミツタを相互接続
して定電流発生器G3を経て電圧源Vsに接続する。
トランジスタT7のコレクタを直接接地し、トラ
ンジスタT8のコレクタを抵抗R3を経て接地する。
トランジスタT8のベースを差動回路の反転入力
端子“−”とすると共にトランジスタT4のベー
スに接続し、トランジスタT7のベースを差動回
路の非反転入力端子“＋”とすると共に抵抗R4
を経て定電流発生器G4に直列に接続されたツエ
ナ−ダイオードZ1により決まる電圧VREFの点に接
続し、定電流発生器G4によつてツエナ−ダイオ
ードZ1にこれを逆導通状態に保持するに充分な電
流を供給する。またトランジスタT7のベースを
ダイオードD5を経て最終段の入力端子Ａに接続
する。定電圧点VREFと最終段の出力端子Ｃとの間
には直列抵抗のダイオードD6および抵抗R5を接
続する。差動回路DIFの出力側であるトランジス
タT8のコレクタをnpnトランジスタT9のベース
に接続する。トランジスタT9はそのエミツタを
接地し、コレクタをトランジスタT5のベースに
接続された最終段SFの端子Ｂに接続する。
第２図の回路のバツテリE2は第３図の回路に
おいては直列接続の２個のダイオードD1および
D2で構成するため本例ではバツテリE2の電圧V2
は順方向にバイアスされたダイオードの電圧降下
で与えられる。同様にバツテリE1の電圧V1は順
方向バイアスダイオードD5の電圧降下で与えら
れ、約V2/2＝VDに等しくなる。この場合のバツテ
リの電子的な切換はトランジスタT9によつて行
い、発生器Ｇの切換は発生器G4、ツエナ−ダイ
オードZ1、ダイオードD6および抵抗R5によつて
行う。
おいては直列接続の２個のダイオードD1および
D2で構成するため本例ではバツテリE2の電圧V2
は順方向にバイアスされたダイオードの電圧降下
で与えられる。同様にバツテリE1の電圧V1は順
方向バイアスダイオードD5の電圧降下で与えら
れ、約V2/2＝VDに等しくなる。この場合のバツテ
リの電子的な切換はトランジスタT9によつて行
い、発生器Ｇの切換は発生器G4、ツエナ−ダイ
オードZ1、ダイオードD6および抵抗R5によつて
行う。
正規の負荷状態および過負荷状態における回路
の作動を以下説明する。
の作動を以下説明する。
正規の負荷状態では信号の正の半波中回路は以
下に示す状態となる。V-＝Vu＋2VD、V+＝VREF
＋IBR4、ここにIBはトランジスタT7のベース電流
である。以下の記載では項IBR4は省略する。その
理由は抵抗R4を、この抵抗の電圧降下が全ての
場合において無視し得るように選択するからであ
る。またVuVs/2であるため電圧VREFは、V+＜
V-eとなり従つてトランジスタT7が導通し、トラ
ンジスタT8が遮断するように好適に選択するだ
けで充分である。これがためトランジスタT9が
遮断状態となりその結果最終段の作動は比較器
CMPによる影響を受けなくなる。信号の負の半
波中回路は以下に示す状態となる。V-＝Vu＋
2VDおよびV+VREFまたは入力電圧ViがVREF−
VDより低い場合V+＝Vi＋VD0上述した所から明
らかなようにV+VREFの場合には回路状態は正
の半波につき上述した所と同様となり、V+＝Vi
＋VDの場合にはViVuを考慮し、回路状態はい
まだV+＜V-であり、この結果差動出力トランジ
スタT9を遮断状態に保持するようになる。
下に示す状態となる。V-＝Vu＋2VD、V+＝VREF
＋IBR4、ここにIBはトランジスタT7のベース電流
である。以下の記載では項IBR4は省略する。その
理由は抵抗R4を、この抵抗の電圧降下が全ての
場合において無視し得るように選択するからであ
る。またVuVs/2であるため電圧VREFは、V+＜
V-eとなり従つてトランジスタT7が導通し、トラ
ンジスタT8が遮断するように好適に選択するだ
けで充分である。これがためトランジスタT9が
遮断状態となりその結果最終段の作動は比較器
CMPによる影響を受けなくなる。信号の負の半
波中回路は以下に示す状態となる。V-＝Vu＋
2VDおよびV+VREFまたは入力電圧ViがVREF−
VDより低い場合V+＝Vi＋VD0上述した所から明
らかなようにV+VREFの場合には回路状態は正
の半波につき上述した所と同様となり、V+＝Vi
＋VDの場合にはViVuを考慮し、回路状態はい
まだV+＜V-であり、この結果差動出力トランジ
スタT9を遮断状態に保持するようになる。
次に出力端子Ｃの接地短絡による過負荷状態に
ついて説明する。
ついて説明する。
最終段トランジスタT2は危険状態にはない。
その理由はこのトランジスタは短絡回路自体によ
つて分路されるからである。しかしトランジスタ
T1は急激に増大する電流を流すようになる。こ
の急激に増大する電流は、保護装置を設けていな
い場合、安全限界以上となりトランジスタを破壊
するようになる。出力端子Ｃが接地短絡されると
最終段が強く不平衡状態となり、負帰還により入
力端子Ａには電流や最早や供給されなくなる。か
かる状態では差動回路の両入力側には次に示す回
路状態が発生する。V-＝2VDおよびV+VREF、
これがためトランジスタT7が遮断し、トランジ
スタT8が導通する。抵抗R3の電圧降下によつて
トランジスタT9を導通させ、これにより端子Ｂ
を実際上接地分路し、トランジスタT5を遮断し
かくして出力トランジスタT1をも遮断状態にす
る。かくして最終段SFを極めて良好に保護する。
その理由は最終段が最早や電力を消費しないから
である。
その理由はこのトランジスタは短絡回路自体によ
つて分路されるからである。しかしトランジスタ
T1は急激に増大する電流を流すようになる。こ
の急激に増大する電流は、保護装置を設けていな
い場合、安全限界以上となりトランジスタを破壊
するようになる。出力端子Ｃが接地短絡されると
最終段が強く不平衡状態となり、負帰還により入
力端子Ａには電流や最早や供給されなくなる。か
かる状態では差動回路の両入力側には次に示す回
路状態が発生する。V-＝2VDおよびV+VREF、
これがためトランジスタT7が遮断し、トランジ
スタT8が導通する。抵抗R3の電圧降下によつて
トランジスタT9を導通させ、これにより端子Ｂ
を実際上接地分路し、トランジスタT5を遮断し
かくして出力トランジスタT1をも遮断状態にす
る。かくして最終段SFを極めて良好に保護する。
その理由は最終段が最早や電力を消費しないから
である。
短絡原因が除去されるとダイオードD6および
抵抗R5を経て分圧器R1，R2に電流ＩVREF／R5
を供給する。これら回路素子は、VREF−2VDより
も大きな電圧が出力端子Ｃに現われるように上記
電流の値を定める如く選択し、これにより差動回
路DIFを短絡以前の状態に復帰させかつ増幅器を
正規の作動状態に復帰させる。
抵抗R5を経て分圧器R1，R2に電流ＩVREF／R5
を供給する。これら回路素子は、VREF−2VDより
も大きな電圧が出力端子Ｃに現われるように上記
電流の値を定める如く選択し、これにより差動回
路DIFを短絡以前の状態に復帰させかつ増幅器を
正規の作動状態に復帰させる。
上述した本発明では装置の作動を最大の許容し
得る負荷即ち出力側の短絡に対して説明した。し
かしかかる保護装置を左程苛酷でない過負荷の場
合にも同様に作動させると共に保護の作動閾値を
最終段の電流利得によつて決めるようにし得るこ
とは勿論である。
得る負荷即ち出力側の短絡に対して説明した。し
かしかかる保護装置を左程苛酷でない過負荷の場
合にも同様に作動させると共に保護の作動閾値を
最終段の電流利得によつて決めるようにし得るこ
とは勿論である。
第４図はいわゆるブリツジ形態に構成したオー
デイオ出力増幅器を示す。本例増幅器は第３図の
回路と同様のほぼ２個の増幅器で構成し、これら
増幅器の出力側を負荷RLに接続する。第４図に
おいて第２および３図につき説明した所と同一部
分には同一符号を付し、これに添字“１”および
“２”を付けて種々の回路ブロツクおよび接続点
を示す。単一ブロツクPRで示す保護装置は実際
には第２および３図につき説明した型の２個の比
較器で構成する。
デイオ出力増幅器を示す。本例増幅器は第３図の
回路と同様のほぼ２個の増幅器で構成し、これら
増幅器の出力側を負荷RLに接続する。第４図に
おいて第２および３図につき説明した所と同一部
分には同一符号を付し、これに添字“１”および
“２”を付けて種々の回路ブロツクおよび接続点
を示す。単一ブロツクPRで示す保護装置は実際
には第２および３図につき説明した型の２個の比
較器で構成する。
出力側Ｃ１およびＣ２の一方が接地短絡する場
合には保護装置PRは、上述したように一方の最
終段を制御するだけでなく他方の最終段をも制御
し、その結果負荷も保護される。また、負荷が短
絡するとこれを保護装置PRにより過負荷として
検出し、これにより両最終段を遮断する。
合には保護装置PRは、上述したように一方の最
終段を制御するだけでなく他方の最終段をも制御
し、その結果負荷も保護される。また、負荷が短
絡するとこれを保護装置PRにより過負荷として
検出し、これにより両最終段を遮断する。
第１図は本発明の原理を説明するブロツク回路
図、第２図は本発明過負荷保護回路配置により保
護されるオーデイオ増幅器を示すブロツク回路
図、第３図は第２図の回路のモノリシツク集積化
し得る回路を示す接続図、第４図は本発明過負荷
保護回路配置を具えるオーデイオ出力増幅器を示
すブロツク回路図である。 TS…保護回路、CMP…閾値比較器、RL…負
荷、Ａ，Ｂ…入力端子、Ｃ…出力端子、SC…制
御段、SF…最終段、INT…電子スイツチ、DIF
…差動回路、Vs…電圧源、IN…非反転入力端子、
INV…反転入力端子、C1〜C2…コンデンサ、R1
〜R5…抵抗、D1〜D6…ダイオード、Z1…ツエナ
ーダイオード、T1〜T9…トランジスタ、G1〜G4
…定電流発生器。
図、第２図は本発明過負荷保護回路配置により保
護されるオーデイオ増幅器を示すブロツク回路
図、第３図は第２図の回路のモノリシツク集積化
し得る回路を示す接続図、第４図は本発明過負荷
保護回路配置を具えるオーデイオ出力増幅器を示
すブロツク回路図である。 TS…保護回路、CMP…閾値比較器、RL…負
荷、Ａ，Ｂ…入力端子、Ｃ…出力端子、SC…制
御段、SF…最終段、INT…電子スイツチ、DIF
…差動回路、Vs…電圧源、IN…非反転入力端子、
INV…反転入力端子、C1〜C2…コンデンサ、R1
〜R5…抵抗、D1〜D6…ダイオード、Z1…ツエナ
ーダイオード、T1〜T9…トランジスタ、G1〜G4
…定電流発生器。
Claims (1)
- 【特許請求の範囲】 １ 入力端子、出力端子および禁止端子を有し、
電圧利得が正規の負荷条件において１にほぼ等し
い回路の過負荷を保護する回路配置であつて、第
１および第２入力端子が前記保護すべき回路の入
力端子および出力端子から取出される信号をそれ
ぞれ受けるように接続され、出力端子が保護すべ
き回路の禁止端子に接続された閾値比較器を具
え、該比較器の閾値を適宜定めて比較される電圧
間の差が予定値以上となる際に比較器が保護すべ
き回路を禁止するとともにその電力消費をほぼ零
値に減少する出力信号を発生し得るようにしたも
のにおいて、前記比較器による禁止後保護すべき
回路の作動を過負荷状態の除去後自動的に回復す
る回復装置を設け、該回復装置が、回路の出力端
子に接続された直流負荷と、該直流負荷に接続さ
れた電流発生器とを具え、該電流発生器からの電
流の値を、前記比較器の出力を反転させるに充分
な電圧降下、即ち、その閾値よりも大きな電圧降
下が前記直流負荷の両端間に発生するに充分な大
きさとしたことを特徴とする過負荷保護回路配
置。 ２ 保護すべき回路をオーデイオ増幅器の単位電
圧利得を有する最終段とした特許請求の範囲第１
項記載の過負荷保護回路配置において、前記閾値
比較器は、差動回路と、前記禁止端子に接続さ
れ、かつ、差動回路の出力によつて制御される電
子スイツチと、オーデイオ増幅器の正規作動中こ
の増幅器の出力側に接続された前記差動回路の入
力端子の電位が予定閾値にある他方の入力端子の
電位以上の電位となるように前記差動回路の両入
力端子をバイアスする装置とを具え、前記禁止端
子を前記最終段に接続するようにしたことを特徴
とする過負荷保護回路配置。 ３ オーデイオ増幅器の最終段をAB級プツシユ
プル形とし、かつ、この最終段が、電源電圧の第
１端子に接続するように配設された端子を有する
第１部分と、電源電圧の第２端子に接続するよう
に配置された第２部分とを具える特許請求の範囲
第２項に記載の過負荷保護回路配置において、前
記バイアス装置は、前記差動回路の一方の入力側
に接続された基準電圧発生器を具え、該差動回路
は、その一方の入力側を最終段の入力端子に接続
し、他方の入力側をAB級オーデイオ増幅器に設
けられたクロスオーバ歪みを除去する回路を経て
前記最終段の出力側に接続し、前記禁止端子は前
記最終段の第２部分の入力側により構成すること
を特徴とする過負荷保護回路配置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT23235/79A IT1202930B (it) | 1979-06-04 | 1979-06-04 | Dispositivo di protezione contro il sovraccarico di un circuito |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5613815A JPS5613815A (en) | 1981-02-10 |
| JPH0225284B2 true JPH0225284B2 (ja) | 1990-06-01 |
Family
ID=11205177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7441780A Granted JPS5613815A (en) | 1979-06-04 | 1980-06-04 | Overload protecting circuit array |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4368436A (ja) |
| JP (1) | JPS5613815A (ja) |
| DE (1) | DE3020820A1 (ja) |
| FR (1) | FR2458948B1 (ja) |
| GB (1) | GB2054305B (ja) |
| IT (1) | IT1202930B (ja) |
| SE (1) | SE447320B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1212775B (it) * | 1983-09-27 | 1989-11-30 | Ates Componenti Elettron | Dispositivo di protezione contro i cortocircuiti per un circuito integrato ed un carico ad esso collegato. |
| FR2617351A1 (fr) * | 1987-06-26 | 1988-12-30 | Radiotechnique Compelec | Etage de sortie pour une commutation du type a collecteur ouvert a tension de sortie elevee |
| FR2660509B1 (fr) * | 1990-03-29 | 1993-11-19 | Alcatel Cit | Etage differentiel de sortie d'equipement electronique. |
| US6022788A (en) * | 1997-12-23 | 2000-02-08 | Stmicroelectronics, Inc. | Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby |
| US6776785B1 (en) * | 2000-10-12 | 2004-08-17 | Cardica, Inc. | Implantable superelastic anastomosis device |
| US7805190B2 (en) * | 2003-04-02 | 2010-09-28 | Physio-Control, Inc. | Defibrillators customized for anticipated patients |
| GB2563954A (en) | 2017-06-27 | 2019-01-02 | Cirrus Logic Int Semiconductor Ltd | Audio Circuity |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1370808A (en) * | 1970-11-16 | 1974-10-16 | Pioneer Electronic Corp | Signal amplifier including a protective circuit |
| GB1370807A (en) * | 1970-11-16 | 1974-10-16 | Pioneer Electronic Corp | Signal amplifier provided with a protective circuit |
| IT958867B (it) * | 1972-05-15 | 1973-10-30 | Semiconduttori Spa Sgs Soc Gen | Dispositivo di protezione per un elemento di potenza di un circuito integrato |
| US3931547A (en) * | 1974-08-09 | 1976-01-06 | Rca Corporation | Protection circuit |
-
1979
- 1979-06-04 IT IT23235/79A patent/IT1202930B/it active
-
1980
- 1980-05-28 US US06/154,082 patent/US4368436A/en not_active Expired - Lifetime
- 1980-05-29 FR FR8011906A patent/FR2458948B1/fr not_active Expired
- 1980-06-02 DE DE19803020820 patent/DE3020820A1/de active Granted
- 1980-06-02 SE SE8004092A patent/SE447320B/sv not_active IP Right Cessation
- 1980-06-03 GB GB8018131A patent/GB2054305B/en not_active Expired
- 1980-06-04 JP JP7441780A patent/JPS5613815A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| IT1202930B (it) | 1989-02-15 |
| IT7923235A0 (it) | 1979-06-04 |
| DE3020820A1 (de) | 1980-12-18 |
| FR2458948A1 (ja) | 1981-01-02 |
| JPS5613815A (en) | 1981-02-10 |
| SE8004092L (sv) | 1980-12-05 |
| GB2054305A (en) | 1981-02-11 |
| GB2054305B (en) | 1983-10-05 |
| US4368436A (en) | 1983-01-11 |
| DE3020820C2 (ja) | 1988-03-10 |
| SE447320B (sv) | 1986-11-03 |
| FR2458948B1 (ja) | 1985-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
| EP0468760B1 (en) | Amplifier having two operating modes | |
| JPH0225284B2 (ja) | ||
| KR100211188B1 (ko) | 반도체집적회로 | |
| US4330757A (en) | Semiconductor power amplification circuit | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| US3990019A (en) | Power amplifier having protective circuits | |
| JPH0419723B2 (ja) | ||
| JPH0666592B2 (ja) | 電力増幅装置 | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| US4682120A (en) | Short circuit protection device for an integrated circuit and a load connected thereto | |
| JP3489438B2 (ja) | 電池パック | |
| US4216437A (en) | Protective circuitry for push-pull amplifiers | |
| US4313145A (en) | Power output circuit | |
| JP3403606B2 (ja) | 安定化電源回路 | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| SU1084952A1 (ru) | Устройство защиты усилител мощности | |
| JP2625687B2 (ja) | 電源回路 | |
| JP3102635B2 (ja) | 電圧安定化回路 | |
| JPS6119536Y2 (ja) | ||
| JP2729057B2 (ja) | 電力増幅装置 | |
| JPS6352482B2 (ja) | ||
| JP3281852B2 (ja) | 増幅回路の保護回路 | |
| JPH10173446A (ja) | 電力増幅器 | |
| JPH0669732A (ja) | 電力増幅回路 |