JPH0412541B2 - - Google Patents

Description

【発明の詳細な説明】 イ 産業上の利用分野 本発明はデイスク等の記録媒体を走行させる為
のモータの制御装置に関する。

ロ 従来の技術 情報記録円盤たとえば光学式のビデオデイスク
は円盤の表面上にFM変調信号がうずまき状に配
列されたビツトとして記録されている。この種の
デイスクはビデオ情報を記録する以外に、その広
帯域特性を活してオーデイオ情報をPCM信号と
して記録し、再生するPCMデイスクとしての開
発が盛んに行なわれている。この場合、デジタル
データを適当なデジタル変調方式例えば８／14変
調（８ビツトのデータを14ビツトのデータに変換
する。EFM変調と称されている）によりデイス
クに記録することが考えられる。また、従来、ビ
デオデイスクやPCMデイスク等の情報記録円盤
の記録および再生は、回転速度を一定に保つて行
なつているため線記録密度の上限は最内周での線
記録密度で制限を受け最外周では数倍の余裕を持
つことになり、無駄が生じている。このため、線
速度が一定となるよう、外周と内周とで回転速度
を変化させ、線速度を一定に保つ情報記録円盤が
あり、記録時間の延長あるいは円盤の小形化が図
られている。線速度を一定とするには外周から内
周もしくは内周から外周に移動するに従つて回転
速度を常時連続的に変化させなければならない。

ところでPCM信号の形式として色々なものが
考えられるが、一般的にはデータ同期信号とデ−
タ部とから構成するものがある。第２図に示す如
くフレームは、データ同期ビツトとデータビツト
で構成される。そしてデータ同期信号は、線速度
一定のデイスクにおいては回転速度を常時連続的
に変化させるためのモータ制御回路の比較信号及
びデータ部分の開始点を規定するための信号とし
て利用される。ところで線速度一定のデイスクに
おいて、デジタル変調方式により記録された信号
を再生する場合、位相同期ループPLL等を利用
してデジタル復調するのであるが、デイスクが所
定の回転数にならなければ信号（データ同期信
号、データ）の復調はできない。従つて、データ
同期信号によりモータの回転速度を高精度にて制
御することが極めて困難である。

さて、従来に於いて、再生PCM信号と基準周
波数信号とを比較して、この比較出力にてモータ
の回転を制御する技術が特開昭56−71856号に開
示されている。

ハ 発明が解決しようとする問題点 本発明はデジタル復調することなく、また前記
従来技術の如く再生PCM信号を利用することな
く、モータの回転制御を行う新規なモータ制御装
置を提供するものである。

ニ 問題点を解決する為の手段 記録媒体が予め規定された所定の速度にて走行
しているか否かを検出する速度検出回路と、この
速度検出回路の出力に対応して異なる周波数の比
較信号を発生する比較信号発生回路を設ける。

この比較信号発生回路からは、記録媒体の速度
が所定速度より遅いときには、基準周波数信号よ
り低い周波数信号が、また速いときには高い周波
数信号が、更に所定速度であるときには基準周波
数信号と等しい周波数信号が、比較信号として出
力される。斯かる比較信号と基準周波数とを比較
する比較回路を設け、この比較回路の出力にてモ
ータを制御する構成としたものである。

ホ 作用 記録媒体の走行速度が遅い場合には基準周波数
より低い周波数の比較信号と基準信号とが比較さ
れてモータ回転速度を上げるような信号が比較回
路より出力され、一方、速い場合にはモータ回転
速度を下げるような信号が比較回路より出力され
る。而して、記録媒体の走行速度が所定速度とな
るようにモータの回転速度が制御されることにな
る。

ヘ 実施例 第１図は本発明に係るモータ制御装置のブロツ
クダイヤグラムを示している。デイスクＤに記録
された信号は、ピツクアツプ１にて再生され、回
転速度検出回路２に入力される。回転速度検出回
路２に於いて、再生信号に基いてデイスクＤが所
定速度にて走行しているか否かの検出が為され、
比較信号発生回路３に対して制御信号S_Cを出力す
る。

比較信号発生回路３は、制御信号S_Cに対応して
異なる周波数の比較信号S_Rを発生する。この比較
信号S_Rと基準信号S_Sとが比較回路８にて比較され
る。基準信号S_Sは、水晶発振回路９の発振信号を
分周回路１０にて分周することにより、得る。こ
の実施例に於いては、基準信号S_Sの周波数は
7.35KHzとする。この周波数は、デイスクが正規
の回転速度で回転しているときの、データ同期信
号の周波数である。

而して、比較信号と基準信号とを位相比較器８
にて比較し、その誤差出力をローパスフイルタ１
１を介してモータ１２に印加することにより、モ
ータ１２の回転を制御し、所定速度となるように
することができる。即ち、ピツクアツプ１、比較
信号発生回路３、位相比較回路８、水晶発振回路
９、分周器１０、ローパスフイルタ１１、モータ
１２はPLL１３を構成しており、モータ１２の
回転は安定且つ正確に制御されるのである。

以下、回転速度検出回路２及び比較信号発生回
路３について、詳述する。

この実施例に於いては１フレームは588チヤン
ネルビツトにて構成されており、そのうち24チヤ
ンネルビツトがデータ同期信号に対して割当てら
れている。データ同期信号は11チヤンネルビツト
のパルスを一周期分だけ含んでいる（第２図参
照）。デジタルデータは前述した如くEFM変調さ
れて記録される。EFM変調により、８データビ
ツトのデータは14チヤンネルビツトのデータに変
換されるのであるが、８ビツトで表現できるデー
タの数より14ビツトで表現できるデータの数は当
然多いことになるから、14チヤンネルビツトのデ
ータに対してはいくらかの制約を付与することが
できる。例えば14チヤンネルビツトのデータを
NRZI方式で記録するとしたとき信号反転間隔が
３チヤンネルビツト以上で11チヤンネルビツト以
下という制約を付与することができる。

斯様にして、本実施例に於いては、最大信号反
転間隔が11チヤンネルビツトにて記録されている
ものとする。この最大信号反転間隔に着目してデ
イスクの回転速度を検出する。

回転速度検出回路２の詳細は第３図に示す通り
である。前述した如く、データ同期信号のパター
ンを第２図に示す如く定め、且つデータをEFM
変調してこれをNRZI方式で記録したとすればピ
ツクアツプ１にて再生される信号の最大信号反転
間隔は11チヤンネルビツトとなる。そこで、水晶
発振回路９より出力される周波数4.3218MHzのパ
ルスをクロツクパルスとしてカウンタ１９，２０
を利用して最大信号反転間隔を測定している。

データ同期信号即ち１フレームの周波数は前述
した如く7.35KHzであり、１フレームは588チヤ
ンネルビツトであるので、ビツトクロツクの周波
数は7.35KHz×588＝4.3218MHzとなる。

カウンタ１９はＨレベルの最大信号反転間隔を
測定するものであり、ピツクアツプ１にて再生さ
れた信号がインバータ２１を介して印加されるカ
ウンタ２０は、Ｌレベルの最大信号反転間隔を測
定するものでる。即ち、カウンタ１９，２０はリ
セツト端子にＬレベル信号が印加されているとき
リセツト状態にあり、Ｈレベル信号が印加されて
いるとき、クロツクパルスを計数する。今、Ｈレ
ベルの最大信号反転間隔をカウンタ１９にて測定
しているものとすれば、カウンタ２０の出力Q_A，
Q_B，Q_C，Q_Dは全て“０”でありナンドゲート２
２の出力は“１”である。

さて、デイスクの回転速度が所定の速度以下の
場合には、最大信号反転間隔は正規の場合より長
くなり、カウンタ１９は“11”を測定する。即
ち、Q_A，Q_C，Q_D出力が“１”となり、ナンドゲ
ート２３の出力は“０”となる。それ故、ナンド
ゲート２４の出力は“１”となり、リトリガブル
型のワンシヨツト回路２５がトリガされ、その出
力S_CがＨレベルとなる。

一方、デイスクの回転速度が所定の速度より速
い場合には、最大信号反転間隔は正規の場合より
短くなり、カウンタ１９は“11”を測定すること
はない。即ち、ナンドゲート２３の出力は“１”
のままであり、ナンドゲート２４の出力は“０”
である。それ故、ワンシヨツト回路２５がトリガ
されることはなく、その出力S_CはＬレベルとな
る。

斯様にして、ワンシヨツト回路２５の出力側よ
り、デイスクの回転速度が正規の回転速度より速
いか遅いかを示す信号S_Cを得ることができる。
尚、ワンシヨツト回路２５の準安定期間は136μ
秒以上とする。即ち、デイスクが正規の回転速度
にて回転して線速度一定となつたときの同期信号
（その周波数を7.35KHzとする）の周期（１／7.35
×10^-3秒＝136μ秒）以上とする。

次に、比較信号発生回路３について説明する。

本実施例では再生されたデータ同期信号に基い
て比較信号S_Rを作成している。デイスクＤに記録
された信号は、ピツクアツプ１にて再生され（第
４図波形ａ参照）、FM復調回路４に入力される。
すると、この回路４より第４図波形ｂに示す如き
FM復調信号が得られる。FM復調の場合、Ｓカ
ーブ特性に依つて、ある範囲の任意のデイスク回
転数に於いて、斯かる復調信号ｂを得ることがで
きる。ところで、データ同期部は再生信号中最低
周波数となるから、その復調信号は最低電圧レベ
ルとなり、データ部はデータ同期部より周波数が
高いので、その復調信号はデータ同期部の電圧レ
ベルより高くなる。しかしながら、データ部の中
にも先に説明した如くデータ同期部と同じ周波数
となる信号が存在するので、その部分ではデータ
同期部と同じ電圧レベルとなる。斯かる復調信号
ｂを同期分離回路５に入力すると、電圧レベルの
低い部分がクランプされ、第４図波形ｃに示す如
き同期信号が得られる。この同期信号ｃは真の同
期信号と偽の同期信号を含んでいる。

さて同期信号ｃは比較信号作成回路６に印加さ
れる。この回路６に於いて、その時点のデイスク
の回転速度に関連して、同期信号ｃより比較信号
ｄが作成される。この関係は第５図Ａ，Ｂ，Ｃに
示されている。

第５図Ａはデイスクが所定の回転速度より遅い
場合を示している。今、１つの同期信号C₁に着
目し、この同期信号C₁の立下りより所定間隔1H
だけ離れた後に最初に出現するパルス信号C₂を、
比較信号d₂とする。所定間隔1Hは、デイスクが
正規の速度で走行している場所に於いて、同期信
号の立下りから、次の同期信号の略中央位置まで
の距離として規定される（第２図参照）。次に、
斯様にして検出された同期信号C₂より1H離れた
後に最初に出現する同期信号C₃を比較信号d₃とす
る。以下、同様にして同期信号ｃより比較信号ｄ
を作成する。斯様にして作成された比較信号ｄ
は、真の同期信号と偽の同期信号（斜線にて図
示）を含むことになるが、その周波数は正規の周
波数よりも遅くなり、これを位相同期ループ
PLLを構成する比較回路８に入力すれば、デイ
スクの回転速度が早くなるようにPLLが動作す
ることになる。

第５図Ｂは、デイスクが所定の回転速度にて回
転している場合を示している。この場合は、第５
図Ａの場合と同様にして、1H離れた後に最初に
出現する同期信号ｃを比較信号ｄにすれば良い。
すると、この比較信号ｄは真の同期信号ｃに対応
したものとなり、その周波数は正規のそれと一致
する。

第５図Ｃはデイスクが所定の回転速度より速い
場合を示している。この場合には、全ての同期信
号ｃ（従つて、真の同期信号と偽の同期信号を含
む）を比較信号ｄとする。斯かる比較信号ｄは、
正規の周波数より高くなる。それ故、これを
PLLに入力すれば、デイスクの回転速度が遅く
なるようにPLLが動作することになる。

上述した第５図Ａ，Ｂ，Ｃに示す比較信号ｄ，
S_Rは、所定回転速度検出回路２より出力される信
号S_cに基いて、比較信号作成回路６により作成さ
れる。

比較信号作成回路６の詳細を第６図に示す。
今、デイスクの回転速度が所定速度より遅いとす
ると、回転速度検出回路２の出力S_cは前述した通
り、Ｈレベルである。この出力はインバータ２６
を介してアンドゲート２７に入力される為、この
アンドゲート２７が駆動されることはなく、他の
条件がそろつたとき、アンドゲート２８が駆動さ
れる。さて、水晶発振回路９より出力されるクロ
ツクパルス（周波数4.3218MHz）を計数するカウ
ンタ２９が、前述した如く1Hに相当する“573”
を計数すると、Q₁出力が“Ｈ”となり、フリツ
プ・フロツプ（以下Ｆ・Ｆと称す）３０がセツト
され、Ｑ出力（Q₂）が“Ｈ”となる。このQ₂出
力は、Ｄ型Ｆ・Ｆ３１のリセツト端子及びデー
タ入力端子Ｄに印加される。それ故、Ｄ型Ｆ・Ｆ
３１は駆動状態になり、クロツク入力端子Ｔに印
加されるクロツク入力の立上りに応答して、デー
タを読み込む。即ち、同期信号Ｃがインバータ３
２を介してＴ端子に印加されているので、同期信
号C₂の立下りに応答して、データQ₂を読み込み、
Q₃出力が“Ｈ”となる。Q₃出力はＦ・Ｆ３０の
リセツト入力となつている為、Ｆ・Ｆ３０のQ₂
出力は直ちに“Ｌ”となり、Ｄ型Ｆ・Ｆ３１はリ
セツトされてQ₃出力は直ちに“Ｌ”となる。ま
た、“Ｈ”のQ₃出力によりカウンタ２９もリセツ
トされる。一方、同期信号C₂が“Ｈ”のとき、
アンドゲート２８の三つの入力は全て“Ｈ”とな
るので、同期信号C₂がアンドゲート２８、オア
ゲート３３を介して、比較信号d₂として出力され
る。さて、この時点から、再びカウンタ２９は
“０”から計数を開始する。そして“573”を計数
してQ₁出力が“Ｈ”となると、Ｆ・Ｆ３０がセ
ツトされて、Q₂出力が“Ｈ”となる。この
“573”はデイスクが正規の回転速度にて回転して
いるとき、次の真の同期信号が存在する位置を示
していることは先に説明した通りである。そし
て、1Hだけ離れた後に最初に出現する同期信号
C₃（この場合には、デイスクの回転が遅い為、偽
の同期信号となつている）がきたとき、これがア
ンドゲート２８、オアゲート３３を介して比較信
号d₃として出力される。斯様にして、１つの同期
信号から1Hだけ離れた後に最初に出現する同期
信号が比較信号S_Rとして出力されることになる。
尚、“573”のパルスは132μ秒（＝１／4.3218×
573μ秒）となる。以上のことは第７図Ａを参照
すればより明確に理解される。

次に、デイスクの回転速度が所定速度となつて
いる場合（回転速度検出回路２の出力S_cはＨレベ
ル）について説明する。この場合は第７図Ｂに示
す通りである。カウンタ２９が“573”を計数し
てQ₂出力が“Ｈ”になるとき、同期信号Ｃは既
に“Ｈ”となつており、且つこの同期信号は必ず
真の同期信号となつている（第２図参照）。それ
故、この同期信号Ｃに基いて作成される即ちアン
ドゲート２８、オアゲート３３を介して出力され
る比較信号ｄの周期は、正規の同期信号の周期
136μ秒と一致する。また、Q₂出力の立上りによ
り、既に“Ｈ”となつている同期信号ＣがＤ型
Ｆ・Ｆ３４に読み込まれ、その出力Q₄が“Ｈ”
となる。

次に、デイスクの回転速度が所定速度より速い
とすると、回転速度検出回路２の出力S_cは前述し
た通り、Ｌレベルである。それ故、アンドゲート
２７が駆動可能状態にあり、同期信号Ｃが発生し
たとき、これがアンドゲート２７、オアゲート３
３を介して比較信号ｄとして出力される。即ち、
全ての同期信号Ｃが全て比較信号ｄとなる。

以上述べた如き態様にて、デイスクの回転状態
を示す信号S_cに基いて、同期信号Ｃにより作成さ
れる比較信号S_cがスイツチ手段７のＡ側接点を介
して、比較回路８に印加されることになる。而し
て、PLL１３にて、デイスクの回転速度は所定
の線速度一定となるように制御されることとな
る。

さて、デイスクが所定の回転速度になつた後に
は、デジタルデータの正確な復調が可能となる。
即ち、先づ、データ同期検出回路１４にて、デジ
タル的に同期信号を検出する。これは、例えば、
PLLを利用してピツクアツプより再生された
NRZI再生信号よりクロツクを復調し、更に同期
信号が有する特定のパターンを検出することによ
り、可能である。更に、EFM復調回路１５によ
り、元の８ビツトのデータに変換した後、デジタ
ル処理回路１６に印加し、データの誤り検出・訂
正等の処理をする。その後、Ｄ−Ａ変換器１７に
て音声信号（アナログ信号）に変換する。これ等
の回路の詳細は本発明の要旨外であるので、説明
は省略する。

ところで、デイスクが所定の回転速度となり線
速度一定が達成され、デジタル的にデータ同期信
号の検出が可能になつた後には、このデジタル的
に検出された同期信号にてモータの制御を行つた
方が好都合である。何故なら、ドロツプアウト等
により再生データ同期信号が欠落した場合、FM
復調回路３を利用するアナログ的検出方法ではこ
の欠落を補償することはできないが、例えば
PLLを利用するデジタル的な検出方法では、再
生データ同期信号が欠落した場合、これを補償し
た補償データ同期信号を発生させることができ、
これを利用して安定且つ正確なモータ制御が可能
となるからである。それ故、本実施例では、デイ
スクが正規の回転速度に達したことを所定回転速
度検出回路１８にて検出したときは、スイツチ手
段７をＢ側に切換え、データ同期検出回路１４よ
り出力される同期信号d′を比較信号S_RとしてPLL
１３に印加する構成としている。

前述した如く、デイスクの回転速度が所定速度
となつている場合、比較信号選択回路６を構成す
るＦ・Ｆ３４の出力Q₄が“Ｈ”となるが、この
Q₄出力が第６図に具体例を示す所定回転速度検
出回路１８に印加される。この回路１８はリトリ
ガブル型ワンシヨツト回路３５（その準安定期間
は136μ秒以上）及び積分回路３６より構成され
ている。それ故、デイスクが正規の回転速度を維
持している限り、ワンシヨツト回路３５は継続的
にトリガされ、その積分出力は所定レベルを維持
する。これが、デイスクの所定回転を示す指示信
号となる。尚、デイスクの回転が所定回転に達し
ていない場合に於いても、偶然にカウンタ２９が
“573”を計数する前に同期信号Ｃが“Ｈ”となる
場合がある。この場合には、Q₄出力が“Ｈ”と
なり、ワンシヨツト回路３５がトリガされること
になる。しかし、このような状態は継続して発生
しない為にその積分出力は正規の回転速度の場合
の所定レベルに達することはない。

ト 発明の効果 以上述べた本発明に依れば、データ同期信号を
デジタル復調することなく、モータの回転制御を
行うことができる。更に、記録媒体の走行速度が
所定速度より速いか否かを検出し、この検出出力
に基いて基準周波数より遅いか、速いか、若しく
は等しい周波数の比較信号を作成し、この比較信
号と基準信号との比較出力に基いてモータを制御
するものであるから、簡単な構成にて正確にモー
タ制御を行うことができる。更に、比較信号とし
ては記録媒体に記録された同期信号の再生信号を
利用しているので、別途設けられたタコメータを
利用して比較信号を作成する構成に比較して構成
が簡単である。

更に比較信号として再生同期信号を利用するに
際して、速度検出回路の出力に基づいて再生同期
信号を適宜選択する構成としているので、偽の再
生同期信号によつて誤つた比較信号が作成される
ことを防止することができる。即ち、本来速度が
遅く低い周波数の比較信号を作成する必要がある
場合、偽の同期信号をそのまま比較信号として出
力することにより、周波数の高い比較信号を作成
してしまうという誤動作を防止することができ
る。

【図面の簡単な説明】

第１図は本発明に係るモータ制御装置のブロツ
クダイヤグラム、第２図はフレームの構成図、第
３図は回転速度検出回路を示す図、第４図及び第
５図は動作波形図、第６図は比較信号作成回路及
び所定回転速度検出回路を示す図、第７図は比較
信号作成回路の動作波形図である。 ２は回転速度検出回路、３は比較信号発生回
路、８は比較回路。

Claims (1)

1. 【特許請求の範囲】 １ 同期信号が記録された記録媒体が予め規定さ
   れた所定の速度にて走行しているか否かを検出す
   る速度検出回路と、前記記録媒体から再生される
   同期信号を前記速度検出回路の出力に基づいて適
   宜選択することにより異なる周波数の比較信号を
   発生する比較信号発生回路と、前記比較信号と基
   準信号とを比較する比較回路とを有し、 この比較回路の出力に基づいて前記記録媒体を
   走行させるモータを制御する構成としたモータ制
   御装置。