JPH04118951A - 半導体パッケージ構造 - Google Patents

半導体パッケージ構造

Info

Publication number
JPH04118951A
JPH04118951A JP23694390A JP23694390A JPH04118951A JP H04118951 A JPH04118951 A JP H04118951A JP 23694390 A JP23694390 A JP 23694390A JP 23694390 A JP23694390 A JP 23694390A JP H04118951 A JPH04118951 A JP H04118951A
Authority
JP
Japan
Prior art keywords
package
section
resin
semiconductor package
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23694390A
Other languages
English (en)
Inventor
Yasuhiro Kamimura
上村 康浩
Shinji Tanaka
伸二 田中
Seiji Shigemura
重村 清治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP23694390A priority Critical patent/JPH04118951A/ja
Publication of JPH04118951A publication Critical patent/JPH04118951A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント配線板実装後に防湿防塵処理を行う
半導体パッケージの構造に関する。
〔従来の技術〕
従来の技術は、半導体パッケージ下面に低弾性率の樹脂
を充填して、半導体パッケージ下面に防湿用樹脂が流れ
込むのを防止し、樹脂の熱膨張収縮による応力を吸収し
ようとするものである。
このため半導体パッケージ下面に充填する樹脂が低弾性
率のものに限定されると共に、半導体パッケージ毎に処
理を行う必要があるため効率が悪いと云う欠点があった
〔発明が解決しようとする課題〕
前記従来技術は、低弾性率の樹脂を半導体パッケージ下
部に充填し、応力を吸収するようにしているが、長期に
渡る樹脂の熱膨張収縮による応力の影響についての配慮
がされておらず、この応力による半導体パッケージの破
壊及びはんだ接続部の接続信頼性の低下と云う問題があ
った。
本発明は、半導体パッケージ下部間隙に防湿用樹脂が流
れ込むことを半導体パッケージの簡易的な構造変更によ
って防止することを目的とし、これにより、半導体パッ
ケージ下部に流れ込む防湿用樹脂の熱膨張収縮による応
力の影響を排除し、信頼性の高い半導体パッケージを提
供することを目的とする。
〔課題を解決するための手段〕
本発明は、上記目的を達成するために、半導体パッケー
ジ裏面の外周部に凸部を設け、プリント配線板に実装し
た時の半導体パッケージとの間隙を小さくし、パッケー
ジ下部への樹脂の流れ込みを防止したものである。
〔作用〕
半導体パッケージ裏面の外周部に設けた凸部は、プリン
ト配線板搭載時にプリント配線板と半導体パッケージと
の間隙を縮める。それにより、防湿用樹脂を塗布した時
、この防湿用樹脂が半導体パッケージ下部へ流れ込むの
を防止するので、半導体パッケージ下部に流れ込んだ防
湿用樹脂の熱膨張収縮による応力の影響を排除でき、は
んだ接続部の接続信頼性向上をはかることができる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は、表面実装パッケージの裏面を示し。
第1図にA−A線断面図を示す、第2図に示す表面実装
パッケージ裏面の外周部に、第1図で示す凸部4を設け
る。凸部4の形状、及び特徴を第3図にて詳細に説明す
る。
第3図は、表面実装パッケージの断面拡大図であり、パ
ッケージ樹脂2下部外周に凸部4を設け。
プリント配線板1とパッケージ樹脂2との間隙5に防湿
用樹脂3が流れ込むのを防止する。
? 凸部4はり、−ド龜のはんだ接続面と同等の高さとし、
プリント配線板1とは密着させない。これは、パッケー
ジ樹脂2の熱膨張収縮により、凸部4が応力を与える原
因となるのを防止するためであり、必ず凸部とプリント
配線板との間隙6を設けるものとする。
本実施例によれば、防湿用樹脂の半導体パッケージ下部
間隙への流れ込みを防止したことにより、樹脂の熱膨張
収縮によるパッケージ下部からの応力の影響を排除でき
、これによりはんだ接続部の接続信頼性を向上する効果
がある。
〔発明の効果〕
本発明によれば、防湿樹脂の塗布時に、半導体パッケー
ジ下部への樹脂の流れ込みを防止できるので、防湿防塵
処理を施す半導体パッケージの信する方法よりも経済的
である。
【図面の簡単な説明】
第1図は第2図A−A線断面図、 第2図は表面実装パッケージ裏面図、 第3図は第2図画部の拡大図を示す。 1・・・プリント配線板 2・・・パッケージ樹脂 3・・・防湿用樹脂 4・・・凸部 5・・・パッケージ下部間隙 6・・・凸部とプリント配線板との間隙7・・・リード i61図

Claims (1)

    【特許請求の範囲】
  1. 1.半導体素子をセラミック又はプラスチックにより封
    止し、モールド側面よりフラットパック型にフォーミン
    グされたリードを出す半導体パッケージにおいて、半導
    体パッケージ裏面外周にリードの接着面と同等の高さの
    凸部を設けることを特徴とした半導体パッケージ構造。
JP23694390A 1990-09-10 1990-09-10 半導体パッケージ構造 Pending JPH04118951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23694390A JPH04118951A (ja) 1990-09-10 1990-09-10 半導体パッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23694390A JPH04118951A (ja) 1990-09-10 1990-09-10 半導体パッケージ構造

Publications (1)

Publication Number Publication Date
JPH04118951A true JPH04118951A (ja) 1992-04-20

Family

ID=17008051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23694390A Pending JPH04118951A (ja) 1990-09-10 1990-09-10 半導体パッケージ構造

Country Status (1)

Country Link
JP (1) JPH04118951A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251795A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置
JP2009253077A (ja) * 2008-04-08 2009-10-29 Denso Corp 電子装置の実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251795A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置
JP2009253077A (ja) * 2008-04-08 2009-10-29 Denso Corp 電子装置の実装構造

Similar Documents

Publication Publication Date Title
EP0456066A2 (en) Semiconductor chip mounted inside a device hole of a film carrier
JP2548625B2 (ja) 半導体装置の製造方法
JPH04118951A (ja) 半導体パッケージ構造
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH01220837A (ja) 半導体集積回路装置
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPH0287654A (ja) 表面実装型半導体装置
JPS63248155A (ja) 半導体装置
JPH01181450A (ja) 樹脂封止型半導体装置
JPH0732224B2 (ja) 半導体装置
JPH033354A (ja) 半導体装置
JPS6354222B2 (ja)
JPH04188657A (ja) 半導体装置用パッケージ
JPH0526761Y2 (ja)
JPH03220758A (ja) 樹脂封止型半導体用パッケージ
KR970013255A (ko) 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지
JPH0228353A (ja) 樹脂封止型半導体装置
JPH06232304A (ja) フルモールドパッケージ用リードフレーム
JP3514516B2 (ja) 半導体装置の製造方法
JPH02144952A (ja) 半導体装置
JPH0297051A (ja) リードフレーム
JPH05102350A (ja) 回路基板の実装構造
JPH02205056A (ja) 集積回路パッケージ
KR950007041A (ko) 집적회로패키지의 휨현상 감소방법