JPS6354222B2 - - Google Patents

Info

Publication number
JPS6354222B2
JPS6354222B2 JP57228953A JP22895382A JPS6354222B2 JP S6354222 B2 JPS6354222 B2 JP S6354222B2 JP 57228953 A JP57228953 A JP 57228953A JP 22895382 A JP22895382 A JP 22895382A JP S6354222 B2 JPS6354222 B2 JP S6354222B2
Authority
JP
Japan
Prior art keywords
resin
conductor pattern
integrated circuit
circuit element
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57228953A
Other languages
English (en)
Other versions
JPS59120884A (ja
Inventor
Kunio Sakuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57228953A priority Critical patent/JPS59120884A/ja
Priority to CH694183A priority patent/CH660551GA3/fr
Publication of JPS59120884A publication Critical patent/JPS59120884A/ja
Priority to US06/891,084 priority patent/US4644445A/en
Publication of JPS6354222B2 publication Critical patent/JPS6354222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路ブロツクの樹脂封止構造に関す
る。
〔従来の技術〕
以下、腕時計用の回路ブロツクを中心に述べ
る。第２図ａは従来方式による樹脂封止構造の概
念図であり、第２図ｂは第２図ａの断面図であ
り、第３図ａは従来方式による他の樹脂封止構造
の概念図であり、第３図ｂは第３図ａの断面図で
ある。従来一般的に腕時計用の回路ブロツクにお
いては、その組み込まれた集積回路素子（以下
ICチツプと呼ぶ。）をエポキシ系樹脂にてモール
ドすることにより、その信頼性を確保しており、
回路基板にICチツプがフエースダウンボンデイ
ングされている場合、そのICチツプのモールド
方法は、第２図ａ，ｂに示すように、回路基板４
のICチツプ１の能動面に対向した部分に穴５を
設け、これを利用して樹脂を流し込み封止するも
のであつた。
〔発明が解決しようとする問題点〕
しかし前述の従来技術では、第２図ａ，ｂのよ
うな場合には問題ないが、第３図ａ，ｂに示すよ
う、ICチツプ１の能動面に対向した部分に、回
路導体パターン７が穴５を取り囲むように配置さ
れている場合には集積回路素子封止用樹脂６（以
下モールド用樹脂と呼ぶ）の流れがその導体パタ
ーンに妨げられて、IC表面全面にモールド用樹
脂６が流れ込まずに充填不足となる場合が発生す
るという問題点を有する。特にこの現象はフエー
スダウンボンデイング後、ICチツプ表面と導体
パターン３の空隙すなわちバンプ２の高さが小さ
い場合には顕著である。また、ICチツプの能動
面に対向した位置にあるオーバーハングしていな
い導体パターン７のようなICチツプの能動面に
対向した部分の導体パターン引き回しは、高密度
ICを実装する必要がある場合及び他の同種の商
品とICを共通に用いたい場合などに必然的に要
求される配置である。
そこで本発明はこのような問題点を解決するも
ので、その目的とするところは、前述のように
ICチツプの能動面に対向した部分に回路導体パ
ターンの引き回しがある場合でも、特にコストア
ツプすることなく、IC裏面、つまり能動面全域
に渡つてモールド用樹脂を流し込むことを可能に
できる回路ブロツクの樹脂封止構造を提供すると
ころにある。
〔問題点を解決するための手段〕
本発明の回路ブロツクの樹脂封止構造は、回路
基板の表面にフエースダウンボンデイングされた
集積回路素子を有する回路ブロツクの樹脂封止構
造において、前記集積回路素子の能動面に対向す
る位置の回路基板に、前記集積回路素子の外形よ
りは小さいモールド用穴が形成され、回路の導体
パターンが前記モールド用穴上に形成され、且つ
樹脂封止されることを特徴とする。
〔実施例〕
以下本発明の実施例を図面に基づいて詳しく説
明する。第１図ａ，ｂは本発明による樹脂封止構
造の概念図である。第１図において、１はICチ
ツプであり、バンプ２により、回路基板４上に引
き回された回路導体パターン３及び８にフエース
ダウンボンデイングされている。８は本発明によ
る構造の回路導体パターンであり、モールド用樹
脂６の注入用の穴５の上をオーバーハング状に横
断している点に特徴がある。このような構造とす
ることにより、穴５よりモールド用樹脂６を注入
した際に、８の導体パターンを包み込む状態にて
樹脂がIC裏面（能動面）に向かつて流入するた
め、第３図ｂにて示すようにモールド用樹脂６が
導体パターン７にて妨げられて流れない、あるい
は流れにくくなるという現象は解消され、ICチ
ツプ１の能動面全域をモールド用樹脂６にて完全
に覆うことが可能となる。
具体例をあげると、穴５の大きさはφ1.3mm、導
体パターン８の厚みは35μ、幅60μ、IC１と導体
パターン８との間隔は15μである。
〔発明の効果〕
以上述べたように本発明によれば、集積回路素
子の能動面に対向する位置の回路基板に、前記集
積回路素子の外形よりは小さいモヘルド用穴を形
成し、回路の導体パターンが前記モールド用穴上
に形成されることにより、前記集積回路素子封止
用樹脂を注入する際には、該樹脂は前記モールド
用穴上の前記導体パターンを包み込むようにして
前記集積回路素子の能動面に向かつて流入し、前
記集積回路素子の外周部に至る前記樹脂の流動距
離も短くなり、従来のように前記導体パターンに
よつて前記樹脂の流動が妨げられないので、前記
集積回路素子の能動面全域が充填不足になること
なく完全に覆うことができ、前記集積回路素子と
導体パターンが湿気、外部圧力等から保護され品
質の安定化が図れる。また集積回路素子の能動面
に対向したモールド穴用を含む部分には他の導体
パターンを引き回すことも可能であり、これによ
り高密度に集積回路素子が実装できるという効果
を有する。さらに、導体パターンの新構造部につ
いても基板製作上他のオーバハング部と同一工程
にて製造することができるので、コストアツプす
ることなく形成可能である。
【図面の簡単な説明】
第１図ａは本発明による樹脂封止構造の概念
図。第１図ｂは第１図ａの断面図。第２図ａは従
来方式による樹脂封止構造の概念図。第２図ｂは
第２図ａの断面図。第３図ａは従来方式による他
の樹脂封止構造の概念図。第３図ｂは第３図ａの
断面図。 １…ICチツプ、２…バンプ、３…回路基板導
体パターン、４…回路基板、５…モールド用穴、
６…モールド用樹脂、７，８…導体パターン。

Claims (1)

    【特許請求の範囲】
  1. １ 回路基板の表面にフエースダウンボンデイン
    グされた集積回路素子を有する回路ブロツクの樹
    脂封止構造において、前記集積回路素子の能動面
    に対向する位置の回路基板に、前記集積回路素子
    の外形よりは小さいモールド用穴が形成され、回
    路の導体パターンが前記モールド用穴上に形成さ
    れ、且つ樹脂封止されることを特徴とする回路ブ
    ロツクの樹脂封止構造。
JP57228953A 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造 Granted JPS59120884A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57228953A JPS59120884A (ja) 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造
CH694183A CH660551GA3 (ja) 1982-12-27 1983-12-27
US06/891,084 US4644445A (en) 1982-12-27 1986-07-31 Resin mounting structure for an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57228953A JPS59120884A (ja) 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造

Publications (2)

Publication Number Publication Date
JPS59120884A JPS59120884A (ja) 1984-07-12
JPS6354222B2 true JPS6354222B2 (ja) 1988-10-27

Family

ID=16884439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57228953A Granted JPS59120884A (ja) 1982-12-27 1982-12-27 回路ブロツクの樹脂封止構造

Country Status (1)

Country Link
JP (1) JPS59120884A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184494U (ja) * 1986-05-15 1987-11-24
JPH0749433Y2 (ja) * 1987-10-02 1995-11-13 セイコーエプソン株式会社 電子時計用回路ブロック
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
JP3683996B2 (ja) * 1996-07-30 2005-08-17 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS59120884A (ja) 1984-07-12

Similar Documents

Publication Publication Date Title
US6395579B2 (en) Controlling packaging encapsulant leakage
US6291273B1 (en) Plastic molded type semiconductor device and fabrication process thereof
JPH10284525A (ja) 半導体装置の製造方法
JP2005150670A (ja) 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
US5645864A (en) Resin encapsulating molding die for manufacturing a semiconductor device
JP2608192B2 (ja) リードフレーム
JPH0888308A (ja) リードフレーム及び半導体装置の製造方法
US20020105072A1 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
JPS6354222B2 (ja)
JP3281859B2 (ja) 混成集積回路装置の製造方法
US6818476B2 (en) Insert-moldable heat spreader, semiconductor device using same, and method for manufacturing such semiconductor device
JP2009290011A (ja) 電子部品実装基板及びその製造方法
JPH04215461A (ja) 半導体パッケージ
JP3212527B2 (ja) 光照射窓を有するｂｇａ型中空半導体パッケージ
JP2000174171A (ja) パッケージ部設置用回路基板
JPH11288978A (ja) 半導体装置
KR0124790B1 (ko) 표면실장형 집적회로 패키지
KR0134168Y1 (ko) 반도체 패키지
JPS63265454A (ja) 半導体装置
JP2936597B2 (ja) 圧電振動子の樹脂パッケージ製造方法
KR100244509B1 (ko) 반도체 패키지의 제조방법
JPH0590315A (ja) 樹脂封止金型
JPS61252640A (ja) 樹脂封止型半導体装置の製造方法
KR980012344A (ko) 유동성 향상을 위한 반도체 칩 패키지
JPH03230553A (ja) 半導体装置用リードフレーム