JPH04118925A - 複合型処理装置 - Google Patents

複合型処理装置

Info

Publication number
JPH04118925A
JPH04118925A JP23962390A JP23962390A JPH04118925A JP H04118925 A JPH04118925 A JP H04118925A JP 23962390 A JP23962390 A JP 23962390A JP 23962390 A JP23962390 A JP 23962390A JP H04118925 A JPH04118925 A JP H04118925A
Authority
JP
Japan
Prior art keywords
chamber
processing
gate valve
transfer chamber
argon gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23962390A
Other languages
English (en)
Inventor
Takashi Kato
隆 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23962390A priority Critical patent/JPH04118925A/ja
Publication of JPH04118925A publication Critical patent/JPH04118925A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造における乾式エツチングおよび絶縁膜
や導電膜の化学的あるいは物理的気相成長を行うための
複数種の処理室が結合された装置に関し。
各々の処理室で発生する汚染物質が他の処理室に流入す
ることを防止可能とすることを目的とし。
真空排気され且つ複数のゲートバルブが設けられた搬送
室と、真空排気が可能とされ且つ該ゲートバルブの一つ
に接続され且つ該搬送室内に半導体装置基板を送入出す
るためのロードロック機構と、各々が個別に真空排気が
可能とされ且つ該ゲートバルブの一つずつ接続され且つ
各々において乾式エツチング、膜の化学気相成長または
膜の物理気相成長のいずれか一つの互いに異なる処理が
行われる複数の処理室と、該半導体装置基板を該搬送室
と選択された該処理室の一つの間で送入出するために対
応するゲートバルブが開放された際に該開放されたゲー
トバルブを通じて該搬送室から該選択された処理室内に
不活性ガスの流れを形成するためのガス導入機構とを備
えるように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造に用いられる乾式エツチン
グおよび絶縁膜や導電膜の化学的あるいは物理的気相成
長を行うための複数の処理室が結合された複合型の装置
に関する。
〔従来の技術〕
半導体集積回路の高密度化にともなって1回路構成パタ
ーンが微細し、同時に絶縁膜等の膜厚が小さくなる。そ
の結果、製造工程中における塵埃の付着あるいはガス吸
着等による汚染の影響を受けやすくなる。したがって、
半導体集積回路基板を大気中に取り出さずに、所要の各
種処理工程を連続して実施できる複合型の装置が要望さ
れている。
現在のところ、リソグラフ工程におけるレジストの塗布
や露光等はこのような連続処理に組み込む必要はないが
1例えば、集積回路メモリのキャパシタの形成のような
、すでに形成されているキャパシタ電極面を清浄化する
ためのRIE(反応性イオンエツチング)、誘電体膜を
形成するためのCVD(化学気相成長)、バリヤメタル
層を形成するためのチタン等のスパッタリング、および
、対向電極を形成するためのアルミニウム等のスパッタ
リングのような一部の工程は、上記連続処理の適用対象
になり得るものである。
〔発明が解決しようとする課題〕
そこで、これらを連続して実施するために、単純に所要
の装置をゲートバルブを介して接続した場合1次のよう
な問題が生じることが分かってきた。
すなわち、乾式エツチング用の処理室や膜成長用の処理
室では、器壁に堆積した膜が剥離して微細な粉塵となり
、これが他の処理室に持ち込まれて汚染源となる。また
、RIHにおけるエツチングガスやCVDにおける成長
原料ガスが、他の処理室に流入して汚染源となる。
例えば、上記塵埃の付着により、後に形成される微細な
配線の抵抗の増大や断線が生じたり、また、上記汚染ガ
スにより半導体表面や電極表面に高抵抗層が生じ、電極
と配線のコンタクト抵抗が増大する等の問題があった。
本発明は、上記のような問題が解決された複合型の処理
装置を提供することを目的とする。
〔課題を解決するための手段〕
上記目的は、該半導体装置基板のエツチング。
該基板上に対する絶縁膜あるいは導電膜の形成またはこ
れらの膜のエツチング等を行うための処理室が結合され
た製造装置であって、真空排気され且つ複数のゲートバ
ルブが設けられた搬送室と。
真空排気が可能とされ且つ該ゲートバルブの一つに接続
され且つ該搬送室内に半導体装置基板を送入量するため
のロードロック機構と、各々が個別に真空排気が可能と
され且つ該ゲートバルブの一つずつ接続され且つ各々に
おいて乾式エツチング。
膜の化学気相成長または膜の物理気相成長のいずれか一
つの互いに異なる処理が行われる複数の処理室と、該半
導体装置基板を該搬送室と選択された該処理室の一つの
間で送入量するために対応するゲートバルブが開放され
た際に該開放されたゲートバルブを通じて該搬送室から
該選択された処理室内に不活性ガスの流れを形成するた
めのガス導入機構とを備えたことを特徴とする本発明に
係る複合型処理装置によって達成される。
〔作 用〕
一つの搬送室に星型状に複数の処理室を接続して成る複
合型の処理装置において、搬送室と一つの処理室の間の
ゲートバルブを開放する際に、ガス搬送室内に、所定流
量のアルゴンガスを導入する。この流量は、搬送室内に
粘性流と分子流の境界領域にあるアルゴンガスの流れを
生じさせる流量であって1通常、真空排気中の搬送室内
の圧力を約0.0ITorrに保持するように制御すれ
ばよい。
一方、開放されたゲートバルブに接続されている処理室
は、ターボポンプ等により排気されており、搬送室より
低圧力となっている。したがって。
搬送室から処理室に向かってアルゴンガスの流れが生じ
、処理室から搬送室への汚染物質の流入が阻止される。
本発明においては、このアルゴンガスの流れに指向性を
与えるための指向機構および偏向機構が。
搬送室および処理室にそれぞれ設けられている。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第1図は本発明の複合型の処理装置の概要構成説明図で
あって、処理装置1は9例えば平面形状が5角形の搬送
室2を有する。搬送室2の各辺における面には、ゲート
バルブ34,3□+ 33+、 34を介して、RIE
処理室4.CVD処理室5.スパッタリング処理室6お
よび7がそれぞれ接続されている。また、ゲートバルブ
3.を介しては、搬送室2内に半導体集積回路基板(図
示省略)を送入量するため。
中間加熱室9を介して、ロードロック機構8が接続され
ている。なお、ロードロック機構8と中間加熱室9との
間にはゲートバルブ36か、また、基板送入出側にはゲ
ートバルブ3□が設けられている。
搬送室2.RIE処理室4 、 CVD処理室5.スパ
ッタリング処理室6および7.ロードロツタ機構8の内
部は1図示しない排気ポンプにより個別に高真空(I 
X 1O−7Torr以下、とくに搬送室2とスパッタ
リング室6および7はI X−”Torr以下)に排気
可能とされている。また、RIE処理室4.CVD処理
室5およびスパッタリング処理室6の各々には、所定の
エツチングガスまたは膜生成用の原料ガス導入する機構
(図示省略)が設けられている。
搬送室2には、ガス導入管11とマスフローコントロー
ラのようなガス流量制御装置12とが直列接続されて成
るガス導入機構が接続されており、真空排気されつつあ
る搬送室2内に、該ガス流量制御装置12によって制御
された所定流量のアルゴンガス等の不活性ガスが導入可
能とされている。
半導体集積回路基板を搬送室2とRIE処理室4゜CV
D処理室5.スパッタリング処理室6および7のうちの
選択された一つの処理室の間で送入量するために対応す
るゲートバルブ31.32.33.34の一つが開放さ
れた際に、ガス流量制御装置12が作動し、前記開放さ
れたゲートバルブを通じて搬送室2から前記選択された
処理室内に、粘性流状態のアルゴンガス等が流入する。
これにより、前記選択された処理室から搬送室2内に、
微細な塵埃や汚染ガスが逆流することが防止される。そ
して。
半導体集積回路基板が別の処理室の一つ、または。
ロードロック機構8に搬送され、これらのゲートバルブ
が閉じると、ガス流量制御装置12は、搬送室2に対す
るアルゴンガス等の導入を停止する。
第2図は、搬送室2に対する上記アルゴンガス等の導入
効果を実証するデータであり、第3図に示す構造のアル
ミニウム層(All)−アルミニウム層(Alt)のコ
ンタクト抵抗に対する残留汚染ガスの影響が、上記アル
ゴンガスの導入によって防止される結果を示す。
すなわち、第3図に示すような、 Sin、等の絶縁層
21によって覆われ、絶縁層21上にアルミニウム層(
A1.)のパターンとアルミニウム層(AI、)の−部
を表出する開口が設けられた眉間絶縁層22とが形成た
基板20を用意し、この基板20を、第1図におけるロ
ードロック機構8を通じて搬送室2内に送入する。そし
て、まず、 RIE処理室4内に基板20を搬送し、ア
ルゴン(Ar)ガスを用いるスパッタエツチングを施し
、アルミニウム層(All)の表面の自然酸化膜を除去
する。次いで、基板20をスパッタリング処理室7内に
搬送し、アルミニウム層(All)を堆積する。
上記旧E処理室4からスパッタリング処理室7への基板
20の搬送時に、 CVD処理室5に対応するゲートバ
ルブ32が開閉しているかいないかの違いによって、 
A1.−At、間のコンタクト抵抗が大きく変わること
が第2図に示されている。すなわち。
第2図における横軸は上記搬送時に搬送室2に導入され
るアルゴンガスの流量(SCCM)を、縦軸はコンタク
ト抵抗(ohm)を示す。
ゲートバルブ32が閉じている場合(破線)には。
アルゴンガスの流量に無関係に、コンタクト抵抗は約0
.06ohm(コンタクト径が1μ■)であるのに対し
、ゲートバルブ32が開いている場合(実線)には、コ
ンタクト抵抗は約5 ohmと、100倍程度大きなコ
ンタクト抵抗を示す。これは、ゲートバルブ3、が開い
ている場合、 CVD処理室5からの汚染ガスによって
、アルミニウム層(AI + )表面に高抵抗層が生成
したためと考えられる。ちなみに、 CVD処理室5に
おいては、直前に、WFs(6弗化タングステン)ガス
を用いるタングステン膜のCVDが行われており、この
WF6を汚染源としてアルミニウム層(All)表面に
At+aのような高抵抗物質が生成するためである。こ
れは、xspによるアルミニウム層(All)表面の分
析から明らかになった。
これに対し、ゲートバルブ32が開いている場合でも、
アルゴンガスの流量が増すにしたがってコンタクト抵抗
が減少し、ゲートバルブ3.が閉じているときと同じ値
に近づく。これは、搬送室2に導入されたアルゴンガス
の流れが粘性流領域になると、 CVD処理室5からの
前記汚染ガスの流出が阻止されることを示すものと考え
られる。第2図においては、アルゴンガスの流量が約6
003CCMにおいて、汚染ガスが完全に阻止されるこ
とが分かる。
上記アルゴンガスによる汚染ガスの阻止効果を確かめる
ために、 CVD処理室5に流入させたヘリウム(He
)ガスが搬送室2に拡散する様子を調べた結果を第4図
に示す。同図において、横軸はヘリウムの流入量(SC
CM)、縦軸は質量分析計によるヘリウム検出信号電流
(A)、パラメータは、搬送室2に対するアルゴンガス
の導入量(SCCM)である。
同図から、アルゴンガス導入量がlOO〜300SCC
Mでは、検出信号はヘリウムの流入量に対応して変化し
ており、拡散阻止効果は、アルゴンガス流量の増加とと
もに強くなる傾向を示す。
アルゴンガス導入量が4003CCMを超えると、拡散
阻止効果が顕著になる。そして、アルゴンガス導入量が
6003CCM以上では、実際の処理装置においては起
こり得ない汚染ガス量に相当するかなり大量(30〜5
03CCM)のヘリウムの拡散が阻止されることが示さ
れている。微細な塵埃等の汚染物質はガス状の汚染物質
に比べて拡散し難く、上記導入量のアルゴンガスによっ
て完全に阻止されてしまう。
上記汚染ガスの拡散を阻止し得るアルゴンガス導入量は
、搬送室2および開放されたゲートバルブに対応する処
理室の容積およびこれらの排気速度によって異なる。ち
なみに、第2図および第4図のデータを得たときの搬送
室2およびCVD処理室5のそれぞれの容積と排気速度
は、 100(liter)と400(1iter/m
1n)および30(1iter)と5oo(1iter
/mim)であった。したがって、処理装置lの規模お
よび構成によって最適値を決めればよい。
第5図〜第7図は、汚染物質の拡散に対する上記アルゴ
ンガスの阻止効果を向上させるための機構説明図である
第5図を参照して、搬送室2内には、ガス導入管11を
通じて導入されたアルゴンガスの流線を。
ゲートバルブ3の開口に向けるための指向機構13が設
けられている。これにより、半導体装置基板IOを1例
えばCVD処理室4に送入するために、ゲートバルブ3
が開かれたときに導入されるアルゴンガスの流れは、ゲ
ートバルブ3の開口に集中され、 CVD処理室4から
の汚染物質の拡散防止が確実になる。なお、指向機構1
3は一つでもよいが9図のように上下一対設けることに
より、拡散防止効果が高(なる。また、指向機構13の
開口の形状は。
ゲートバルブ3の開口に対応させであることは言うまで
もない。同図において、符号31はゲートバルブ3の弁
、32はゲートバルブ3の開口の周囲に設けられている
Oリング32.33は、ゲートバルブ3の閉止時に、弁
31をOリング32に密着させるための腕である。また
、ガス導入管11には1例えばテープヒータのような図
示しない加熱手段を設けておき、搬送室2内に導入され
るアルゴンカスを予熱してもよい。
第6図は第5図の構造に対する改良例であって。
例えばCVD処理室4には、ゲートバルブ3の開口を通
じて導入されたアルゴンガスの流れを、副排気管41に
向けるための偏向機構14が設けられている。これによ
り、 CVD処理室4に導入されたアルゴンガスの流れ
の大部分は副排気管41から排気され、 CVD用の原
料ガス等の導入機構42や被処理半導体装置基板lOあ
るいは半導体装置基板lOを支持。
加熱するためのサセプタ43等に吹きつけられるのを防
いでいる。これは、 CVD処理室4の内部に付着して
いる堆積膜等がアルゴンガスの吹き付けによる塵埃の発
生を避ける上で有効である。なお。
符号40はCVD処理室4内を排気するための主排気管
であり9通常、アルゴンガス導入前に開かれてCVD処
理室4内を充分に排気可能とする。また。
副排気管41は、 CVD処理時には閉じられる。
これらにより、搬送室2に導入するアルゴンガスの流量
を11005cc以下にすることが可能となり。
さらに、搬送室2の圧力を0.001Torr以下にす
ることができる。このことは、アルゴンガスの消費量を
低減するのみならず、前記塵埃の発生を少なくする上で
効果がある。
第7図は第6図の構造に対する改良例であって。
例えばCVD処理室4における偏向機構14の開口近傍
には、赤外線ランプ等の輻射熱源16が設けられている
。これにより、半導体装置基板10は、偏向機構14の
開口近傍、すなわち、アルゴンガスの流れの中を通過す
る際に、輻射熱源16によって加熱され、脱ガスが行わ
れる。このガスは、アルゴンガスの流れとともに副排気
管41を通じて排気され。
CVD処理室4内を汚染することが避けられる。
なお、第5図ないし第7図においては、搬送室2に接続
されたCVD処理室4を例に説明を行ったが、RIE処
理室5やスパッタリング処理室6および7、あるいは、
その他の処理室に対して、前記指向機構13.偏向機構
14および輻射熱源16を設けても有効であることは言
うまでもない。
本発明の複合型処理装置は、上記実施例に示したような
RIB処理室、 CVD処理室、スパッタリング処理室
の組合せから成るものに限定されず、また。
搬送室に接続される処理室の数は2以上の複数であれば
上記実施例に限定されないことは言うまでもない。また
、アルゴンガス等の不活性ガスによる汚染物質の拡散阻
止は、アルミニウム層−アルミニウム層間のコンタクト
抵抗の低減を目的とするものに限らず、半導体装置の製
造における乾式処理において処理室内で発生する汚染物
質の付着による特性劣化の防止に対して広範に適用可能
であることは明らかである。
〔発明の効果〕
本発明によれば、RIE処理室、 CVD処理室、スパ
ッタリング処理室等が結合された複合型の処理装置にお
ける処理室相互間の汚染がなくなり9例えば配線抵抗や
電極−配線間のコンタクト抵抗の低減。
絶縁膜の耐圧向上とその結果としての高容量化の実現等
を可能とし、半導体装置の性能、信頼性および製造歩留
りを向上する効果がある。
【図面の簡単な説明】
第1図は本発明の複合型の処理装置の概要構成説明図。 第2図は搬送室2に対するアルゴンガスの導入効果を示
すデータ。 第4図はアルゴンガスの導入による汚染ガス拡散阻止効
果の確認実験データ。 第5図〜第7図はアルゴンガスによる汚染物質拡散阻止
効果を向上する機構の説明図 である。 図において。 lは処理装置、  2は搬送室。 3と3.〜37はゲートバルブ。 4はRIB処理室、   5ハCVD処理室。 6と7はスパッタリング処理室。 8はロードロック機構、  9は中間加熱室。 IOは半導体装置基板、11はガス導入管。 12はガス流量制御装置、  13は指向機構。 14は偏向機構、  16は輻射熱源、20は基板。 21は絶縁層、22は層間絶縁層、  31は弁。 32はOリング、33は腕、  40は主排気管。 41は副排気管、42はガス導入機構。 43はサセプタ。 AltとAltはアルミニウム層 である。 末ぞF@O預合型力処理殻1の1牝中槍成第 図 第2rf3の号’−9f) 3N’J定(Uト・た諌糾
n概電楕族第 図 フル丁〉刀1人 フルボ′/かスによう5力染四箕恨敢阻止勤果i商上寸
ろJ8構(Jt力3) 第 7 図 −一 す坦

Claims (4)

    【特許請求の範囲】
  1. (1)該半導体装置基板のエッチング、該基板上に対す
    る絶縁膜あるいは導電膜の形成またはこれらの膜のエッ
    チング等を行うための処理室が結合された製造装置であ
    って、 真空排気され且つ複数のゲートバルブが設けられた搬送
    室と、 真空排気が可能とされ且つ該ゲートバルブの一つに接続
    され且つ該搬送室内に半導体装置基板を送入出するため
    のロードロック機構と、 各々が個別に真空排気が可能とされ且つ該ゲートバルブ
    の一つずつ接続され且つ各々において乾式エッチング、
    膜の化学気相成長または膜の物理気相成長のいずれか一
    つの互いに異なる処理が行われる複数の処理室と、 該半導体装置基板を該搬送室と選択された該処理室の一
    つの間で送入出するために対応するゲートバルブが開放
    された際に該開放されたゲートバルブを通じて該搬送室
    から該選択された処理室内に不活性ガスの流れを形成す
    るためのガス導入機構 とを備えたことを特徴とする複合型処理装置。
  2. (2)該搬送室には、 該不活性ガスの流路を各々の該処理室に対応する該ゲー
    トバルブの開口を見込む立体角内に指向させるための指
    向機構が設けられていることを特徴とする請求項1記載
    の複合型処理装置。
  3. (3)各々の該処理室には、 流入した該不活性ガスの流路を、当該処理室内における
    該半導体装置基板の設置位置から外れるように偏向する
    ための偏向機構と、 該反射機構によって偏向された該不活性ガス流の流路上
    において該処理室の壁面を貫通する開口と、 該開口に接続され且つ該不活性ガスが流入する際に選択
    的に真空排気される排気管 とが設けられていることを特徴とする請求項2記載の複
    合型処理装置。
  4. (4)各々の該処理室には、 該偏向機構と該開口との間を通過する該半導体装置基板
    を加熱するための輻射熱源が設けられていることを特徴
    とする請求項3記載の複合型処理装置。
JP23962390A 1990-09-10 1990-09-10 複合型処理装置 Pending JPH04118925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23962390A JPH04118925A (ja) 1990-09-10 1990-09-10 複合型処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23962390A JPH04118925A (ja) 1990-09-10 1990-09-10 複合型処理装置

Publications (1)

Publication Number Publication Date
JPH04118925A true JPH04118925A (ja) 1992-04-20

Family

ID=17047481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23962390A Pending JPH04118925A (ja) 1990-09-10 1990-09-10 複合型処理装置

Country Status (1)

Country Link
JP (1) JPH04118925A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024949A1 (fr) * 1995-02-10 1996-08-15 Tokyo Electron Limited Procede de traitement thermique et appareil
US6036482A (en) * 1995-02-10 2000-03-14 Tokyo Electron Limited Heat treatment method
JP2005527120A (ja) * 2002-05-21 2005-09-08 エーエスエム アメリカ インコーポレイテッド 半導体処理ツール内チャンバ間の相互汚染の減少
JP2007221171A (ja) * 2007-05-21 2007-08-30 Canon Anelva Corp 異種薄膜作成装置
JP2008511146A (ja) * 2004-08-24 2008-04-10 オーティービー・グループ・ビー.ブイ. 薄膜電子デバイスをつくるためのインライン式の方法
JP2010040746A (ja) * 2008-08-05 2010-02-18 Hitachi High-Technologies Corp 真空処理装置
US7972961B2 (en) 2008-10-09 2011-07-05 Asm Japan K.K. Purge step-controlled sequence of processing semiconductor wafers
US8216380B2 (en) 2009-01-08 2012-07-10 Asm America, Inc. Gap maintenance for opening to process chamber
US8287648B2 (en) 2009-02-09 2012-10-16 Asm America, Inc. Method and apparatus for minimizing contamination in semiconductor processing chamber
US10872803B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination
US10872804B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024949A1 (fr) * 1995-02-10 1996-08-15 Tokyo Electron Limited Procede de traitement thermique et appareil
US6036482A (en) * 1995-02-10 2000-03-14 Tokyo Electron Limited Heat treatment method
US6322631B1 (en) 1995-02-10 2001-11-27 Tokyo Electron Limited Heat treatment method and its apparatus
JP2005527120A (ja) * 2002-05-21 2005-09-08 エーエスエム アメリカ インコーポレイテッド 半導体処理ツール内チャンバ間の相互汚染の減少
JP2008511146A (ja) * 2004-08-24 2008-04-10 オーティービー・グループ・ビー.ブイ. 薄膜電子デバイスをつくるためのインライン式の方法
JP2007221171A (ja) * 2007-05-21 2007-08-30 Canon Anelva Corp 異種薄膜作成装置
JP2010040746A (ja) * 2008-08-05 2010-02-18 Hitachi High-Technologies Corp 真空処理装置
US7972961B2 (en) 2008-10-09 2011-07-05 Asm Japan K.K. Purge step-controlled sequence of processing semiconductor wafers
US8216380B2 (en) 2009-01-08 2012-07-10 Asm America, Inc. Gap maintenance for opening to process chamber
US8287648B2 (en) 2009-02-09 2012-10-16 Asm America, Inc. Method and apparatus for minimizing contamination in semiconductor processing chamber
US8759226B2 (en) 2009-02-09 2014-06-24 Asm America, Inc. Method for minimizing contamination in semiconductor processing chamber
US10872803B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination
US10872804B2 (en) 2017-11-03 2020-12-22 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination
US11626313B2 (en) 2017-11-03 2023-04-11 Asm Ip Holding B.V. Apparatus and methods for isolating a reaction chamber from a loading chamber resulting in reduced contamination

Similar Documents

Publication Publication Date Title
US5380397A (en) Method of treating samples
US5670421A (en) Process for forming multilayer wiring
US5953634A (en) Method of manufacturing semiconductor device
US5906866A (en) Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
JP3318186B2 (ja) ガスクラスターの形成方法と薄膜形成方法
JPH0922896A (ja) 金属膜の選択的形成方法
JPH0234918A (ja) 半導体装置の製造方法
JPH04118925A (ja) 複合型処理装置
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JPH11200035A (ja) スパッタ化学蒸着複合装置
JP3270196B2 (ja) 薄膜形成方法
KR100200911B1 (ko) 초고밀도 집적회로를 위한 도전층 및 구조를 만드는 방법 및 그 방법을 실행하기 위한 장치
JPH03209869A (ja) 容量絶縁膜の形成方法
US6271121B1 (en) Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
JP2726438B2 (ja) 薄膜形成装置
EP0420589B1 (en) Process for forming deposited film and process for preparing semiconductor device
JP2776807B2 (ja) 半導体装置の製造方法
JPH05136087A (ja) 膜成長方法と膜成長装置
WO2000006795A1 (en) Cvd tungsten deposition on oxide substrates
JPH03110842A (ja) 堆積膜形成法
JP2914644B2 (ja) 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置
JP2765569B2 (ja) 半導体装置の製造方法
JP2770822B2 (ja) 半導体装置の製造方法
WO2022270317A1 (ja) 基板処理方法及び基板処理装置
JPH03110840A (ja) 堆積膜形成法