JP2008511146A - 薄膜電子デバイスをつくるためのインライン式の方法 - Google Patents

薄膜電子デバイスをつくるためのインライン式の方法 Download PDF

Info

Publication number
JP2008511146A
JP2008511146A JP2007528853A JP2007528853A JP2008511146A JP 2008511146 A JP2008511146 A JP 2008511146A JP 2007528853 A JP2007528853 A JP 2007528853A JP 2007528853 A JP2007528853 A JP 2007528853A JP 2008511146 A JP2008511146 A JP 2008511146A
Authority
JP
Japan
Prior art keywords
line method
layer
line
substrate
patternable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007528853A
Other languages
English (en)
Inventor
コク、ロナルドゥス・ジョアネス・コルネリス・マリア
エバーズ、マリヌス・フランシスカス・ジョハネス
ディングス、フランシスカス・コルネリス
Original Assignee
オーティービー・グループ・ビー．ブイ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーティービー・グループ・ビー．ブイ． filed Critical オーティービー・グループ・ビー．ブイ．
Publication of JP2008511146A publication Critical patent/JP2008511146A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜電子デバイスを基板上につくるためのインライン式の方法であって；ａ）構造化可能層を基板上へと堆積させる工程と；ｂ）パターン化可能材料を構造化可能層上へと第１パターンで堆積させる工程と；ｃ）構造化可能層をパターン化可能材料で被覆されていない領域においてエッチングする工程とを具備したインライン式の方法。これら複数の工程は、途中で基板を周囲空気に曝すことなく行われる。
【選択図】 図３

Description

本発明は、薄膜電子デバイスを基板上につくるためのインライン式の方法に関する。好ましい実施形態では、薄膜電子デバイスは、薄膜トランジスタである。さらにより好ましい実施形態では、この方法は、フラットパネルディスプレイをつくるための統合されたインライン式の方法である。
フラットパネルディスプレイの市場は、多種多様な用途で拡大している。小さなフラットパネルディスプレイは、例えば、携帯電話及びデジタルカメラで使用されている。より大きなパネルは、ラップトップコンピュータにおいてスクリーンとして使用されている。さらにより大きな、例えば、１３又は１７インチの対角寸法を有するパネルは、デスクトップパーソナルコンピュータ用のモニタとして大いに普及し始めている。さらにより大きなパネルは、テレビジョン受像機で加速的に使用され続けている。
本質的に、フラットパネルディスプレイは、基板上に画素のアレイを具備している。これら画素は、液晶又は有機発光ダイオード，すなわち、ＯＬＥＤ，を具備していてもよい。どちらの場合でも、画像は、グリッド内で画素を選択的に活性化させることにより形成される。画質及び解像度は、大方の場合、画素を駆動させるためのシステムの高度化の程度により決定される。
セグメント駆動法は、離散した画素群に電圧を同時に印加するように設計されている。この方法は、計算機などにおける単純なディスプレイには適しているが、それらの比較的低い解像度のために、より高度化されたディスプレイには適していない。
より高解像度のディスプレイには、マトリックス駆動法の形態が必要である。２つのタイプの駆動法がマトリックスディスプレイに使用されている。スタティック、すなわち、直接駆動法では、各々の画素が別々にドライバへと配線される。これは、単純な駆動法であるが、画素の数が増加するにつれ、配線が非常に複雑になる。他にとり得る方法は、複数の画素がマトリックス形式で配列されかつ配線されたマルチプレックス方式である。２つのタイプのマトリックス形式，パッシブマトリックス及びアクティブマトリックス，がある。
パッシブマトリックスディスプレイでは、スイッチング素子がなく、各々の画素は１フレーム回数（frame time）より多く活性化される。当然、画素に印加される実効電圧は複数フレーム回数で割った信号パルスの平均であり、これは、遅い応答時間と最大コントラスト比の低下とをもたらす。また、パッシブマトリックスのアドレッシングは、選択されていない画素が二次信号電圧経路によって駆動されるため、ぼやけた画像を生じさせるクロストークをもたらす。
アクティブマトリックスディスプレイでは、スイッチング素子及びこれと組み合わされた蓄積キャパシタが、各々の画素が少なくとも１つのスイッチング素子を有するように電極の各交点に組み込まれ得る。アクティブマトリックスディスプレイは、走査線の数についての固有の制限を持たず、クロストークの問題がより少ない。ほとんどのアクティブマトリックスディスプレイは、薄膜トランジスタ，すなわち、ＴＦＴ，として知られている堆積させた薄膜からなるトランジスタをスイッチング素子として使用している。
ＴＦＴの主要部は、半導体材料の薄膜である。好適な半導体材料は、ドープしたシリコンである。ドープしたシリコンを使用する場合、それは通常はアモルファスシリコン（ａ−Ｓｉ）の形態である。アモルファスシリコンＴＦＴは、大面積製造において比較的低温（３００から４００℃）でつくられ得る。
多結晶シリコン（ｐ−Ｓｉ）又は微結晶シリコン（ｍｃ−Ｓｉ）は、アモルファスシリコンよりも１桁又は２桁大きい電子移動度を持つという点でアモルファスシリコンよりも優れている。しかしながら、多結晶及び微結晶のシリコンは、つくるのに費用がかかり、大面積ディスプレイを製造する場合には作製が特に難しい。
ＴＦＴの製作は、かなりの数の別個の処理工程を必要とし、それらの各々は、汚染を避けるために、真空又は制御された雰囲気中で行われる必要がある。少量の汚染でさえ、ＴＦＴの機能性をひどく害するか、場合によっては消失させるかも知れない。フラットパネルディスプレイの製作は、ディスプレイ材料自体及びＴＦＴとディスプレイ材料とを周囲の影響から保護する封止層などの材料を堆積させる追加の工程を必要とする。
現在の慣習では、これら別個の処理工程は別々の専用の機械で行っている。これは、フラットパネルディスプレイの製造に必要な全ての別個の機械をクリーンルーム内に集めることと、基板をある機械から次の機械へと移動させることとを必要とする。製造ロジスティックスは、しばしば、処理工程の合間で、基板を或る程度の時間にわたって保管することを必要とする。汚染を避けるために、この保管もクリーンルーム環境で行われることを必要とする。
フラットパネルディスプレイの製造業者は、これらの製造方法に固有な費用を、複数のフラットパネルディスプレイが一度に製造され得る大きな基板パネルを使用することにより克服しようと努めていた。このアプローチは、ある規模の経済性を可能とするが、それは、さらにより大きな基板パネルを取り扱うことを必要とし、これに伴い、その製造方法の複数の工程を実行し、基板パネルをある処理工程から次の処理工程へと搬送するためのますます高価な機器にかかる費用が必要となる。
それゆえ、本発明の目的は、基板上に薄膜トランジスタを製造するためのインライン式の方法を提供することにある。本発明のさらなる目的は、基板上に薄膜トランジスタを製造するためのインライン式の方法を、フラットパネルディスプレイを製造するためのインライン式の方法へと組み入れることにある。
第１実施形態において、本発明は、薄膜電子デバイスを基板上につくるためのインライン式の方法であって、
ａ）構造化可能（structurable）層を基板上へと堆積させる工程と、
ｂ）パターン化可能（patternable）材料を構造化可能層上へと第１パターンで堆積させる工程と、
ｃ）構造化可能層をパターン化可能材料で被覆されていない領域においてエッチングする工程とを具備し、
前記複数の工程が、途中で基板を周囲空気に曝すことなく行われるインライン式の方法に関する。
パターン化可能材料が堆積した第１パターンは、構造化可能層を完全に被覆している層であり得る。この完全層（full layer）は、引き続いて、例えば、その層をマスクで被覆し、パターン化可能層の露出した領域を、例えば、光照射によって硬化させることにより、第２パターンへと現像されてもよい。
代わりの実施形態では、パターン化可能材料は、第２パターンに近い第１パターンで堆積され、引き続いて第１パターン内にインスクライブ（inscribe）される所望の第２パターンへと硬化される。さらなる実施形態では、第２パターンは、第１パターンの複数の部分の除去（ablation）により形成されてもよい。
好ましい実施形態では、薄膜電子デバイスは薄膜トランジスタである。
さらなる好ましい実施形態では、本発明は、薄膜トランジスタを基板上につくるためのインライン式の方法を組み込んだフラットパネルディスプレイの製造方法であって、ＴＦＴは画素パターンで配列して基板上に形成され、薄膜トランジスタの形成に続いて：
ｄ）画素に対応したＯＬＥＤ材料からなるばらばらの粒子を基板上に位置させる工程；
ｅ）陰極をＯＬＥＤ粒子の上部に位置させて、ＯＬＥＤデバイスを形成する工程；
ｆ）ＯＬＥＤを封止する工程
を行う方法に関する。
ＯＬＥＤ材料の代わりに、２つのガラスプレートに挟まれた液晶がＴＦＴ上に設置されてもよい。
ここで使用される用語“インライン式の方法”は、真空中又は制御された雰囲気中で行われる必要がある複数の処理工程を具備した方法を意味し、これらの処理工程は、基板が処理工程中又はそれらの合間に周囲空気に曝されないように、相互接続された処理ステーションで行われる。好ましい薄膜電子デバイスは、薄膜トランジスタである。
この文脈において用語“基板”は、公知のガラス及びシリコン基板に加え、ポリマー基板及びその上で本発明のインライン式の方法が実行され得る他の適切な材料を包含するように意図されている。
好ましくは、インライン式の方法は、次の処理工程が、短期保管のためのわずかなバッファを除いて基板の中間保管なしに互いに続くという意味で連続的である。
ここで使用される用語“周囲空気”は、人の呼吸要求に適した空気を意味する。これ自体では、この用語は、例えば、外気、建物内部で見出され得る制御された空気、及びクリーンルーム内で見出され得る調節され精製された空気を包含する。
構造化可能層は、絶縁層、金属層、透明導電酸化物（ＴＣＯ）の層、半導体層、又は薄膜電子デバイスの一部を形成するために適切に構造化され得る他の層であってもよい。構造化可能層に好ましい半導体材料は、ドープしたシリコンである。
構造化可能層は、蒸着法，好ましくは、プラズマ化学気相堆積（ＰＥＣＶＤ）法，又はスパッタリング法を使用して堆積されてもよい。
用語“エッチング”は、材料を除去するための又はその特性を変化させるための適当な方法を意味するように意図される。
用語“パターン化可能層”は、構造化可能層上に適用又は形成され得るものであり、かつパターンを形成し得るか又はパターンが形成されるように処理され得る層を意味するように意図される。パターン化可能材料の好ましい形態は、例えば、露光され、その後で現像されることにより硬化され得るフォトレジスト材料である。パターニングの他の形態，例えば、活性層の一部がレーザーアブレーションによって除去される場合，も知られている。このような方法は、未公開の国際特許出願ＰＣＴ／ＩＬ２００４／０００７９２から知られており、その内容はここにその全体を参照することにより組み込まれる。層に微細パターンが形成されるのを可能とするさらなる代替法，特には、表面エネルギーパターニング技術及び例えば照明の影響下でのパターン化可能層の表面特性の他の変更，が使用されてもよい。
パターン化可能材料は、構造化可能層を選択的に被覆するのに使用され、この層が、例えば、構造化可能層の露出した部分をエッチングして取り除くことにより構造化され得るようにする。この目的を達成するために、パターン化可能材料は、第１パターンで堆積され、引き続いて第１パターン内にインスクライブされる第２パターンで硬化されてもよい。この文脈では、用語“硬化された”は、パターン化可能層の一部の特性を区別し得る方法を含むように意図され、かつ通常のネガ型及びポジ型のフォトレジスト並びに第２パターンを形成するためのレーザーアブレーション技術を包含する。
第１パターンは、構造化可能層を完全に被覆した完全層であってもよい。パターン化可能材料の層を堆積させるために、どのような公知の技術が使用されてもよい。フォトレジスト材料と共に使用するために、この層の選択された領域の硬化は、マスクを介した照射によってなされてもよい。未硬化のフォトレジスト材料は、その後、現像処理において除去され、所望の第２パターンが得られる。
パターン化可能材料の選択的パターニングは、直接描画技術を使用して達成されてもよい。
好ましい実施形態では、第１パターンは、完全層ではなく、構造化可能層の所望の構造に近い。パターン化可能材料は、選択的に除去され、所望の第２パターンを形成する。第１パターンが、その中に第２パターンがインスクライブされ得るものでなければならないことは明らかであろう。
パターン化可能材料を完全層より小さい第１パターンで堆積させるための好ましい技術は、プリントヘッドを使用してパターン化可能材料を堆積させる印刷技術である。このような技術の利点は、使用するパターン化可能材料がより少なく、続く工程で除去する必要があるパターン化可能材料がより少ないことである。
好ましい実施形態において、パターン化可能材料は、一体型プリントヘッド／硬化ヘッドアセンブリを使用して堆積及び硬化される。さらにより好ましくは、そのアセンブリは、スキャンヘッドも具備している。
本発明のインライン式の方法は、好ましくは、連続的な方法である。より好ましくは、その方法は、複数のインライン式の品質チェックと、選択した処理パラメータをこれらインライン式の品質チェックに基づいて調節するためのフィードバックループとを具備している。
以上で説明した処理工程に加えて、その方法は、洗浄工程；パターン化可能層のプリベイク工程；パターン化可能層のポストベイク工程；構造化可能層アニール工程；及びそれらの組み合わせからなる群より選択される処理工程を任意に具備する。
薄膜電子デバイスをつくるための方法は、フラットパネルディスプレイの製造方法に組み込まれてもよい。
好ましい実施形態では、本発明のインライン式の方法は、画素のように配列した薄膜トランジスタを基板上に置くために使用される。好ましくは、この方法は、有機発光材料をこれらの画素に対応している離散した領域に印刷するためのインライン式の方法と統合される。好ましくは、この方法に続いて、陰極を有機発光材料に提供してＯＬＥＤデバイスを形成しかつ前記ＯＬＥＤデバイスを封止層で被覆するためのインライン式の方法が行われる。
異なる色を発することが可能な複数の画素を作製することが望ましい。これは、異なる光を発することが可能な複数の有機発光材料を各々の画素において組み合わせることにより達成されてもよい。その他の可能性は、単色，好ましくは、白，の光を発する有機発光材料を提供し、かつカラーフィルタ又は燐光材料を提供することである。
有機発光材料は、蒸着技術又は印刷技術を用いて堆積させてもよい。カラーフィルタ及び燐光材料は、好ましくは、印刷技術を使用して適用され得る。
この方法は、インライン式の品質チェックに基づいたフィードバックループを具備していてもよい。
本発明のインライン式の方法には、真空ロードロックと少なくとも１つの処理チャンバとを具備した基板を処理するためのアセンブリを使用することが望ましい。この文脈において、用語“真空”は、大気圧から非常に減圧された空気圧に加え、慎重に精製された空気及び不活性ガスのような、制御され、特殊化された環境も包含する。
望ましくは、アセンブリは、各処理チャンバが特定の処理工程専用である一連の処理チャンバを具備する。好ましくは、アセンブリは、隣り合う処理チャンバ間で基板を搬送するための搬送手段をさらに具備する。
好ましい実施形態において、本発明の方法を実行するための装置はモジュラ式であり、薄膜トランジスタを基板上につくるためのインライン式のモジュールと、発光材料を基板上へと印刷するためのインライン式のモジュールと、陰極及び封止層を提供するためのインライン式のモジュールとを具備している。
望まれる場合は、この装置は、カラーフィルタを適用するためのインライン式のモジュール又は燐光材料を適用するためのインライン式のモジュールをさらに具備していてもよい。
各種モジュールは独立型のモジュールであってもよく、この場合、それらは共通のクリーンルーム内で組み合わされてもよい。好ましくは、各種モジュールは、接続用真空チャンバによって接続され、各接続用真空チャンバは、基板を隣り合うモジュールへと搬送するための搬送手段を有している。
好ましくは、アセンブリは、基板を真空ロックから処理チャンバへと移動させるための搬送装置が提供される。このようなアセンブリは、米国特許出願公開第２００４／００４９３０８号に開示されており、その開示はここに参照により組み込まれる。
好ましい実施形態では、アセンブリは、各々が特定の処理工程専用である多数の処理チャンバを具備している。真空ロックから第１処理チャンバへと、そして連続して次の処理チャンバへと基板を移動させるために搬送デバイスが提供される。最終の処理工程が最後の処理チャンバで完了した後、基板は真空ロックへと移動させられ、そこからそれはアセンブリから取り出される。好ましいアセンブリは、２００３年９月３日に出願されたオランダ国特許出願第１０２４２１５号に開示されており、その開示はここに参照により組み込まれる。
本発明のインライン式の方法は、好ましくは、窒化珪素の堆積を含んだ少なくとも１つの工程を具備する。窒化珪素を高い堆積速度で堆積させることが可能な供給源を使用することが望ましく、そうでないと、この処理工程がインライン式の方法の全体に対する律速工程となる可能性がある。欧州特許第０２９７６３７号は、窒化珪素を毎秒数１０ｎｍのオーダーの堆積速度で堆積させることが可能なプラズマソースを開示している。このプラズマソースは、本発明のインライン式の方法の窒化珪素堆積工程での使用に特に好ましい。欧州特許第０２９７６３７号の開示は、ここで参照により組み込まれる。特に好ましいプラズマソースは、２００３年５月２１日に出願されたオランダ国特許出願第１０２３４９１号に開示されており、その開示はここに参照により組み込まれる。
図面の簡単な説明
図１は、バッチ式の方法、セミバッチ式の方法及び本発明のインライン式の方法の概略的な比較を示している。
図１Ａは、バッチ式又はセミバッチ式の方法で使用され得る処理工程ステーションのより詳細な図である。
図２は、本発明の方法で製造されるデバイスの概略断面図である。
図３は、構造化された層をつくるための処理工程の概略図である。
図４は、一体型プリントヘッド／硬化ヘッド／スキャンヘッドアセンブリの概略図である。
図５は、構造化された層を基板上に堆積させるためのモジュールの一部分を示している。
図６は、フラットスクリーンディスプレイパネルをつくるためのモジュラ式装置の全体を示している。
図１は、例えば、ＴＦＴのバッチ式製造方法の原理を、セミバッチ式の方法とみなされるもの及び本発明のインライン式の方法と比較している。以下では、フォトレジスト層を使用する技術に関連した方法を説明するが、これは他のパターン化可能層へも同様に適用されると解釈されるべきことが意図される。
図１のセクションＡは、バッチ式の方法の概略図である。製造方法の様々な工程は、専用のデバイスにおいて実行され、各々は矩形のブロックで表されている。それらデバイスは共通のクリーンルーム１０内に据えられている。デバイス１１ａ、１１ｂ及び１１ｃは同一であり、同時に稼動してもよい。矢印は、製造方法を通じた製品の流れを概略的に示している。
バッチ式の製造方法の重要な特徴は、交差する矢印１２ａ及び１２ｂで示すようなある“アセンブリライン”から他の“アセンブリライン”へのクロスオーバである。
他の重要な特徴は、製造方法のある段階における余分な容量の存在であり、それは、個々のデバイスの容量が、常には、互いに一致させられていないという事実の結果である。また、バッチ式の方法の設計者は、プロセスロジスティックにおける不均衡及び偶発的な装置の故障に対処できるように、予備容量をそれらの方法へと組み込む必要があるかも知れない。
バッチ式の方法のこの特徴は、内向き又は外向きの矢印を持たない矩形のボックスによって図示されている。
バッチ式の方法の１つの側面は、基板のバッチ式のロードロックの使用であり、それは基板が処理されるまでの履歴についてのばらつきをもたらす。
バッチ式の方法のさらに他の特徴は、製品は、次の処理工程専用のデバイスが利用可能となるのを待つ間、クリーンルーム１０内である程度の時間保管される必要があるかも知れないという事実である。この特徴は、図１には示されていない。
図１のセクションＢは、“セミバッチ式”の方法とみなされ得るものを示している。バッチ式の方法と同様に、矩形のボックスで示された複数の専用のデバイスが共通のクリーンルームに一緒に据えられている。セミバッチ式の方法では、典型的には、各々の処理工程に対して１つのデバイスが存在する。製品は、矢印で示されるように、あるデバイスから次へのデバイスへと流れる。
バッチ式の方法と同様に、製品は、次の処理工程用のデバイスが利用可能となるのを待つ間、クリーンルーム内で保管されなければならないかも知れない。これは、図１には示されていない。
図１のセクションＣは、本発明によるインライン式の方法を概略的に示している。矩形のボックスは、一体型製造ユニットのモジュールを示している。モジュールは、相互接続されており、製品はあるモジュールから次のモジュールへと搬送手段（図示しない）によって搬送される。ロードロックは製造ユニットに組み入れられている。モジュールは相互接続されているので、モジュールをクリーンルーム環境内に据える必要はない。製品は処理工程の合間に周囲の環境に曝されないので、製品を各々の次の処理工程のために準備することにおける時間の損失は、バッチ式及びセミバッチ式の方法と比較して大幅に減ぜられる。
個々のモジュールの生産能力は互いに合わされており、処理工程の合間の不稼働時間は、バッチ式及びセミバッチ式の方法と比較して大幅に短縮される。
インライン式の方法のその他の利点は、全ての基板が同一の処理履歴を有し、その結果、バッチ式及びセミバッチ式の方法によりつくられる製品と比較して、製品ばらつきが大幅に減ぜられる点である。
図１Ａは、モジュール１１ａ、１１ｂ、１１ｃの１つをより詳細に示している。
モジュール１１は、ドッキングステーション１３ａ、１３ｂ；ロードロック１４ａ及び１４ｂ；及び処理チャンバ１５を具備している。
図１Ａの部分ｂは、基板１７のスタックを保持するコンテナ１８を運搬するために使用される、いわゆる、自動搬送車（ＡＧＶ）１６を示している。
基板１７を処理チャンバ１５の処理に供するために、ＡＧＶ１６はドッキングステーション１３ａ中へと移動させられ、そこからロードロック１４ａ中へと移動させられる。ロードロック１４ａでは、基板が前調節（pre-condition）され、その後１つずつ処理チャンバ１５へと移動させられて特定の処理工程を受ける。各々の基板が処理チャンバ１５の処理工程を受けた後、それはロードロック１４ｂ内で待機しているＡＧＶ上へと移動させられる。全ての基板が処理チャンバ１５の処理工程を受けた後、ＡＧＶはロードロック１４ｂからドッキングステーション１３ｂへと移動させられ、そこからクリーンルーム環境（図示しない）中へと移動させられる。
この記載から、ロードロック１４ａ及び１４ｂでのそれらのそれぞれの滞留時間は非常に幅広いかも知れないので、この方法が異なる処理履歴を有する基板をもたらすことは明らかであろう。
図１のセクションＢのセミバッチ式の方法は、同様のモジュールを使用し、個々の基板間に処理履歴に同種のばらつきをもたらす。これらの差異が様々な処理工程を通して蓄積し、１つのバッチの基板間にさえ、品質の著しい差異をもたらすかも知れない。
図２は、本発明の方法でつくられるフラットパネルディスプレイでの使用に適した好ましい発光デバイス２０の断面図を示している。基板２１は、当技術分野において公知の適当な基板であり得る。好ましい基板は、透明，例えば、ガラスの薄いシート又は透明ポリマー，である。
基板２１上には、ゲート２２が設置されている。好ましいゲートの構成は、金属、ＴＣＯ又はそれら２つの組み合わせの１００から５００ｎｍの厚さのスパッタ層である。基板及びゲートは、窒化珪素の層２３で被覆されている。窒化珪素層の上部であってゲート２２の直上には、半導体材料の層２４がある。半導体層２４は、ドープ型のアモルファスシリコン、微結晶シリコン、又は多結晶シリコン及び微結晶シリコンの混合物から構成され得る。窒化珪素層２３の上部にはソース層２５があり、半導体層と接触している。ソース層２５は、例えば、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｔｉなどの金属もしくはＺｎＯ又はＴＣＯなどの酸化物のスパッタ層であり得て、半導体層の領域に開口を有している。その構造体全体の上部には、平坦化層２６がある。平坦化層２６の上部には陽極２７があり、それは、平坦化層を貫通してソース層２５との電気接点をつくっている。陽極材料は、公知の技術で容易に堆積され得るどのような導電材料であってもよい。好ましくは、陽極は、Ａｌ、Ａｇ、Ａｕ、Ｍｏ、Ｃｒ、Ｔｉ、ＺｎＯ又はＴＣＯの光反射層である。アルミニウムが特に好ましい。
発光材料２８は、陽極２７の上部に堆積されている。発光材料は、好ましくは、有機発光材料である。有機発光材料は、いわゆる、“小分子”（すなわち、非高分子）材料でもよいし、高分子発光材料でもよい。小分子材料の例は、蛍光金属キレート，例えば、８−ヒドロキシキノリンアルミニウム（Ａｌｑ３），を含んでいる。高分子材料の例は、米国特許第５２４７１９０号に開示されている共役ポリマーを含み、その開示はここに参照により組み込まれる。これらポリマーの中で、ポリ（ｐ−フェニレンビニレン）（“ＰＰＶ”）が特に好ましい。
陰極２９は、発光材料２８の上部であってＴＦＴの直上の領域に位置している。図２には、光がＴＦＴに達してその動作に影響を及ぼすことを防ぐブロック層３０も示されている。このブロック層は任意である。
ゲート２２、シリコン層２４、ソース層２５、平坦化層２６、陽極２７及びブロック層３０は、構造化された層である。
ＴＦＴ、陽極、陰極及び発光材料は、発光ディスプレイデバイスの機能部分を形成している。デバイスは、いくつかの封止層で覆われており、そのデバイスを周囲酸素及び水蒸気の有害な影響から保護している。封止層３１の上部には接着剤層３２があり、それは、デバイスとフロントガラス層３３との間の結合を形成している。ガラス基板及び保護フロントガラス層を有していることは、安定した対称構造が得られるという利点をもつ。
発光デバイスをつくるのに使用される薄膜のスタックには、複数の変形が可能である。順序が変更されてもよく、製造すべきデバイスの詳細に応じて層が追加又は除去され得る。
図３は、薄膜トランジスタなどの電子デバイスを基板上に設置する方法の概略図である。図３ａに示すガラス基板３０は、欧州特許第０２９７６３７号に開示されているプラズマ化学気相堆積（ＰＥＣＶＤ）法を使用して、ドープしたシリコン層などの構造化可能層３１（図３ｂ）で被覆される。構造化可能層は、その後、フォトレジスト材料（３２）で第１パターンにコートされる。図示している第１パターンは、構造化可能層の全てを被覆した完全層であるが、第１パターンは、都合良くは、次工程で形成すべき第２パターンの近似のように完全層よりも小さくてもよい。
工程ｄでは、フォトレジストコーティング（３２）は、マスクを介して光源に曝される。マスクは、第１パターン内にインスクライブされる第２パターンを提供するように設計されている。光源としては、フォトレジスト材料を所望の領域で硬化させるのに適したどのような光源も可能である。
現像工程において、未硬化のフォトレジスト材料が除去され、離散した所定の領域に構造化可能層が得られる。構造化可能層の露出部分がエッチングによって除去され（工程ｃ）、必要とされるトランジスタの一部を形成する構造体が得られる。エッチング工程後、フォトレジスト材料が剥離される。
この方法を繰り返して、完成したトランジスタを形成する。
図３及びそれに関する本文に記載された方法は、基板の加工領域全体を被覆するフォトレジスト材料の完全層を提供し、引き続いて選択的除去を行う一般的なアプローチを利用している。好ましい実施形態では、薄膜トランジスタ構造体は、図４の一体型プリント及び硬化ヘッドを用いてつくられる。この一体型プリント及び硬化ヘッド４０は、プリントヘッド４１と、第１硬化スキャンヘッド４２と、第１スキャンヘッド４３と、第２硬化スキャンヘッド４４と、第２スキャンヘッド４５とを具備している。このプリントヘッドアセンブリは、可動フレーム４６に取り付けられており、この稼動フレーム４６は、基板４７の上方におけるＸ及びＹ方向での移動を提供する。一体型プリント及び硬化ヘッド３０の動作は、２００４年４月２３日に出願されたオランダ国特許出願第１０２６０１３号に詳細に記載されている。プリントヘッド４１と第１硬化及びスキャンヘッド４２とを組み合わせることにより、一体型プリント及び硬化ヘッドは、マスクを位置合わせする必要なしに、フォトレジスト材料の硬化パターンを微調整することを可能とする。プリント及び硬化ヘッドの動作はコンピュータ制御されるので、必要とされるパターンの変更は、コンピュータのプログラムを書き換えることにより簡単に行うことができ、マスクが使用される場合には必要であろうどのようなハードウェアの交換も必要としない。
薄膜トランジスタを形成した後、必要とされる領域が、有機発光ディスプレイ，すなわち、ＯＬＥＤ，材料などの発光材料で充填される。発光材料を堆積させる好ましい方法は、インクジェットプリントヘッドを使用するものである。この技術は、米国特許出願公開第２００３／０２１８６４５号に詳細に開示されており、その開示はここに参照により組み込まれる。
図５は、基板上に薄膜トランジスタを製造するためのインライン式モジュール５０の概略図である。これは、２００３年９月３日に出願されたオランダ国特許出願第１０２４２１５号に記載されたタイプのアセンブリであり、その開示はここに参照により組み込まれる。基板は、ロードロックチャンバ（図示しない）中へと導入される。ロードロックチャンバから、基板は、搬送手段（図示しない）により、一連の処理チャンバを通って移動させられる。基板のコンディショニングの後、基板は、例えば、金属層、ＴＣＯ層、半導体層又は及び絶縁層などの構造化させられるべき層を堆積させるためのデバイスが設けられた処理チャンバ５１へと移動させられる。基板は、その後、以上で説明したタイプの一体型プリント及び硬化ヘッドを備えた処理チャンバ５２へと移動させられる。堆積したフォトレジスト材料は、処理チャンバ５３内で現像される。この処理中に、未硬化のフォトレジスト材料が全て除去される。これは、下地層の離散した領域を処理チャンバ５４内で行われるエッチング工程に曝す。残りのフォトレジスト材料は、処理チャンバ５５内での剥離／アッシング工程において除去される。基板は、その後、チャンバ５６内でのドライアイス洗浄であってもよい洗浄工程に供される。このモジュールは、製造すべきデバイスに必要とされるだけ数回繰り返され得る。
このモジュールはそれ自身がモジュラ式であり、インライン式製造方法は、図示するＰＥＣＶＤモジュールの代わりに、スパッタリング、インクジェットプリンティング又はスピンコーティングモジュールを用いることにより変更されてもよいことが理解されるであろう。
図６は、フラットパネルディスプレイの全体を製造するためのインライン式装置のモジュラ設計を示している。第１モジュール７０は、以上でより詳細に記載した薄膜トランジスタをインライン形成するためのモジュールである。図６に示すように、このモジュールは、搬送チャンバ７１によって接続された処理チャンバの２つの列によって実行される。この構成は、しばしば好適であり、据付面積を節約するが、他の点では図５に示すモジュールと機能的に類似している。第２モジュール７２は、第２系列の処理チャンバを具備しており、有機発光材料のインライン式の印刷専用である。異なる色の光を発するＯＬＥＤが１つの画素を形成するように互いに近接して印刷されてもよいし、代わりの単色の発光材料が異なる色のカラーフィルタを各々が提供された画素の離散した領域又は全体の領域に印刷されてもよい。
モジュール７３は、陰極材料及び封止層並びに任意に接着剤層及びフロントガラスパネルを提供するように設計された第３系列の処理チャンバを有している。
これら３つのモジュールは、各々が自立型であり、例えば、１つのクリーンルーム環境内にまとめられていてもよい。しかしながら、本発明の好ましい実施形態では、３つのモジュールは、真空チャンバによって相互接続され、基板をあるモジュールから次のモジュールへと搬送するための搬送手段が設けられる。
本発明は、ディスプレイ用のＴＦＴ構造体の製造に限定されない。同様の方法が、電子デバイスの構造化された層の全ての種類の製造に適用され得る。１つの例は、パッシブマトリックスディスプレイのＴＣＯ又はＩＴＯ層の製造である。ガラス又はポリマー基板上に、ＩＴＯ層が、例えば、スパッタリングにより堆積され、その層は、フォトレジスト層をその上部に堆積させ、このフォトレジストを構造化し、ＩＴＯ層をエッチングすることにより構造化される。
本発明の方法を用いて製造され得る電子デバイスの他の例は、発光ダイオード、標識用のディスプレイ、センサ、有機エレクトロニクス、微小電気機械システム（ＭＥＭＳ）、光電子デバイス、及びマイクロチップ製造における構造体である。
バッチ式の方法、セミバッチ式の方法及び本発明のインライン式の方法の概略的な比較を示す図。 バッチ式又はセミバッチ式の方法で使用され得る処理工程ステーションのより詳細な図。 本発明の方法で製造されるデバイスの概略断面図。 構造化された層をつくるための処理工程の概略図。 一体型プリントヘッド／硬化ヘッド／スキャンヘッドアセンブリの概略図。 構造化された層を基板上に堆積させるためのモジュールの一部分を示す図。 フラットスクリーンディスプレイパネルをつくるためのモジュラ式装置の全体を示す図。

Claims (36)

  1. 薄膜電子デバイスを基板上につくるためのインライン式の方法であって；ａ）構造化可能層を基板上へと堆積させる工程と；ｂ）パターン化可能材料を前記構造化可能層上へと第１パターンで堆積させる工程と；ｃ）前記構造化可能層を前記パターン化可能材料で被覆されていない領域においてエッチングする工程とを具備し；前記複数の工程は、途中で前記基板が周囲空気に曝されることなく行われるインライン式の方法。
  2. 前記構造化可能層は、絶縁層、金属層、ＴＣＯ層又は半導体層である請求項１記載のインライン式の方法。
  3. 前記薄膜電子デバイスは、薄膜トランジスタである請求項１又は２記載のインライン式の方法。
  4. 工程ａ）がプラズマ化学気相堆積処理を具備した請求項１乃至３のいずれか１項記載のインライン式の方法。
  5. 工程ａ）が、金属及びＴＣＯからなる群より選ばれる材料をスパッタリングすることを具備した請求項１乃至４のいずれか１項記載のインライン式の方法。
  6. 工程ａ）が、金属及びＴＣＯからなる群より選ばれる材料を蒸着させることを具備した請求項１乃至４のいずれか１項記載のインライン式の方法。
  7. 工程ｂ）が、前記パターン化可能材料を前記構造化可能層上へと第１パターンで堆積させ、前記パターン化可能材料を選択的に処理して、第２パターンを前記第１パターン内につくることを具備した請求項１乃至６のいずれか１項記載のインライン式の方法。
  8. 前記パターン化可能材料を堆積させる工程に続いて、マスクを用いた光照射により前記パターン化可能材料を選択的に硬化させる請求項１乃至７のいずれか１項記載のインライン式の方法。
  9. 前記パターン化可能材料を堆積させる工程に続いて、直接描画を用いた光照射により前記パターン化可能材料を選択的に硬化させる請求項１乃至７のいずれか１項記載のインライン式の方法。
  10. 前記パターン化可能材料を堆積させる工程はプリントヘッドを使用して行われる請求項１乃至９のいずれか１項記載のインライン式の方法。
  11. 前記パターン化可能材料を堆積させる工程は、前記パターン化可能材料を選択的に硬化させる工程と、一体型プリントヘッド／硬化ヘッドアセンブリを使用して統合された請求項１０記載のインライン式の方法。
  12. 前記一体型プリントヘッド／硬化ヘッドはスキャンヘッドをさらに具備した請求項１１記載のインライン式の方法。
  13. 連続的な方法である請求項１乃至１２のいずれか１項記載のインライン式の方法。
  14. 複数のインライン式の品質チェックに基づいたフィードバックループをさらに具備した請求項１乃至１３のいずれか１項記載のインライン式の方法。
  15. その後に、実質的に全ての前記パターン化可能材料を除去することをさらに具備した請求項１乃至１４のいずれか１項記載のインライン式の方法。
  16. 洗浄工程、前記パターン化可能層のプリベイク工程、前記パターン化可能層のポストベイク工程、前記構造化可能層のアニール工程、及びそれらの組み合わせからなる群より選択される処理工程をさらに具備した請求項１項記載のインライン式の方法。
  17. パターン化可能材料はレーザーアブレーションにより除去される請求項１乃至１６のいずれか１項記載のインライン式の方法。
  18. 前記パターン化可能材料はネガ型のフォトレジストであり、前記方法は、前記フォトレジスト材料を現像することをさらに具備した請求項１乃至１７のいずれか１項記載のインライン式の方法。
  19. 前記パターン化可能材料はポジ型のフォトレジストであり、前記方法は、前記フォトレジスト材料を現像することをさらに具備した請求項１乃至１７のいずれか１項記載のインライン式の方法。
  20. 前記パターン化可能材料は表面エネルギー反応性である請求項１乃至１７のいずれか１項記載のインライン式の方法。
  21. 前記パターン化可能材料は除去可能なラッカーである請求項１乃至１７のいずれか１項記載のインライン式の方法。
  22. 請求項１乃至２１のいずれか１項記載のインライン式の方法を組み込んだフラットパネルディスプレイの製造のためのインライン式の方法。
  23. 請求項１乃至２２のいずれか１項記載のインライン式の方法であって：ａ）基板上に画素のように配列した薄膜トランジスタをつくるためのインライン式の方法と；ｂ）前記画素に対応した離散領域に有機発光材料を印刷するためのインライン式の方法と；ｃ）前記有機発光材料に陰極を提供してＯＬＥＤデバイスを形成しかつ前記ＯＬＥＤデバイスを封止層で被覆するためのインライン式の方法とを具備したインライン式の方法。
  24. 異なる色の光を発する複数の有機発光材料が組み合わされて画素を形成する請求項２３記載のインライン式の方法。
  25. 単色の光を発する有機発光材料が複数のカラーフィルタと組み合わされて画素を形成する請求項２３記載のインライン式の方法。
  26. 単色の光を発する有機発光材料が燐光材料と組み合わされて画素を形成する請求項２３記載のインライン式の方法。
  27. 前記有機発光材料は、蒸着技術を使用して堆積される請求項２３乃至２６のいずれか１項記載のインライン式の方法。
  28. 前記複数のカラーフィルタは、印刷技術を使用して適用される請求項２５記載のインライン式の方法。
  29. 前記燐光材料は、印刷技術を使用して適用される請求項２６記載のインライン式の方法。
  30. 陰極堆積工程をさらに具備した請求項２３乃至３０のいずれか１項記載のインライン式の方法。
  31. 請求項１乃至３０のいずれか１項記載の方法を実施するための装置であって：ａ）真空ロードロックと；ｂ）少なくとも１つの処理チャンバと；ｃ）基板を真空ロードロックから処理チャンバへと搬送するための搬送手段とを具備した装置。
  32. 一連の複数の処理チャンバを具備し、各々の処理チャンバは特定の処理工程専用であり、隣り合う処理チャンバ間で基板を搬送するための搬送手段をさらに具備している請求項３１記載の装置。
  33. 請求項２３乃至３０のいずれか１項記載の方法を実施するための装置であって：ａ）薄膜トランジスタを基板上につくるためのインライン式のモジュールと；ｂ）発光材料を前記基板上へと印刷するためのインライン式のモジュールと；ｃ）陰極及び封止層を提供するためのインライン式のモジュールとを具備した装置。
  34. カラーフィルタを適用するためのインライン式のモジュールをさらに具備した請求項３３記載の装置。
  35. 燐光材料を適用するためのインライン式のモジュールをさらに具備した請求項３３又は３４記載の装置。
  36. 前記モジュールは真空チャンバを接続することにより接続されており、各々の接続している真空チャンバは、基板をあるモジュールから隣り合うモジュールへと搬送するための搬送手段を有している請求項３３乃至３５のいずれか１項記載の装置。
JP2007528853A 2004-08-24 2005-08-24 薄膜電子デバイスをつくるためのインライン式の方法 Pending JP2008511146A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/923,792 US7354845B2 (en) 2004-08-24 2004-08-24 In-line process for making thin film electronic devices
EP05101618 2005-03-02
PCT/EP2005/054157 WO2006021568A1 (en) 2004-08-24 2005-08-24 In-line process for making thin film electronic devices

Publications (1)

Publication Number Publication Date
JP2008511146A true JP2008511146A (ja) 2008-04-10

Family

ID=35943789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007528853A Pending JP2008511146A (ja) 2004-08-24 2005-08-24 薄膜電子デバイスをつくるためのインライン式の方法

Country Status (7)

Country Link
US (2) US7354845B2 (ja)
EP (1) EP1789996A1 (ja)
JP (1) JP2008511146A (ja)
KR (1) KR101236460B1 (ja)
CN (1) CN101088141A (ja)
TW (1) TWI389315B (ja)
WO (1) WO2006021568A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506024A (ja) * 2012-11-30 2016-02-25 カティーバ， インコーポレイテッド ガスエンクロージャアセンブリおよびシステム
US9302513B2 (en) 2011-08-09 2016-04-05 Kateeva, Inc. Apparatus and method for control of print gap
US9387709B2 (en) 2008-06-13 2016-07-12 Kateeva Inc. Gas enclosure assembly and system and related printing maintenance methods
US9604245B2 (en) 2008-06-13 2017-03-28 Kateeva, Inc. Gas enclosure systems and methods utilizing an auxiliary enclosure
US10262881B2 (en) 2014-11-26 2019-04-16 Kateeva, Inc. Environmentally controlled coating systems
US10309665B2 (en) 2008-06-13 2019-06-04 Kateeva, Inc. Gas enclosure assembly and system
US10434804B2 (en) 2008-06-13 2019-10-08 Kateeva, Inc. Low particle gas enclosure systems and methods
US10442226B2 (en) 2008-06-13 2019-10-15 Kateeva, Inc. Gas enclosure assembly and system
US10519535B2 (en) 2008-06-13 2019-12-31 Kateeva Inc. Method and apparatus for load-locked printing
US11107712B2 (en) 2013-12-26 2021-08-31 Kateeva, Inc. Techniques for thermal treatment of electronic devices
US11338319B2 (en) 2014-04-30 2022-05-24 Kateeva, Inc. Gas cushion apparatus and techniques for substrate coating
US11489119B2 (en) 2014-01-21 2022-11-01 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
US11975546B2 (en) 2008-06-13 2024-05-07 Kateeva, Inc. Gas enclosure assembly and system
US12018857B2 (en) 2008-06-13 2024-06-25 Kateeva, Inc. Gas enclosure assembly and system

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354845B2 (en) * 2004-08-24 2008-04-08 Otb Group B.V. In-line process for making thin film electronic devices
EP1839883B1 (de) * 2006-03-08 2016-08-24 Homag Holzbearbeitungssysteme AG Verfahren und vorrichtung zum bedrucken plattförmiger werkstücke
DE502006005293D1 (de) * 2006-08-25 2009-12-17 Homag Holzbearbeitungssysteme Vorrichtung zum Bemustern von Werkstücken
CN101177074B (zh) * 2006-11-07 2011-07-20 豪迈木材加工***公司 在工件上制作图案的设备及使用该设备制作图案的方法
US8608972B2 (en) * 2006-12-05 2013-12-17 Nano Terra Inc. Method for patterning a surface
TW200839432A (en) * 2006-12-05 2008-10-01 Nano Terra Inc Method for patterning a surface
EP1935657B1 (de) * 2006-12-20 2013-02-13 Homag Holzbearbeitungssysteme AG Vorrichtung und Verfahren zum Beschichten von Werkstücken
WO2008115530A2 (en) * 2007-03-20 2008-09-25 Nano Terra Inc. Polymer composition for preparing electronic devices by microcontact printing processes and products prepared by the processes
EP1974928B1 (de) * 2007-03-27 2009-11-18 Homag Holzbearbeitungssysteme AG Verfahren zum Bedrucken eines dreidimensionalen Behälters
EP1983072A1 (en) * 2007-04-20 2008-10-22 Applied Materials, Inc. Processing device and method for processing a subtrate
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
ES2564242T3 (es) * 2007-05-10 2016-03-21 Homag Holzbearbeitungssysteme Ag Procedimiento y dispositivo para el revestimiento de una superficie
US20080314513A1 (en) * 2007-06-19 2008-12-25 Achim Gauss Device for imparting a pattern onto the surface of work pieces
US20090120249A1 (en) * 2007-11-14 2009-05-14 Achim Gauss Device For Refining Workpieces
KR100965259B1 (ko) 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
CN102184708A (zh) * 2011-05-11 2011-09-14 冠捷显示科技（厦门）有限公司 一种用于局部背光调节的新型被动矩阵驱动装置
KR102016871B1 (ko) 2011-08-09 2019-08-30 카티바, 인크. 하향 인쇄 장치 및 방법
CN203666124U (zh) * 2011-12-22 2014-06-25 科迪华公司 气体封闭***
KR102064391B1 (ko) * 2012-08-31 2020-01-10 삼성디스플레이 주식회사 기판 처리 장치
DE102012111114B4 (de) * 2012-11-19 2018-10-04 Ev Group E. Thallner Gmbh Halbleiterbearbeitungsvorrichtung und -verfahren
TWI618901B (zh) * 2012-11-30 2018-03-21 凱特伊夫公司 用於維護工業用列印系統的方法
CN105818540B (zh) * 2012-12-19 2018-06-05 科迪华公司 气体封闭组件和***
EP3474317B1 (en) * 2013-03-13 2022-06-22 Kateeva, Inc. Gas enclosure systems and methods utilizing an auxiliary enclosure
DE102013216113A1 (de) 2013-08-14 2015-03-05 Homag Holzbearbeitungssysteme Gmbh Beschichtungsaggregat
US9343678B2 (en) 2014-01-21 2016-05-17 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
AU2015258768A1 (en) 2014-05-16 2016-12-01 Ccl Secure Pty Ltd Hybrid security device for security document or token
KR20170021589A (ko) * 2015-08-18 2017-02-28 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN117242559A (zh) * 2021-03-11 2023-12-15 应用材料公司 用于制造微型led显示器的***及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118925A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd 複合型処理装置
JPH11204411A (ja) * 1998-01-19 1999-07-30 Nikon Corp 塗布現像露光装置
WO2004070820A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 配線の作製方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701530A (nl) 1987-06-30 1989-01-16 Stichting Fund Ond Material Werkwijze voor het behandelen van oppervlakken van substraten met behulp van een plasma en reactor voor het uitvoeren van die werkwijze.
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH05190571A (ja) * 1991-06-24 1993-07-30 General Electric Co <Ge> マスク工程数を減らした薄膜トランジスタ装置の製造方法
US5932012A (en) 1995-06-23 1999-08-03 Hitachi Techno Engineering Co., Ltd. Paste applicator having positioning means
JP3100901B2 (ja) 1996-04-25 2000-10-23 三菱電機株式会社 薄膜シリコン太陽電池の製造方法
US5814530A (en) * 1996-09-27 1998-09-29 Xerox Corporation Producing a sensor with doped microcrystalline silicon channel leads
US6174377B1 (en) 1997-03-03 2001-01-16 Genus, Inc. Processing chamber for atomic layer deposition processes
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US6517303B1 (en) 1998-05-20 2003-02-11 Applied Komatsu Technology, Inc. Substrate transfer shuttle
US6697694B2 (en) * 1998-08-26 2004-02-24 Electronic Materials, L.L.C. Apparatus and method for creating flexible circuits
US6277199B1 (en) 1999-01-19 2001-08-21 Applied Materials, Inc. Chamber design for modular manufacturing and flexible onsite servicing
GB2350321A (en) 1999-05-27 2000-11-29 Patterning Technologies Ltd Method of forming a masking or spacer pattern on a substrate using inkjet droplet deposition
US6165658A (en) 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
US6460369B2 (en) 1999-11-03 2002-10-08 Applied Materials, Inc. Consecutive deposition system
US6620719B1 (en) 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6709522B1 (en) 2000-07-11 2004-03-23 Nordson Corporation Material handling system and methods for a multichamber plasma treatment system
EP1223615A1 (en) 2001-01-10 2002-07-17 Eidgenössische Technische Hochschule Zürich A method for producing a structure using nanoparticles
AU2002346740A1 (en) 2001-06-01 2002-12-16 Litrex Corporation Interchangeable microdeposition head apparatus and method
US20030014146A1 (en) * 2001-07-12 2003-01-16 Kabushiki Kaisha Toshiba Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
JP4192456B2 (ja) 2001-10-22 2008-12-10 セイコーエプソン株式会社 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
AU2002360361A1 (en) * 2001-11-09 2003-06-10 Biomicroarrays, Inc. High surface area substrates for microarrays and methods to make same
NL1020312C2 (nl) 2002-04-05 2003-10-07 Otb Groep B V Werkwijze en inrichting voor het vervaardigen van een display, zoals bijvoorbeeld een polymere OLED display, een display en een substraat ten gebruike bij de werkwijze.
NL1020633C2 (nl) 2002-05-21 2003-11-24 Otb Group Bv Samenstel voor het behandelen van substraten.
JP2004012902A (ja) 2002-06-07 2004-01-15 Fuji Photo Film Co Ltd 描画装置及びこの描画装置を用いた描画方法
JP4619116B2 (ja) 2002-06-21 2011-01-26 アプライド マテリアルズ インコーポレイテッド 真空処理システムのための搬送チャンバ
US7575406B2 (en) 2002-07-22 2009-08-18 Brooks Automation, Inc. Substrate processing apparatus
JP4510623B2 (ja) 2002-07-24 2010-07-28 アプライド マテリアルズ インコーポレイテッド 加熱チャンバの熱絶縁装置及び方法
US20040055637A1 (en) * 2002-09-21 2004-03-25 Bossom Bernie Jon Vacuum rescue devices, systems, and methods
NL1021760C2 (nl) 2002-10-28 2004-05-03 Otb Groep B V Moederplaat voor het fabriceren van een stempelplaat alsmede een stempelplaat en opslagmedium en een werkwijze voor het fabriceren van de moederplaat, stempelplaat en opslagmedium.
GB0230129D0 (en) 2002-12-24 2003-01-29 Koninkl Philips Electronics Nv Method of fabricating a device
US20040141832A1 (en) 2003-01-10 2004-07-22 Jang Geun-Ha Cluster device having dual structure
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
NL1023491C2 (nl) 2003-05-21 2004-11-24 Otb Groep B V Cascadebron.
KR100556349B1 (ko) * 2003-10-28 2006-03-03 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이 기판의 제조방법
US7354845B2 (en) * 2004-08-24 2008-04-08 Otb Group B.V. In-line process for making thin film electronic devices
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118925A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd 複合型処理装置
JPH11204411A (ja) * 1998-01-19 1999-07-30 Nikon Corp 塗布現像露光装置
WO2004070820A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 配線の作製方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10851450B2 (en) 2008-06-13 2020-12-01 Kateeva, Inc. Method and apparatus for load-locked printing
US11926902B2 (en) 2008-06-13 2024-03-12 Kateeva, Inc. Method and apparatus for load-locked printing
US9387709B2 (en) 2008-06-13 2016-07-12 Kateeva Inc. Gas enclosure assembly and system and related printing maintenance methods
US10519535B2 (en) 2008-06-13 2019-12-31 Kateeva Inc. Method and apparatus for load-locked printing
US9604245B2 (en) 2008-06-13 2017-03-28 Kateeva, Inc. Gas enclosure systems and methods utilizing an auxiliary enclosure
US11975546B2 (en) 2008-06-13 2024-05-07 Kateeva, Inc. Gas enclosure assembly and system
US10309665B2 (en) 2008-06-13 2019-06-04 Kateeva, Inc. Gas enclosure assembly and system
US10434804B2 (en) 2008-06-13 2019-10-08 Kateeva, Inc. Low particle gas enclosure systems and methods
US10442226B2 (en) 2008-06-13 2019-10-15 Kateeva, Inc. Gas enclosure assembly and system
US10500880B2 (en) 2008-06-13 2019-12-10 Kateeva, Inc. Gas enclosure systems and methods utilizing an auxiliary enclosure
US12018857B2 (en) 2008-06-13 2024-06-25 Kateeva, Inc. Gas enclosure assembly and system
US10654299B2 (en) 2008-06-13 2020-05-19 Kateeva, Inc. Low-particle gas enclosure systems and methods
US11034176B2 (en) 2008-06-13 2021-06-15 Kateeva, Inc. Gas enclosure assembly and system
US10900678B2 (en) 2008-06-13 2021-01-26 Kateeva, Inc. Gas enclosure assembly and system
US11802331B2 (en) 2008-06-13 2023-10-31 Kateeva, Inc. Method and apparatus for load-locked printing
US11633968B2 (en) 2008-06-13 2023-04-25 Kateeva, Inc. Low-particle gas enclosure systems and methods
US11230757B2 (en) 2008-06-13 2022-01-25 Kateeva, Inc. Method and apparatus for load-locked printing
US9302513B2 (en) 2011-08-09 2016-04-05 Kateeva, Inc. Apparatus and method for control of print gap
US9550383B2 (en) 2011-08-09 2017-01-24 Kateeva, Inc. Apparatus and method for control of print gap
JP2016506024A (ja) * 2012-11-30 2016-02-25 カティーバ， インコーポレイテッド ガスエンクロージャアセンブリおよびシステム
US11107712B2 (en) 2013-12-26 2021-08-31 Kateeva, Inc. Techniques for thermal treatment of electronic devices
US11489119B2 (en) 2014-01-21 2022-11-01 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
US11338319B2 (en) 2014-04-30 2022-05-24 Kateeva, Inc. Gas cushion apparatus and techniques for substrate coating
US10262881B2 (en) 2014-11-26 2019-04-16 Kateeva, Inc. Environmentally controlled coating systems

Also Published As

Publication number Publication date
KR20070051341A (ko) 2007-05-17
US20070238054A1 (en) 2007-10-11
WO2006021568A1 (en) 2006-03-02
US20060046326A1 (en) 2006-03-02
KR101236460B1 (ko) 2013-02-22
EP1789996A1 (en) 2007-05-30
TWI389315B (zh) 2013-03-11
CN101088141A (zh) 2007-12-12
TW200618308A (en) 2006-06-01
US8080366B2 (en) 2011-12-20
US7354845B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
JP2008511146A (ja) 薄膜電子デバイスをつくるためのインライン式の方法
US8323066B2 (en) Method of manufacturing flexible display device
JP4074099B2 (ja) 平面表示装置およびその製造方法
US7405033B2 (en) Method for manufacturing resist pattern and method for manufacturing semiconductor device
US9172063B2 (en) Method and apparatus for manufacturing display devices
US7253087B2 (en) Method of producing thin-film device, electro-optical device, and electronic apparatus
US20060273716A1 (en) Flat panel display and method of manufacturing the same
US20090267075A1 (en) Oganic thin film transistor and pixel structure and method for manufacturing the same and display panel
JP2007512568A (ja) プラスチック基板を有するアクティブマトリクスディスプレイ及び他の電子装置
US20030228715A1 (en) Active matrix backplane for controlling controlled elements and method of manufacture thereof
US7635608B2 (en) Method of fabricating organic electronic device
WO2013170581A1 (zh) 有机发光二极管显示面板及其制造方法
KR20050060733A (ko) 캐리어 기판, 이를 이용한 플라스틱 기판의 적층 방법 및유연한 디스플레이 장치의 제조 방법
CN1873999B (zh) 平板显示器及其制造方法
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
US8233130B2 (en) Display panel and fabricating method thereof
KR101298313B1 (ko) 가요성 표시장치의 제조 방법
KR100560798B1 (ko) 유기막층의 형성 방법 및 풀칼라 유기 전계 발광 소자의제조 방법
KR100715937B1 (ko) 유연한 디스플레이 장치의 제조 방법
JP4953365B2 (ja) 半導体装置、表示装置およびデバイス製造方法
US20220020830A1 (en) Patterning of Organic Light Emitting Diode Device and the OLED Displays Manufactured Therefrom
JP2005316310A (ja) 液晶ディスプレイの製造方法
KR20080056388A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
Prat et al. Flexible OLED Displays Made with the EPLaR Process
JP2003086382A (ja) 発光素子、及び、それを用いた表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731