JPH04117716A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH04117716A JPH04117716A JP2237702A JP23770290A JPH04117716A JP H04117716 A JPH04117716 A JP H04117716A JP 2237702 A JP2237702 A JP 2237702A JP 23770290 A JP23770290 A JP 23770290A JP H04117716 A JPH04117716 A JP H04117716A
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- ringing
- constant current
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は出力回路において、簡単な回路構成及び少な
い素子数で、貫通電流及び出力電流のピーク値を制限で
き、出力のリンギングやスイッチングノイズを低減でき
る出力回路に関するものである。
い素子数で、貫通電流及び出力電流のピーク値を制限で
き、出力のリンギングやスイッチングノイズを低減でき
る出力回路に関するものである。
第4図及び第5図は従来の出力回路を示す構成図及び入
出力特性図であり、第4図において、(1)は入力端子
、(2)は出力端子、(3)は負荷容量、(4)、(5
)はインバータを構成するトランジスタである。
出力特性図であり、第4図において、(1)は入力端子
、(2)は出力端子、(3)は負荷容量、(4)、(5
)はインバータを構成するトランジスタである。
次に動作について説明する。
第4図のように構成された出力回路において、第5図の
ような入力を印加する。まず始めにVddからVssへ
立ち下がる入力を印加すると、インバータを構成する(
4)のPch トランジスタかONシ、(5)のNCh
トランジスタかOFFする。
ような入力を印加する。まず始めにVddからVssへ
立ち下がる入力を印加すると、インバータを構成する(
4)のPch トランジスタかONシ、(5)のNCh
トランジスタかOFFする。
ここで、出力電圧は負荷容量CLかPchトランジスタ
によってドライブされVssレベル(Low)からVd
dレベル(H4gh)へ変化する。このとき出力電圧は
、Pch トランジスタのドライブ能力か大きいほと、
負荷容量か小さいほと高速にスイッチングされる。しか
し、Pch トランジスタのドライブ能力か大きくなり
大電流か流れると、負荷容量及び配線等のインダクタン
スによって出力にリンギングを生したり、Vss、 V
dd等にノイズを発生させたりする。
によってドライブされVssレベル(Low)からVd
dレベル(H4gh)へ変化する。このとき出力電圧は
、Pch トランジスタのドライブ能力か大きいほと、
負荷容量か小さいほと高速にスイッチングされる。しか
し、Pch トランジスタのドライブ能力か大きくなり
大電流か流れると、負荷容量及び配線等のインダクタン
スによって出力にリンギングを生したり、Vss、 V
dd等にノイズを発生させたりする。
また、〜’ssからVddへ立ち上がる入力を印加した
ときはNch トランジスタで負荷容量をドライブし、
同様にリンギングやノイズを発生し、次段及びその他の
回路を誤動作させることになる。
ときはNch トランジスタで負荷容量をドライブし、
同様にリンギングやノイズを発生し、次段及びその他の
回路を誤動作させることになる。
従来の出力回路は以上のように構成されており出力回路
のドライブ能力を大きくすると、出力にリンギングやノ
イズを生しるという問題点かあった。
のドライブ能力を大きくすると、出力にリンギングやノ
イズを生しるという問題点かあった。
この発明は上記のような問題点を解消するたとになされ
たもので、簡単な回路構成及び、少ない素子数で構成で
きるとともに、出力のリンギング及びスイッチングノイ
ズを低減できることを目的としている。
たもので、簡単な回路構成及び、少ない素子数で構成で
きるとともに、出力のリンギング及びスイッチングノイ
ズを低減できることを目的としている。
C課題を解決するだめの手段〕
この発明に係る出力回路は、出力のインバータへ供給さ
れる電流を定電流源で制限するようにしたものである。
れる電流を定電流源で制限するようにしたものである。
この発明における出力回路は、出力のインバータへ供給
される電流を定電流源で制限し、負荷容量及び配線のイ
ンダクタンスによってリンギングやノイズを低減できる
。
される電流を定電流源で制限し、負荷容量及び配線のイ
ンダクタンスによってリンギングやノイズを低減できる
。
C実施例)
以下、この発明の一実施例を図を用いて説明する。
第1図において、(1)は入力端子、(2)は出力端子
、(3)は負荷容量、(4)、(5)はインバータを構
成するNch、 Pch トランジスタベア、(6)、
(7)は定電流源である。第2図は本発明の入出力特性
図である。
、(3)は負荷容量、(4)、(5)はインバータを構
成するNch、 Pch トランジスタベア、(6)、
(7)は定電流源である。第2図は本発明の入出力特性
図である。
第1図のように構成された出力回路において第2図のよ
うな入力を印加する。
うな入力を印加する。
まず始めにVddからVssへ立ち下がる入力を印加す
ると、インバータを構成する(4)のPch )ランジ
スタかONシ、(5)のNchトランジスタかOFFす
る。
ると、インバータを構成する(4)のPch )ランジ
スタかONシ、(5)のNchトランジスタかOFFす
る。
ここで、出力電圧は負荷容量C2かPch )ランジス
タによってドライブされ、Vssレヘレベ L o w
’)からVdd レベル(High)へ変化する。こ
のとき、負荷容量は(6)の定電流源を通して、定電流
でドライブされる為、負荷容量及び配線等のインダクタ
ンスによるリンギングやスイッチングノイズを低減でき
る。
タによってドライブされ、Vssレヘレベ L o w
’)からVdd レベル(High)へ変化する。こ
のとき、負荷容量は(6)の定電流源を通して、定電流
でドライブされる為、負荷容量及び配線等のインダクタ
ンスによるリンギングやスイッチングノイズを低減でき
る。
また、VssからVddへ立ち上がる入力を印加したと
きも同様である。
きも同様である。
以上のように定電流源を用いて出力のインバータへ供給
される電流を制限することによって、簡単な回路構成及
び少ない素子数で、リンギングやスイッチングノイズか
低減できる効果かある。
される電流を制限することによって、簡単な回路構成及
び少ない素子数で、リンギングやスイッチングノイズか
低減できる効果かある。
第1図はこの発明の一実施例による出力回路の構成図、
第2図は一実施例の入出力特性を示す図、第3図は他の
実施例による出力回路の構成図、第4図は従来の出力回
路の構成図、第5図は従来例の入出力特性図である。(
1)は入力端子、+2)は出力端子、(3)は負荷容量
、(4)、(5)はインバータを構成するトランジスタ
、(6)、(7)は定電流源、(8)は電流設定端子で
ある。 なお、各図中同一符号は同−又は相当部分を示す。
第2図は一実施例の入出力特性を示す図、第3図は他の
実施例による出力回路の構成図、第4図は従来の出力回
路の構成図、第5図は従来例の入出力特性図である。(
1)は入力端子、+2)は出力端子、(3)は負荷容量
、(4)、(5)はインバータを構成するトランジスタ
、(6)、(7)は定電流源、(8)は電流設定端子で
ある。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- CMOSで構成されるインバータ出力回路において、
このインバータと電源接続部との間に定電流源を直列接
続したことを特徴とする出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2237702A JPH04117716A (ja) | 1990-09-06 | 1990-09-06 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2237702A JPH04117716A (ja) | 1990-09-06 | 1990-09-06 | 出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04117716A true JPH04117716A (ja) | 1992-04-17 |
Family
ID=17019244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2237702A Pending JPH04117716A (ja) | 1990-09-06 | 1990-09-06 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04117716A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5990711A (en) * | 1997-03-21 | 1999-11-23 | Yamaha Corporation | Constant current driving circuit |
KR100679984B1 (ko) * | 2005-06-13 | 2007-02-08 | 한국전기연구원 | 전류원 rf 전원회로 |
JP2009198476A (ja) * | 2008-01-24 | 2009-09-03 | Ricoh Co Ltd | 電圧検出回路 |
JP2014048681A (ja) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | 電源装置 |
US10411638B2 (en) | 2015-07-28 | 2019-09-10 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
-
1990
- 1990-09-06 JP JP2237702A patent/JPH04117716A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5990711A (en) * | 1997-03-21 | 1999-11-23 | Yamaha Corporation | Constant current driving circuit |
KR100679984B1 (ko) * | 2005-06-13 | 2007-02-08 | 한국전기연구원 | 전류원 rf 전원회로 |
JP2009198476A (ja) * | 2008-01-24 | 2009-09-03 | Ricoh Co Ltd | 電圧検出回路 |
JP2014048681A (ja) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | 電源装置 |
US9158318B2 (en) | 2012-08-29 | 2015-10-13 | Kabushiki Kaisha Toshiba | Power supply apparatus which suprresses output voltage variation |
US10411638B2 (en) | 2015-07-28 | 2019-09-10 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58215827A (ja) | 論理回路 | |
EP0661809A1 (en) | A buffer stage for use with a current controlled oscillator | |
KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
US20030189452A1 (en) | Delay circuit and semiconductor device using the same | |
KR100263785B1 (ko) | 상보형 금속 산화막 반도체 회로 | |
JPH04117716A (ja) | 出力回路 | |
JP3540401B2 (ja) | レベルシフト回路 | |
JPH02237309A (ja) | 出力バツフア | |
JPS63142719A (ja) | 3ステ−ト付相補型mos集積回路 | |
JP3052433B2 (ja) | レベルシフト回路 | |
US5319262A (en) | Low power TTL/CMOS receiver circuit | |
JPH06291267A (ja) | 半導体集積回路 | |
JPH0338917A (ja) | インバータ回路 | |
JPH02264519A (ja) | 半導体装置 | |
KR100489587B1 (ko) | 시간지연회로 | |
JP2580230B2 (ja) | 集積回路装置における出力回路 | |
JP2747102B2 (ja) | 1/2バイアスlcdコモン信号発生回路 | |
JPH08274606A (ja) | 出力バッファ回路 | |
JPH02283123A (ja) | 半導体装置 | |
JPH0262113A (ja) | バッファ回路 | |
JPH04357712A (ja) | Cmos出力バッファ回路 | |
JPH03124120A (ja) | 出力バッファ回路 | |
JPH02246615A (ja) | ゲート回路 | |
JPH02122724A (ja) | レベル変換回路 | |
JPH04129414A (ja) | ヒステリシス回路 |