JPH04115540A - 放熱板付き半導体装置の製造方法 - Google Patents
放熱板付き半導体装置の製造方法Info
- Publication number
- JPH04115540A JPH04115540A JP2235284A JP23528490A JPH04115540A JP H04115540 A JPH04115540 A JP H04115540A JP 2235284 A JP2235284 A JP 2235284A JP 23528490 A JP23528490 A JP 23528490A JP H04115540 A JPH04115540 A JP H04115540A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lead
- printing
- circuit chip
- bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000007639 printing Methods 0.000 claims abstract description 18
- 239000012790 adhesive layer Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、IC等の樹脂モールディング型の半導体装置
の製造方法に関し、特に回路チップの過熱を防止するた
めの放熱板を具備したものの製造方法に係るものである
。
の製造方法に関し、特に回路チップの過熱を防止するた
めの放熱板を具備したものの製造方法に係るものである
。
(従来の技術)
従来、回路チップの過熱を防止するために導電性の放熱
板の上に回路チップを搭載する形式の半導体装置が知ら
れている。この場合、回路チップの周辺に位置して放熱
板の上に多数のリードが固定される。そして、放熱板と
リードとの間は電気的に絶縁されている。放熱板とリー
ドとの間の絶縁をとるために、ポリイミド接着剤を両面
に有する絶縁テープを介在させて放熱板上にリードを接
着する形式の半導体装置が知られている(例えば特開昭
63−246851)。
板の上に回路チップを搭載する形式の半導体装置が知ら
れている。この場合、回路チップの周辺に位置して放熱
板の上に多数のリードが固定される。そして、放熱板と
リードとの間は電気的に絶縁されている。放熱板とリー
ドとの間の絶縁をとるために、ポリイミド接着剤を両面
に有する絶縁テープを介在させて放熱板上にリードを接
着する形式の半導体装置が知られている(例えば特開昭
63−246851)。
(発明が解決しようとする課題)
上記従来の放熱板付き半導体装置においては、絶縁テー
プのポリイミドに吸湿性があり、吸湿により装置の性能
に悪影響を及ぼすことがあるし、絶縁テープの切断、接
着が量産の障害となり、また絶縁テープが比較的高価で
コスト高の一因となっている難点がある。また、絶縁テ
ープの両面にポリイミド接着剤を被覆した三重構造の両
面接着テープが、放熱板とリードとの間に介在するので
、両者間の熱伝導が妨げられ、放熱効率が悪くなるとい
う問題点を有する。
プのポリイミドに吸湿性があり、吸湿により装置の性能
に悪影響を及ぼすことがあるし、絶縁テープの切断、接
着が量産の障害となり、また絶縁テープが比較的高価で
コスト高の一因となっている難点がある。また、絶縁テ
ープの両面にポリイミド接着剤を被覆した三重構造の両
面接着テープが、放熱板とリードとの間に介在するので
、両者間の熱伝導が妨げられ、放熱効率が悪くなるとい
う問題点を有する。
従って、本発明は、吸湿性のない接着剤の選択が可能で
あり、量産化が容易であり、また高価な絶縁テープを用
いずに安価に放熱板付きの半導体装置を製造できる方法
を提供することを課題としている。
あり、量産化が容易であり、また高価な絶縁テープを用
いずに安価に放熱板付きの半導体装置を製造できる方法
を提供することを課題としている。
(課題を解決するための手段)
本発明においては、上記課題を解決するため、回路チッ
プ5を搭載するための導電性の放熱板1を形成する工程
と、放熱板1上の回路チップ搭載部1aの周辺に絶縁被
膜2を印刷により形成する工程と、絶縁被膜2の上面に
接着剤層3を重ねて印刷により形成する工程と、接着剤
層3の上面にリードフレーム4のリード4aの先端部を
載せて押圧し、リード4aを接着剤層3内に埋没させて
接着する工程とを含む半導体装置の製造方法を採用した
。
プ5を搭載するための導電性の放熱板1を形成する工程
と、放熱板1上の回路チップ搭載部1aの周辺に絶縁被
膜2を印刷により形成する工程と、絶縁被膜2の上面に
接着剤層3を重ねて印刷により形成する工程と、接着剤
層3の上面にリードフレーム4のリード4aの先端部を
載せて押圧し、リード4aを接着剤層3内に埋没させて
接着する工程とを含む半導体装置の製造方法を採用した
。
(作 用)
本発明においては、Cu、A1等の良導電性。
良導熱性の金属板から、打抜き等の手段により放熱板1
を形成する。次いで、放熱板1上の回路チップ搭載部1
aの周辺に、スクリーン印刷等の印刷手段により絶縁被
膜2を形成する。さらに、絶縁被膜2の上面に接着剤層
3を同じくスクリーン印刷等の印刷手段により形成する
。印刷による絶縁被膜2、接着剤層3の形成は、従来の
絶縁テープ、両面接着テープの貼着に比較して容易であ
り、自動化、量産化に資するところが大きいし、安価に
得られる。次いで、接着剤層3の上面にリードフレーム
4のリード4aの先端部を載せ置き、これを圧下して接
着剤層3内に埋没させ、放熱板1に可及的に近い位置で
リード4aを接着する。その後は通常の製造方法に従い
、例えば放熱板1上に回路チップ5を導電性ペースト6
にて接着した後、回路チップ5の端子とり一ド4aの先
端部とをワイヤボンディングし、回路チップ5とリード
の先端部とを合成樹脂モールディング8により封止する
。そして、最後にリードフレーム4からリード4aを切
り離して放熱板付き半導体装置を製造する。
を形成する。次いで、放熱板1上の回路チップ搭載部1
aの周辺に、スクリーン印刷等の印刷手段により絶縁被
膜2を形成する。さらに、絶縁被膜2の上面に接着剤層
3を同じくスクリーン印刷等の印刷手段により形成する
。印刷による絶縁被膜2、接着剤層3の形成は、従来の
絶縁テープ、両面接着テープの貼着に比較して容易であ
り、自動化、量産化に資するところが大きいし、安価に
得られる。次いで、接着剤層3の上面にリードフレーム
4のリード4aの先端部を載せ置き、これを圧下して接
着剤層3内に埋没させ、放熱板1に可及的に近い位置で
リード4aを接着する。その後は通常の製造方法に従い
、例えば放熱板1上に回路チップ5を導電性ペースト6
にて接着した後、回路チップ5の端子とり一ド4aの先
端部とをワイヤボンディングし、回路チップ5とリード
の先端部とを合成樹脂モールディング8により封止する
。そして、最後にリードフレーム4からリード4aを切
り離して放熱板付き半導体装置を製造する。
こうして製造された半導体装置においては、回路チップ
5から生じた熱が、放熱板1を介して多数の微小なり−
ド4aに伝わり、リード4aから外部に放熱される。リ
ード4aは、接着剤[3内に埋没して、放熱板1の直近
にあるから熱伝導が良好である。
5から生じた熱が、放熱板1を介して多数の微小なり−
ド4aに伝わり、リード4aから外部に放熱される。リ
ード4aは、接着剤[3内に埋没して、放熱板1の直近
にあるから熱伝導が良好である。
(実施例)
本発明の一実施例を第1図ないし第6図に示す。
第1図ないし第6図は、放熱板付き半導体装置の製造過
程を示すもので、第1図は放熱板の斜視図、第2図は放
熱板の印刷過程を示す斜視図、第3図Aは絶縁層を印刷
した放熱板の斜視図、第3図Bは同断面図、第4図Aは
さらに接着剤を印刷した放熱板の斜視図、第4図は同断
面図、第5図Aは放熱板とリードフレームとを接着した
状態の平面図、第5図Bは同断面図、第6図Aはリード
と回路端子とをワイヤボンディングした状態の平面図、
第6図Bは同断面図である。
程を示すもので、第1図は放熱板の斜視図、第2図は放
熱板の印刷過程を示す斜視図、第3図Aは絶縁層を印刷
した放熱板の斜視図、第3図Bは同断面図、第4図Aは
さらに接着剤を印刷した放熱板の斜視図、第4図は同断
面図、第5図Aは放熱板とリードフレームとを接着した
状態の平面図、第5図Bは同断面図、第6図Aはリード
と回路端子とをワイヤボンディングした状態の平面図、
第6図Bは同断面図である。
この実施例においては、Cu、A1等の良導電性、良導
熱性の金属板から、打抜き等の手段により、第1図に示
すような放熱板1を形成する。
熱性の金属板から、打抜き等の手段により、第1図に示
すような放熱板1を形成する。
次いで、第3図に示すように、放熱板1上の中央部の回
路チップ搭載部1aの周辺に、スクリーン印刷等の印刷
手段により絶縁被膜2を形成する。
路チップ搭載部1aの周辺に、スクリーン印刷等の印刷
手段により絶縁被膜2を形成する。
印刷に当たっては、例えば第2図に示すように、放熱板
1を嵌合させる凹所20aを複数形成した治具20を用
いることができる。絶縁被膜2の形成に適した印刷材料
としては、例えばエポキシ系のものがあり、印刷後に紫
外線照射炉を通して乾燥硬化させる。
1を嵌合させる凹所20aを複数形成した治具20を用
いることができる。絶縁被膜2の形成に適した印刷材料
としては、例えばエポキシ系のものがあり、印刷後に紫
外線照射炉を通して乾燥硬化させる。
絶縁被膜2が乾燥した後、第4図に示すように、絶縁被
膜2の上面に接着剤M3を同じくスクリーン印刷等の印
刷手段により重ねて形成する。接着剤としては、例えば
紫外線硬化性のエポキシ系あるいはアクリル系接着剤が
用いられる。印刷後に、第5図に示すように、放熱板1
の上面にリードフレーム4を重ね、接着剤層3の上面に
リード4aの先端部を載せて圧下し、リード4aを柔軟
な接着剤層3内に埋没させる。こうして、放熱板1から
リード4aへの熱伝導率を向上させるために、リード4
aを可及的に放熱板1に接近させた位置。
膜2の上面に接着剤M3を同じくスクリーン印刷等の印
刷手段により重ねて形成する。接着剤としては、例えば
紫外線硬化性のエポキシ系あるいはアクリル系接着剤が
用いられる。印刷後に、第5図に示すように、放熱板1
の上面にリードフレーム4を重ね、接着剤層3の上面に
リード4aの先端部を載せて圧下し、リード4aを柔軟
な接着剤層3内に埋没させる。こうして、放熱板1から
リード4aへの熱伝導率を向上させるために、リード4
aを可及的に放熱板1に接近させた位置。
即ち望ましくは、リード4aを#@縁被被膜2接触させ
た位置で接着する。そして、再び紫外線照射炉を通して
接着剤層3を乾燥硬化させる。
た位置で接着する。そして、再び紫外線照射炉を通して
接着剤層3を乾燥硬化させる。
次いで、第6図に示すように、放熱板1上に回路チップ
5を銀ペーストのような導電性ペースト6にて接着した
後、回路チップ5の端子とリード4aの先端部とを金線
7等でワイヤボンディングし、回路チップ5とリード4
aの先端部とを合成樹脂モールディング8により封止す
る。そして、最後にリードフレーム4からリード4aを
切り離して(図示せず)放熱板付き半導体装置を製造す
る。
5を銀ペーストのような導電性ペースト6にて接着した
後、回路チップ5の端子とリード4aの先端部とを金線
7等でワイヤボンディングし、回路チップ5とリード4
aの先端部とを合成樹脂モールディング8により封止す
る。そして、最後にリードフレーム4からリード4aを
切り離して(図示せず)放熱板付き半導体装置を製造す
る。
(発明の効果)
以上のように、本発明においては、回路チップ5を搭載
するための導電性の放熱板1を形成する工程と、放熱板
1上の回路チップ搭載部1aの周辺に絶縁被膜2を印刷
により形成する工程と、絶縁被膜2の上面に接着剤層3
を重ねて印刷により形成する工程と、接着剤層3の上面
にリードフレーム4のリード4aの先端部を載せて押圧
し、リード4aを接着剤層3内に埋没させて接着する工
程を含む半導体装置の製造方法を採用したため、吸湿性
のない接着剤の選択が可能であり、自動化に適しており
量産化が容易であり、また高価な絶縁テープを用いずに
安価に放熱板付きの半導体装置を製造することができる
。また、この方法により製造された半導体装置は、放熱
板1とリード4aとの間に、厚い両面接着テープが介在
しないので、放熱板1とリード4aとが接近しており、
良好な放熱効率を確保することができる。
するための導電性の放熱板1を形成する工程と、放熱板
1上の回路チップ搭載部1aの周辺に絶縁被膜2を印刷
により形成する工程と、絶縁被膜2の上面に接着剤層3
を重ねて印刷により形成する工程と、接着剤層3の上面
にリードフレーム4のリード4aの先端部を載せて押圧
し、リード4aを接着剤層3内に埋没させて接着する工
程を含む半導体装置の製造方法を採用したため、吸湿性
のない接着剤の選択が可能であり、自動化に適しており
量産化が容易であり、また高価な絶縁テープを用いずに
安価に放熱板付きの半導体装置を製造することができる
。また、この方法により製造された半導体装置は、放熱
板1とリード4aとの間に、厚い両面接着テープが介在
しないので、放熱板1とリード4aとが接近しており、
良好な放熱効率を確保することができる。
図面は本発明の一実施例を示すもので、第1図ないし第
6図は、第1図は放熱板の斜視図、第2図は放熱板の印
刷過程を示す斜視図、第3図Aは絶縁層を印刷した放熱
板の斜視図、第3図Bは同断面図、第4図Aはさらに接
着剤を印刷した放熱板の斜視図、第4図は同断面図、第
5図Aは放熱板とリードフレームとを接着した状態の平
面図。 第5図Bは同断面図、第6図Aはリードと回路端子とを
ワイヤボンディングした状態の平面図、第6図Bは同断
面図である。 放熱板 絶縁被膜 接着剤層 リードフレーム ・リード 回路チップ 導電性ペースト 金線 第1図 !
6図は、第1図は放熱板の斜視図、第2図は放熱板の印
刷過程を示す斜視図、第3図Aは絶縁層を印刷した放熱
板の斜視図、第3図Bは同断面図、第4図Aはさらに接
着剤を印刷した放熱板の斜視図、第4図は同断面図、第
5図Aは放熱板とリードフレームとを接着した状態の平
面図。 第5図Bは同断面図、第6図Aはリードと回路端子とを
ワイヤボンディングした状態の平面図、第6図Bは同断
面図である。 放熱板 絶縁被膜 接着剤層 リードフレーム ・リード 回路チップ 導電性ペースト 金線 第1図 !
Claims (1)
- 【特許請求の範囲】 回路チップを搭載するための導電性の放熱板を形成する
工程と、 前記放熱板上の回路チップ搭載部の周辺に絶縁被膜を印
刷により形成する工程と、 前記絶縁被膜の上面に接着剤層を印刷により形成する工
程と、 前記接着剤層の上面にリードフレームのリードの先端部
を載せて押圧し、リードを接着剤層内に埋没させて接着
する工程とを含むことを特徴とする放熱板付き半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2235284A JPH0770670B2 (ja) | 1990-09-05 | 1990-09-05 | 放熱板付き半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2235284A JPH0770670B2 (ja) | 1990-09-05 | 1990-09-05 | 放熱板付き半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04115540A true JPH04115540A (ja) | 1992-04-16 |
JPH0770670B2 JPH0770670B2 (ja) | 1995-07-31 |
Family
ID=16983827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2235284A Expired - Lifetime JPH0770670B2 (ja) | 1990-09-05 | 1990-09-05 | 放熱板付き半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0770670B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106498A (ja) * | 1993-10-05 | 1995-04-21 | Nec Corp | 樹脂封止型半導体装置用リードフレームとその製造方法 および樹脂封止型半導体装置 |
US5672547A (en) * | 1996-01-31 | 1997-09-30 | Industrial Technology Research Institute | Method for bonding a heat sink to a die paddle |
JP2008098600A (ja) * | 2006-10-11 | 2008-04-24 | Alti Electronics Co Ltd | 発光ダイオードパッケージ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50856U (ja) * | 1973-04-30 | 1975-01-07 | ||
JPS5972755A (ja) * | 1982-10-20 | 1984-04-24 | Fujitsu Ltd | 半導体装置 |
JPS61154847A (ja) * | 1984-12-27 | 1986-07-14 | 松下電器産業株式会社 | 高熱伝導性金属ベ−スプリント基板の積層方法 |
-
1990
- 1990-09-05 JP JP2235284A patent/JPH0770670B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50856U (ja) * | 1973-04-30 | 1975-01-07 | ||
JPS5972755A (ja) * | 1982-10-20 | 1984-04-24 | Fujitsu Ltd | 半導体装置 |
JPS61154847A (ja) * | 1984-12-27 | 1986-07-14 | 松下電器産業株式会社 | 高熱伝導性金属ベ−スプリント基板の積層方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106498A (ja) * | 1993-10-05 | 1995-04-21 | Nec Corp | 樹脂封止型半導体装置用リードフレームとその製造方法 および樹脂封止型半導体装置 |
US5672547A (en) * | 1996-01-31 | 1997-09-30 | Industrial Technology Research Institute | Method for bonding a heat sink to a die paddle |
US5783860A (en) * | 1996-01-31 | 1998-07-21 | Industrial Technology Research Institute | Heat sink bonded to a die paddle having at least one aperture |
JP2008098600A (ja) * | 2006-10-11 | 2008-04-24 | Alti Electronics Co Ltd | 発光ダイオードパッケージ |
Also Published As
Publication number | Publication date |
---|---|
JPH0770670B2 (ja) | 1995-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JP2001024135A (ja) | 半導体装置の製造方法 | |
JPS63205935A (ja) | 放熱板付樹脂封止型半導体装置 | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
JP4075204B2 (ja) | 積層型半導体装置 | |
JPH0444347A (ja) | 半導体装置及びその製造方法 | |
JP2004207275A (ja) | 回路装置およびその製造方法 | |
JPS58207645A (ja) | 半導体装置 | |
JPS6042620B2 (ja) | 半導体装置の封止体 | |
JPH04363031A (ja) | 半導体装置 | |
JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
JPH04115540A (ja) | 放熱板付き半導体装置の製造方法 | |
JP2564771B2 (ja) | 放熱板付き半導体装置及びその製造方法 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS63190363A (ja) | パワ−パツケ−ジ | |
JPH0563113A (ja) | 樹脂封止型半導体装置 | |
JPS63284831A (ja) | 混成集積回路の製造方法 | |
JPH09172033A (ja) | 半導体装置およびその製造方法 | |
JP4123131B2 (ja) | 半導体装置 | |
KR20000007325A (ko) | 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
JPH07249708A (ja) | 半導体装置及びその実装構造 | |
KR100369501B1 (ko) | 반도체패키지 | |
JPS60110145A (ja) | 樹脂封止型半導体装置 |