JPH0398392A - 映像信号処理回路 - Google Patents

映像信号処理回路

Info

Publication number
JPH0398392A
JPH0398392A JP23594989A JP23594989A JPH0398392A JP H0398392 A JPH0398392 A JP H0398392A JP 23594989 A JP23594989 A JP 23594989A JP 23594989 A JP23594989 A JP 23594989A JP H0398392 A JPH0398392 A JP H0398392A
Authority
JP
Japan
Prior art keywords
video signal
liquid crystal
memory
crystal panel
field memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23594989A
Other languages
English (en)
Inventor
Noboru Shiyoubayashi
庄林 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP23594989A priority Critical patent/JPH0398392A/ja
Publication of JPH0398392A publication Critical patent/JPH0398392A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は、アナログのN ’I’ S C方式ビデオ信
号を入力するアクティブマl〜リクス方式の液晶テレビ
に用いられる映@信号処理回路に関するものである。
く従来の技術〉 従来実川化されているアクディブマl−リクス方式の液
晶テレビは、垂直方Mの画素数( C R i’におけ
る走査線数)を220〜240個で構威している。これ
は、入力するアナ1コグのN ’I’ S C方式のビ
デオ信号が1フレームを偶数フィールドと奇数フィール
ドに分けて画像信弓が送られていること、フレーム周波
数としては3 0Hzであることに基因する。
一般に小型の液晶パネルにビデオ表示する場合、液晶パ
ネル自体に解像度が無いため、NTSC方式のビデオ信
号であっても偶数フィールド.奇数フィールドを同一の
ビデオ信号として扱っても何等問題はない。即ち、N 
’I” S C方式のビデオ信号をそのまま表示する場
合を考えると、フレーム毎に信号の極性を反転する必要
がある液晶パネルにとっては、1 5Hzの繰返し周波
数となるために画像のフリッカが目立つ結果となるので
、偶数フィールドと奇数フィルドを同一の画像とみなし
、1フィールド分の走査線数(220〜240)で液晶
パネルを横成することにより、繰返し周波数を30Hz
としてフリッカを目立たなくしている。
く発明が解決しようとする課題〉 従ってこの種の液晶テレビにあっては、本来のNTSC
方式のビデオ信号の垂直解像度の1/2の解像度しか表
示できず、近年液晶パネルが大型高精細のものになるに
従って各フィールドを忠実に表示する必要が出てきた。
一方、そのまtNTSCの方式に従うとフレーム周波数
は3 0 H zであり、液晶パネルをドライブする交
流信9の周波数としては1 5Hzになり、フリッカー
により実用的とはならなかったという開題点があった。
本発明は、従来の技術の有するこのような問題点に鑑み
てなされたものであり、その目的とするところは、NT
SCの有効垂直走査線数(約480本)と等しい垂直方
向(Y方向)の両素数を持つ高精細な液晶パネルにNT
SC方式のビデオ信号をフリッカを目立たせずに液晶表
示させることができる映像信号処理回路を提供するもの
である。
く課題を解決するための手段〉 上記目的を達成するために、本発明は、アナログのN 
’T” S C方式のビデオ信号を入力して映像信号処
理をして液晶パネルに表示する映像信号処理回路におい
て、少なくとも、前記ビデオ信号をデジタル信Bに変換
するアナログデジタル信号変換器,奇数フィールドメモ
リと偶数フィールドメモ3 リが2フレーム分配置されたフィールドメモリ,デジタ
ル変換されたビデオ信号の前記奇数フィールドメモリ及
び前記偶数フィールドメモリへの書込タイミングの制御
をする書込タイミング制御手段.前記フィールドメモリ
からデータを読む場合に用いられて書込を実行している
フレームとは逆のフレームを選択する一対のセレクタ,
該セレクタに夫々接続して前記フィールドメモリの動作
クロックの2倍以上の夕ロックで動作可能な前記ビデオ
信号の1ライン分を記憶する奇数ライン用及び偶数ライ
ン用から成るラインメモリ,前記液晶パネルへ前記ライ
ンメモリのデータを読出ずときに液晶パネルの奇数ライ
ンと偶数ラインに同期して該ラインメモリを選択するセ
レクタ,及び前記フィールドメモリから前記ラインメモ
リへのデタ転送及び前記ラインメモリから前記液晶パネ
ルへのデータ転送を制御するデータ転送制御手段を具備
したことを特徴とするものである.く作用〉 アクディプマトリックス方式で高精細(Y方向4 480画素,X方向640画素以上)な液晶パネルにN
 T S C方式のビデオ信号を表示するための映像信
号処理回路を、アナログデジタル信号変換器(以下rA
/DJと略称する),偶数フィールドと奇数フィールド
夫々専用の2フレーム分のフィードメモリ,フィールド
メモリの動作クロツクの2倍以上のクロックで動作可能
なラインメモリ.及びデジタルアナログ信号変換器(以
下1’D/AJと略称する〉を主たるに回路ブロックと
して梢戒し、1フレーム分の画像データを2回連続して
液晶パネルに表示する動作を繰返すことによりN′rS
C方式のビデオ信号の有効垂直走査線数(約480本)
の画像データを間引きすることなく液晶表示し且つ見掛
け上のフリッカを自立なくするようにした。
く実施例〉 以下、具体的な実施例としての図面を参照して説明する
. 第1図は本発明の具体的一実施例である映像信弓処理回
路のブロック梢成図である。
第1図において、1は入力されるアナログのN’r s
 c方式のビデオ信号VADをデジタル信号に変換する
A/D、2は奇数フィールドメモリ21.23と偶数フ
ィールドメモリ22. 24の夫々専用の2フレーム分
のメモリから成るフィールドメモリであり、デジタル変
換されたビデオ信号はフィールド信J,−3. 1,+
Dに基づいて、奇数フィールドデータが21(23)へ
偶数フィールドデータが22(24)へ夫々書込まれる
。3はフィールドメモリ2の書込み動作を制御する書込
タイミング制御手段(14riteTining Co
ntrol、以下rWTCJという)、4はフィールド
メモリ2からデータを読む場合に用いられ、書込を実行
しているフレームとは逆のフレームを選択する一対{夫
々41. 42とする}の構成から成るセレクタ、5は
セレクタ41. 42に夫々接続しフィールドメモリの
動作クロックの2倍以上の夕ロックで動作可能なビデオ
データの1ライン分を記憶するラインメモリであり、こ
こでは51が奇数ライン用として設けられ、52が偶数
ライン用として設けられる。6は図示しないアクティブ
マ1〜リックス方式で高猜細〈Y方向7180両素,X
方向640画素以上,但しX方向とは水平方向をいう〉
な液晶パネル(尚、この場合の液晶パネルとは液晶のド
ライバー回路を含んだものとして表す)へラインメモリ
5のデータを読出すときにデタ選択して出力するセレク
タであり、液品バネルの奇数ライン.偶数ラインに同期
してラインメモリを選択する。7はセレクタ6で選択さ
れた信号(デジタル値》を液晶パネルへのアナログビデ
オ信号に変換するD / Aである。尚、D/A7につ
いては、高精細の液晶パネルにおいてはビデオ信号がデ
ジタルデータで入力するものが多くあるので、この様な
場合には用いる必要はないことはいうまでもない。8は
フィールドメモリ2からラインメモリ5へのデータ転送
及びラインメモリ5から液晶パネルへのデータ転送を制
御する制御手段(Read TiIling Cont
rol 、以下r R ’I’ C Jと略称する)で
ある。SCKは変換用のクロック(Sa−ρling 
CK . ,サンプリング周波数7s)であり、一般に
NTSC方式のビデオ信号ないの水平同期7 信号から作られるべきものである(この技術は周知であ
るので説明は省略)。I{syNcは水平同期信号、V
SYNcは垂直同期信号であり、この水平同期信WHs
yNc及び垂直同期信’tVsyNCはW’l’C3,
R’l’C8に導かれて初期化及び表示動作のタイミン
グとして用いられる。l.cD v cはタイミングコ
ントロール信号である。
以下、この様な構成について第2図乃至第5図を用いて
、2回連続して液晶パネルに表示する動作を繰返すこと
によりの画像データを間引きすることな< N ’I”
 S C方式のビデオ信号を液晶表示し且つ見掛け上の
フリッカを日立なくするようできるその動作の説明を行
う。
第2図乃至第5図は第1図の説明に供する図であり、詳
しくは、第2図はビデオサンプリングのタイムヂャート
、第3図はフィールドメモリへの書込(W〉/読出(R
)のタイムチャート、第41λ目ま人カビデオと液品パ
ネルの表示タイミングの説明に供する図、第6図はライ
ンメモリへの書込(W)/読出(R)のタイムチャート
である。
8 前記したように、N ’T’ S C方式のビデオ信号
は有効垂直走査線数が約480本であり、水平有効表示
幅が約52μsの信号であり、インターレス走査で垂直
同期周波数6 0 H zであるから、30フレーム/
Sで画像が椙成されることとなる。
そこで、垂直走査線を480本とすると、水平方向のサ
ンプリング周波数/Sは、N ’I” S C方式のア
スベクl・比から、 /s =52,czs/ (480X (4/3)):
12.3MHz 以上が望ましいこととなる。このサンプリング周波数7
6(Sck)でビデオ信号vADをサンプリングし、A
/D1でScKのタイミングにもづいて、アナログデジ
タル変換する場合を示すと第2図のようになる。このデ
ジタル化されたビデオデータはフィールド信−IjFo
に基づき、フィールドメモリ2の夫々に第3″図に示す
ように、SCKのタイミングにもづいてW ′VC 3
により書込み動作制御されて順次、最初の1フレーム目
の奇数フィールドデータがフィールドメモリ21へ書込
まれ( 14RITEで示す)、偶数フィールドデータ
がフィールドメモリ22へ夫々書込まれ( WRITE
で示す)、次のフレームの奇数フィールドデータがフィ
ールドメモリ23へ書込まれ(11RITEで示す)、
偶数フィールドデータはフィールドメモリ24へ夫々書
込まれ( 14RIT[で示す)、以後この動作が繰返
される。
一方、液晶パネルへデータを書込む場合は、第4図に示
すようになる,即ち、奇数フィールド21《23》と偶
数フィールド22(24)とに記憶された入力ビデオ信
号をR T’ C 8の制御信号によりフィールドメモ
リ2からラインメモリ5へのデータ転送がセレクタ4を
介して行われ、ラインメモリ5においてフィールドメモ
リ2の動作クロックの2倍以上のクロックで動作可能な
ビデオデータの1ライン分を記憶し、更にラインメモリ
5から液晶パネルへセレクタ6を介してデータ転送が行
われ、このときに、セレクタ6で液晶パネルの奇数ライ
ン,c4数ラインに同期してラインメモリが選択され、
図示しない液晶パネルのドライバーがら奇数フィールド
メモリのデータと偶数フィールドメモリのデータとが結
果的に合成しf,− 1ビデオデータとして出力される
こととなるから、液品パネルにおいてはそれを2フレー
ム続C1ることにより、1秒間のフレーム数を60、液
品パネルの交流周波数を3 0 H y.とした表示が
成されることとなる。
このときのフィールドメモリ21〜24の動作は第3図
(11〉〜(V)の破線で示す゛’RFAD”部分に当
たる。
ところで、このような動作を実現するためには、入力の
ビデオ信号VADをサンフ゜リングするクロック(即ち
、フィールドメモリ2へ書込む周波数/S)の2倍の周
波数でフィールドメモリ2から読み出すことが必要であ
る。ところが、これはスピードの面で現実的(コスト等
を含めた現実製品として考えた場合ということ)ではな
い。そこでここではラインメモリとして、PI F’ 
O構造を持つ高速ラインメモリ(ビデ゜オ信号VADの
1ライン分を記憶する容量を持つメモリ、記9を510
,520とする)を用いて梢成することがp.#的であ
る。
この結果、第5図に示すように、フィールドメモ11 リ21. 22 ( [R] )からラインメモリ 5
10.520( FW] )へデータを転送する場合は
/Sの周波数で読み書きを行い、ラインメモリ510,
520 ([W])から液晶パネルへ出力する場合( 
[R] )は2/sの周波数で読み出すようにすること
により、その目的を達成することができる。
ところで、以上の説咽はN ’I’ S C方式のビデ
オ1g ”3をモノクロ液晶パネルにモノク1コ表示す
る場合であるが、カラー液晶パネルの場合は、第1図の
フィールドメモリ2〜セレクタ6迄の回路構成について
、λ,G,B夫々について同様の回路横威として持たせ
るようにすればカラー表示できることとなる。
〈発明の効果〉 本発明は、以]二説明したように、一旦入力したビデオ
信号をメモリに書込、NTSCの2倍のフレーム数で液
晶パネルをドライブする構成なので、フリッカを目立た
せずに高い解像度で入力したビデオ信号を液晶パネル上
に液晶表示させることが可能である、という効果を奏す
る。
1 2
【図面の簡単な説明】
第1図は本発明の具体的一実施例である映像信号処理回
路のブロック構成図、第2図乃至第5図は第1図の説明
に供する図である。 1・・・アナログデジタル信号変換器(A/D)、2・
・・フィードメモリ、3・・・書込タイミング制御手段
(WTC) 、4 .6・・・セレクタ、5・・・ライ
ンメモリ、7・・・デジタルアナログ信夛変換器(I)
/A)、8・・・データ転送制御手段(RTC)。

Claims (1)

  1. 【特許請求の範囲】  アナログのNTSC方式のビデオ信号を入力して映像
    信号処理をして液晶パネルに表示する映像信号処理回路
    において、少なくとも、前記ビデオ信号をデジタル信号
    に変換するアナログデジタル信号変換器、奇数フィール
    ドメモリと偶数フィールドメモリが2フレーム分配置さ
    れたフィールドメモリ、デジタル変換されたビデオ信号
    の前記奇数フィールドメモリ及び前記偶数フィールドメ
    モリへの書込タイミングの制御をする書込タイミング制
    御手段、前記フィールドメモリからデータを読む場合に
    用いられて書込を実行しているフレームとは逆のフレー
    ムを選択する一対のセレクタ、該セレクタに夫々接続し
    て前記フィールドメモリの動作クロックの2倍以上のク
    ロックで動作可能な前記ビデオ信号の1ライン分を記憶
    する奇数ライン用及び偶数ライン用から成るラインメモ
    リ。 前記液晶パネルへ前記ラインメモリのデータを読出すと
    きに液晶パネルの奇数ラインと偶数ラインに同期して該
    ラインメモリを選択するセレクタ、及び前記フィールド
    メモリから前記ラインメモリへのデータ転送及び前記ラ
    インメモリから前記液晶パネルへのデータ転送を制御す
    るデータ転送制御手段を具備したことを特徴とする映像
    信号処理回路。
JP23594989A 1989-09-12 1989-09-12 映像信号処理回路 Pending JPH0398392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23594989A JPH0398392A (ja) 1989-09-12 1989-09-12 映像信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23594989A JPH0398392A (ja) 1989-09-12 1989-09-12 映像信号処理回路

Publications (1)

Publication Number Publication Date
JPH0398392A true JPH0398392A (ja) 1991-04-23

Family

ID=16993604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23594989A Pending JPH0398392A (ja) 1989-09-12 1989-09-12 映像信号処理回路

Country Status (1)

Country Link
JP (1) JPH0398392A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092181A (ja) * 2003-08-12 2005-04-07 Seiko Epson Corp 表示装置およびその駆動方法、並びに投射型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092181A (ja) * 2003-08-12 2005-04-07 Seiko Epson Corp 表示装置およびその駆動方法、並びに投射型表示装置

Similar Documents

Publication Publication Date Title
JP3148972B2 (ja) カラー表示装置の駆動回路
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
US5663765A (en) Apparatus and method for processing image signals
JP2003330435A (ja) 液晶表示装置及びその駆動方法
JPH0528838B2 (ja)
EP0834171B1 (en) Computer system with dual-panel lcd display
CN102142238A (zh) 图像显示***
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JPH0398392A (ja) 映像信号処理回路
JP4627823B2 (ja) 表示装置の制御回路
JP3015544B2 (ja) 液晶表示装置
JP2924842B2 (ja) 液晶表示装置
JPH08211849A (ja) 表示制御装置
JPH01174186A (ja) 液晶駆動回路
JPH08122743A (ja) 映像表示装置
JPH0962230A (ja) 液晶表示装置
JPH09325740A (ja) 液晶表示装置の駆動回路
JP2001154639A (ja) 液晶表示装置及びその駆動方法
JP3478662B2 (ja) 液晶表示装置の駆動回路
JPH0744670B2 (ja) 液晶表示装置
JP3658630B2 (ja) 液晶表示装置及び液晶駆動方法
JP2939648B2 (ja) Lcd表示制御方式
JP2001042838A (ja) 液晶表示装置とその駆動方法
JPH07225562A (ja) 走査変換装置
JPS62143575A (ja) 画像表示装置