JPH0396870A - 測定装置 - Google Patents
測定装置Info
- Publication number
- JPH0396870A JPH0396870A JP1235317A JP23531789A JPH0396870A JP H0396870 A JPH0396870 A JP H0396870A JP 1235317 A JP1235317 A JP 1235317A JP 23531789 A JP23531789 A JP 23531789A JP H0396870 A JPH0396870 A JP H0396870A
- Authority
- JP
- Japan
- Prior art keywords
- output
- sine wave
- test
- data
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 134
- 238000005259 measurement Methods 0.000 claims abstract description 45
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 230000010354 integration Effects 0.000 claims abstract description 17
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 13
- 230000010363 phase shift Effects 0.000 description 11
- 239000000872 buffer Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002847 impedance measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、サーボ系やフィルタなどの伝達特性または
コンデンサやコイルなどのインピーダンスなどを測定す
る装置に関する。
コンデンサやコイルなどのインピーダンスなどを測定す
る装置に関する。
「従来の技術」
上記のような測定装置は、従来一般に、試験用正弦波信
号を被測定物に供給することによって被測定物について
の測定事項に応じた二つの被検波信号を得、それぞれの
被検波信号と試験用正弦波信号と同相の正弦波信号また
は方形波信号および試験用正弦波信号に対して90’位
相の進んだ正弦波信号または方形波信号をアナログ乗算
し、それぞれの乗算出力を測定開始信号の後の試験用正
弦波信号のゼロ位相の時点から試験用正弦波信号の整数
周期の期間において積分し、それぞれの積分出力をAD
変換し、それぞれの出力データを演算して被測定物の測
定事項についての測定結果を得るようにされている。
号を被測定物に供給することによって被測定物について
の測定事項に応じた二つの被検波信号を得、それぞれの
被検波信号と試験用正弦波信号と同相の正弦波信号また
は方形波信号および試験用正弦波信号に対して90’位
相の進んだ正弦波信号または方形波信号をアナログ乗算
し、それぞれの乗算出力を測定開始信号の後の試験用正
弦波信号のゼロ位相の時点から試験用正弦波信号の整数
周期の期間において積分し、それぞれの積分出力をAD
変換し、それぞれの出力データを演算して被測定物の測
定事項についての測定結果を得るようにされている。
第7図は、このような従来の測定装置の一例を示し、伝
達特性を測定する場合で、信号発生部210から、第8
図に示すように、試験用正弦波信号TS、試験用正弦波
信号TSと同相の正弦波信号S■または方形波信号SQ
、試験用正弦波信号TSに対して90’位相の進んだ正
弦波信号C○または方形波信号CQ、および試験用正弦
波信号TSに同期した同期信号SSが得られ、試験用正
弦波信号TSが被測定物1に供給され、この被測定物1
の入力電圧である試験用正弦波信号TSがハッファ22
1を介して一方の被検波信号Aとして取り出され、被測
定物1の出力電圧がバッファ223を介して他方の被検
波信号Bとして取り出され、被検波信号Aと正弦波信号
SIまたは方形波信号SQがアナログ乗算器231にお
いて、被検波信号Aと正弦波信号C○または方形波信号
CQがアナログ乗算器232において、被検波信号Bと
正弦波信号Srまたは方形波信号SQがアナログ乗算器
233において、被検波信号Bと正弦波信号C○または
方形波信号CQがアナログ乗算器234において、それ
ぞれ乗算される。
達特性を測定する場合で、信号発生部210から、第8
図に示すように、試験用正弦波信号TS、試験用正弦波
信号TSと同相の正弦波信号S■または方形波信号SQ
、試験用正弦波信号TSに対して90’位相の進んだ正
弦波信号C○または方形波信号CQ、および試験用正弦
波信号TSに同期した同期信号SSが得られ、試験用正
弦波信号TSが被測定物1に供給され、この被測定物1
の入力電圧である試験用正弦波信号TSがハッファ22
1を介して一方の被検波信号Aとして取り出され、被測
定物1の出力電圧がバッファ223を介して他方の被検
波信号Bとして取り出され、被検波信号Aと正弦波信号
SIまたは方形波信号SQがアナログ乗算器231にお
いて、被検波信号Aと正弦波信号C○または方形波信号
CQがアナログ乗算器232において、被検波信号Bと
正弦波信号Srまたは方形波信号SQがアナログ乗算器
233において、被検波信号Bと正弦波信号C○または
方形波信号CQがアナログ乗算器234において、それ
ぞれ乗算される。
さらに、同期信号SSと測定開始操作などによって得ら
れる測定開始信号STが制御部240に供給され、制御
部240から積分回路251〜254の入力側に設けら
れた積分制御スイッチ31〜S4に供給される積分制御
信号ICが第8図に示すように測定開始信号STの後の
試験用正弦波信号Tsの1周期の期間Pcにおいて高レ
ベルにされて、この期間Pcにおいて、積分制御スイッ
チ31〜S4がオンにされることによってアナログ乗算
器231〜234の出力信号が積分回路251〜254
において積分される。
れる測定開始信号STが制御部240に供給され、制御
部240から積分回路251〜254の入力側に設けら
れた積分制御スイッチ31〜S4に供給される積分制御
信号ICが第8図に示すように測定開始信号STの後の
試験用正弦波信号Tsの1周期の期間Pcにおいて高レ
ベルにされて、この期間Pcにおいて、積分制御スイッ
チ31〜S4がオンにされることによってアナログ乗算
器231〜234の出力信号が積分回路251〜254
において積分される。
その後、制御部240からの切替信号SWによって選択
スイッチ260が順次切り替えられて積分回路251〜
254の出力信号がAD変換部270において順次AD
変換され、そのAD変換部270の出力データが演算部
280において演算されて被測定物1の伝達特性につい
ての測定結果が得られ、その測定結果が表示部290に
おいて表示される。なお、AD変換部270において積
分回路251〜254の出力信号がAD変換された後に
おいて、制御部240からのリセット信号RSによって
積分回路251〜254に設けられたリセットスイッチ
Rl−R4が瞬間的にオンにされることによって積分回
路251〜254が初期化される。
スイッチ260が順次切り替えられて積分回路251〜
254の出力信号がAD変換部270において順次AD
変換され、そのAD変換部270の出力データが演算部
280において演算されて被測定物1の伝達特性につい
ての測定結果が得られ、その測定結果が表示部290に
おいて表示される。なお、AD変換部270において積
分回路251〜254の出力信号がAD変換された後に
おいて、制御部240からのリセット信号RSによって
積分回路251〜254に設けられたリセットスイッチ
Rl−R4が瞬間的にオンにされることによって積分回
路251〜254が初期化される。
被測定物lの伝達特性は、被測定物1の入力電圧を
?in=Rin+ j Iin
とし、被測定物1の出力電圧を
</OLI= Rou+ j I ouとすると、
・・・ (1)
・・・ (2)
in Rin十j Iin
で表される。ただし、RinおよびRouは実部、Ii
nおよびIouは虚部である。
nおよびIouは虚部である。
上述した測定装置においては、被測定物1の入力電圧に
相当する被検波信号Aと正弦波信号Slまたは方形波信
号SQがアナログ乗算され、その乗算出力が期間Pcに
おいて積分されることによって(3)式の実部Rinが
、被検波信号Aと正弦波信号C○または方形波信号CQ
がアナログ乗算され、その乗算出力が期間Pcにおいて
積分されることによって(3)式の虚部1inが、被測
定物1の出力電圧に相当する被検波信号Bと正弦波信号
SIまたは方形波信号SQがアナログ乗算され、その乗
算出力が期間Pcにおいて積分されることによって(3
)式の実部Rouが、被検波信号Bと正弦波信号COま
たは方形波信号CQがアナログ乗算され、その乗算出力
が期間Pcにおいて積分されることによって(3)式の
虚部1ouが、それぞれベクトル検波され、演算部28
0において(3)式の演算がなされることによって被測
定物1の伝達特性が求められる。
相当する被検波信号Aと正弦波信号Slまたは方形波信
号SQがアナログ乗算され、その乗算出力が期間Pcに
おいて積分されることによって(3)式の実部Rinが
、被検波信号Aと正弦波信号C○または方形波信号CQ
がアナログ乗算され、その乗算出力が期間Pcにおいて
積分されることによって(3)式の虚部1inが、被測
定物1の出力電圧に相当する被検波信号Bと正弦波信号
SIまたは方形波信号SQがアナログ乗算され、その乗
算出力が期間Pcにおいて積分されることによって(3
)式の実部Rouが、被検波信号Bと正弦波信号COま
たは方形波信号CQがアナログ乗算され、その乗算出力
が期間Pcにおいて積分されることによって(3)式の
虚部1ouが、それぞれベクトル検波され、演算部28
0において(3)式の演算がなされることによって被測
定物1の伝達特性が求められる。
具体的に、方形波信号SQおよびCQではなく正弦波信
号SlおよびCOが用いられる場合には、試験用正弦波
信号TSの角周波数をωとすると、正弦波信号Sr,C
Oはそれぞれsinωt +COSωjで表され、被検
波信号Aの振幅をa、位相をφとすると、被検波信号A
ばa−sin(ωt+φ)で表されるので、期間Pcが
試験用正弦波信号TSのゼロ位相の時点から試験用正弦
波信号TSのn周期(n=1.2・・・)として、 n a = − cosφ ω ・・・ (4) ω となり、被検波信号Bの振幅をb、位相をθとすると、
被検波信号Bはb−sin(ωt+θ)で表されるので
、同様に、 となる。
号SlおよびCOが用いられる場合には、試験用正弦波
信号TSの角周波数をωとすると、正弦波信号Sr,C
Oはそれぞれsinωt +COSωjで表され、被検
波信号Aの振幅をa、位相をφとすると、被検波信号A
ばa−sin(ωt+φ)で表されるので、期間Pcが
試験用正弦波信号TSのゼロ位相の時点から試験用正弦
波信号TSのn周期(n=1.2・・・)として、 n a = − cosφ ω ・・・ (4) ω となり、被検波信号Bの振幅をb、位相をθとすると、
被検波信号Bはb−sin(ωt+θ)で表されるので
、同様に、 となる。
被測定物1のインピーダンスを測定する場合には、図示
していないが、被測定物1の入力電圧と出力電圧の差、
すなわち被測定物1の両端間の電圧が一方の被検波信号
Aとして取り出され、被測定物1に流れる電流が他方の
被検波信号Bとして取り出される。
していないが、被測定物1の入力電圧と出力電圧の差、
すなわち被測定物1の両端間の電圧が一方の被検波信号
Aとして取り出され、被測定物1に流れる電流が他方の
被検波信号Bとして取り出される。
すなわち、被測定物1のインピーダンスは、被測定物1
の両端間の電圧を −Rv+jlv ・・・ (8)と
し、被測定物1に流れる電流を i=Ri+jli ・・・ (9)
とすると、 i Ri+jTi で表される。ただし、RvおよびRiは実部、IVおよ
びItは虚部である。したがって、被測定物lの両端間
の電圧に相当する被検波信号Aと正弦波信号STまたは
方形波信号SQがアナログ乗算され、その乗算出力が期
間Pcにおいて積分されることによって00)式の実部
Rvが、被検波信号Aと正弦波信号COまたは方形波信
号CQがアナログ乗算され、その乗算出力が期間Pcに
おいて積分されることによって00)式の虚部Ivが、
被測定物lに流れる電流に相当する被検波信号Bと正弦
波信号SIまたは方形波信号SQがアナログ乗算され、
その乗算出力が期間Pcにおいて積分されることによっ
て00)式の実部Riが、被検波信号Bと正弦波信号C
Oまたは方形波信号CQがアナログ乗算され、その乗算
出力が期間Pcにおいて積分されることによって00)
式の虚部Ijが、それぞれヘクトル検波され、演算部2
80においてθω弐の演算がなされることによって被測
定物lのインピーダンスが求められる。
の両端間の電圧を −Rv+jlv ・・・ (8)と
し、被測定物1に流れる電流を i=Ri+jli ・・・ (9)
とすると、 i Ri+jTi で表される。ただし、RvおよびRiは実部、IVおよ
びItは虚部である。したがって、被測定物lの両端間
の電圧に相当する被検波信号Aと正弦波信号STまたは
方形波信号SQがアナログ乗算され、その乗算出力が期
間Pcにおいて積分されることによって00)式の実部
Rvが、被検波信号Aと正弦波信号COまたは方形波信
号CQがアナログ乗算され、その乗算出力が期間Pcに
おいて積分されることによって00)式の虚部Ivが、
被測定物lに流れる電流に相当する被検波信号Bと正弦
波信号SIまたは方形波信号SQがアナログ乗算され、
その乗算出力が期間Pcにおいて積分されることによっ
て00)式の実部Riが、被検波信号Bと正弦波信号C
Oまたは方形波信号CQがアナログ乗算され、その乗算
出力が期間Pcにおいて積分されることによって00)
式の虚部Ijが、それぞれヘクトル検波され、演算部2
80においてθω弐の演算がなされることによって被測
定物lのインピーダンスが求められる。
「発明が解決しようとする課題」
しかしながら、上述した従来の測定装置においては、被
測定物1についての測定事項に応した二つの被検波信号
A,Bと、試験用正弦波信号TSと同相の正弦波信号S
lまたは方形波信号SQおよび試験用正弦波信号TSに
対して90゜位相の進んだ正弦波信号C○または方形波
信号CQとのアナログ乗算出力が、それぞれ測定開始信
号STの後の試験用正弦波信号TSのゼロ位相の時点か
ら試験用正弦波信号TSの整数周期の期間Pcにおいて
積分されることによって、被検波信号ABがヘクトル検
波されるので、特に試験用正弦波信号TSの周波数が低
くされる場合には測定に長時間を要する不都合があると
ともに、検波用信号として正弦波信号SIおよびCOを
用いる場合にはアナログ乗算器231〜234の精度の
限界から測定精度が十分でない欠点がある。
測定物1についての測定事項に応した二つの被検波信号
A,Bと、試験用正弦波信号TSと同相の正弦波信号S
lまたは方形波信号SQおよび試験用正弦波信号TSに
対して90゜位相の進んだ正弦波信号C○または方形波
信号CQとのアナログ乗算出力が、それぞれ測定開始信
号STの後の試験用正弦波信号TSのゼロ位相の時点か
ら試験用正弦波信号TSの整数周期の期間Pcにおいて
積分されることによって、被検波信号ABがヘクトル検
波されるので、特に試験用正弦波信号TSの周波数が低
くされる場合には測定に長時間を要する不都合があると
ともに、検波用信号として正弦波信号SIおよびCOを
用いる場合にはアナログ乗算器231〜234の精度の
限界から測定精度が十分でない欠点がある。
そこで、この発明は、伝達特性やインピーダンスなどを
測定する装置において、試験用正弦波信号の周波数が低
くされる場合においても伝達特性やインピーダンスなど
を短時間のうちに高速で測定することができるとともに
、十分な測定精度を得ることができるようにしたもので
ある。
測定する装置において、試験用正弦波信号の周波数が低
くされる場合においても伝達特性やインピーダンスなど
を短時間のうちに高速で測定することができるとともに
、十分な測定精度を得ることができるようにしたもので
ある。
「課題を解決するための手段」
この発明においては、クロック発生部と、このクロック
発生部の出力クロックの1パルスごとに設定された値の
位相増分データを累積加算する位相累算部と、この位相
累算部の出力データによって正弦波データおよび余弦波
データを出力するデータ発生部と、上記の正弦波データ
をDA変換して試験用正弦波信号を得、その試験用正弦
波信号11 を被測定物に供給するDA変換部と、試験用正弦波信号
が被測定物に供給されることによって被測定物について
の測定事項に応した二つの被検波信号が得られる試験回
路部と、それぞれの被検波信号をアナログ乗算入力とし
て」二記の正弦波データおよび余弦波データをそれぞれ
DA変換する乗算型DA変換部と、試験用正弦波信号の
半周期の期間において所定レベル状態となる積分制御信
号を発生ずる信号発生部と、乗算型DA変換部の複数の
出力信号をそれぞれ積分制御信号が上記の所定レベル状
態となる期間において積分する積分回路部と、この積分
回路部の複数の出力信号を同時にまたは順次AD変換す
るAD変換部と、このAD変換部の出力データを演算し
て被測定物の測定事項についての測定結果を得る演算部
とを設ける。
発生部の出力クロックの1パルスごとに設定された値の
位相増分データを累積加算する位相累算部と、この位相
累算部の出力データによって正弦波データおよび余弦波
データを出力するデータ発生部と、上記の正弦波データ
をDA変換して試験用正弦波信号を得、その試験用正弦
波信号11 を被測定物に供給するDA変換部と、試験用正弦波信号
が被測定物に供給されることによって被測定物について
の測定事項に応した二つの被検波信号が得られる試験回
路部と、それぞれの被検波信号をアナログ乗算入力とし
て」二記の正弦波データおよび余弦波データをそれぞれ
DA変換する乗算型DA変換部と、試験用正弦波信号の
半周期の期間において所定レベル状態となる積分制御信
号を発生ずる信号発生部と、乗算型DA変換部の複数の
出力信号をそれぞれ積分制御信号が上記の所定レベル状
態となる期間において積分する積分回路部と、この積分
回路部の複数の出力信号を同時にまたは順次AD変換す
るAD変換部と、このAD変換部の出力データを演算し
て被測定物の測定事項についての測定結果を得る演算部
とを設ける。
「作 用」
上記のように構威された、この発明の測定装置において
は、それぞれの被検波信号と検波用信号としての二つの
正弦波信号がアナログ乗算される代わりに、乗算型DA
変換部において、それぞれ12 の被検波信号をアナログ乗算入力として正弦波データお
よび余弦波データがそれぞれDA変換されるので、十分
な測定精度が得られるとともに、この乗算型DA変換部
の複数の出力信号がそれぞれ積分制御信号が所定レベル
状態となる試験用正弦波信号の半周期の期間において積
分されることによって、それぞれの被検波信号がベクト
ル検波されるので、試験用正弦波信号の周波数が低くさ
れる場合においても被測定物についての測定事項が短時
間のうちに高速で測定される。
は、それぞれの被検波信号と検波用信号としての二つの
正弦波信号がアナログ乗算される代わりに、乗算型DA
変換部において、それぞれ12 の被検波信号をアナログ乗算入力として正弦波データお
よび余弦波データがそれぞれDA変換されるので、十分
な測定精度が得られるとともに、この乗算型DA変換部
の複数の出力信号がそれぞれ積分制御信号が所定レベル
状態となる試験用正弦波信号の半周期の期間において積
分されることによって、それぞれの被検波信号がベクト
ル検波されるので、試験用正弦波信号の周波数が低くさ
れる場合においても被測定物についての測定事項が短時
間のうちに高速で測定される。
「実施例」
第1図および第2図は、この発明の測定装置の一例を示
し、選択スイッチの切替によって伝達特性の測定モード
とインピーダンスの測定モードを選択できるようにした
場合である。
し、選択スイッチの切替によって伝達特性の測定モード
とインピーダンスの測定モードを選択できるようにした
場合である。
この例における測定装置は、クロック発生部10、位相
累算部20、データ発生部30、DA変換部40、試験
回路部50、乗算型DA変換部60、信号発生部70、
積分回路部110、制御部120、サンプルホールド部
130、AD変換部140、演算部150および表示部
160を備える。
累算部20、データ発生部30、DA変換部40、試験
回路部50、乗算型DA変換部60、信号発生部70、
積分回路部110、制御部120、サンプルホールド部
130、AD変換部140、演算部150および表示部
160を備える。
クロック発生部10は、具体的には、基準発振器11か
らの周波数がfOの基準クロックCOが分周比設定デー
タDmにより分周比mが変えられる可変分周回路12に
供給されて1/mに分周され、その・分周された周波数
がf o / mのクロックが1/2分周回路l3に供
給されて1/2に分周され、その分周された周波数がf
a=fo/2mの互いに逆相のクロンクCaおよびcb
がクロック発生部10の出力クロックとされるもので、
例としてf o=2.048 MHz=2”kHzにさ
れる。したがって、m = 1000にされるときには
fa=1.024 k H z = 2 ”H zにな
る。
らの周波数がfOの基準クロックCOが分周比設定デー
タDmにより分周比mが変えられる可変分周回路12に
供給されて1/mに分周され、その・分周された周波数
がf o / mのクロックが1/2分周回路l3に供
給されて1/2に分周され、その分周された周波数がf
a=fo/2mの互いに逆相のクロンクCaおよびcb
がクロック発生部10の出力クロックとされるもので、
例としてf o=2.048 MHz=2”kHzにさ
れる。したがって、m = 1000にされるときには
fa=1.024 k H z = 2 ”H zにな
る。
位相累算部20は、クロック発生部10の出力クロック
Caがクロック端子CKに供給されて出力クロックCa
の1パルスごとに設定された値jの位相増分データDi
を累積加算するもので、例として10ビソ1・構或にさ
れる。したがって、i=8にされる場合には、その出力
データPAは第3図または第4図に示すようにOから1
016まで128通りに変化し、f a =1.024
k H zのときには、その出力データPAの変化の
繰り返し周波数ftは8Hzになる。また、位相累算部
20からは、その出力データPAが0になるときにキャ
リー出力CAが得られるようにされる。
Caがクロック端子CKに供給されて出力クロックCa
の1パルスごとに設定された値jの位相増分データDi
を累積加算するもので、例として10ビソ1・構或にさ
れる。したがって、i=8にされる場合には、その出力
データPAは第3図または第4図に示すようにOから1
016まで128通りに変化し、f a =1.024
k H zのときには、その出力データPAの変化の
繰り返し周波数ftは8Hzになる。また、位相累算部
20からは、その出力データPAが0になるときにキャ
リー出力CAが得られるようにされる。
データ発生部30は、位相累算部20の出力データPA
によって正弦波データSDおよび余弦波データCDを出
力するもので、この例においては、移相回路31、正弦
波メモリ35およびラッチ回路36〜38を有する。
によって正弦波データSDおよび余弦波データCDを出
力するもので、この例においては、移相回路31、正弦
波メモリ35およびラッチ回路36〜38を有する。
移相回路31は、具体的には、データセレクタ32、排
他的オアゲート33およびインバータ34によって構或
され、位相累算部20の出力データPAの最上位ビノ}
PAmおよびその次の位のビットである第二位ビットP
Anがデータセレクタ32の一方のデータ入力端子に供
給されるとともに排他的オアゲー1〜33に供給され、
第二位ビットPAnがインハータ34に供給され、排他
的オアゲート33の出力X33およびインバータ315 4の出力134がデータセレクタ32の他方のデータ入
力端子に供給され、クロツク発生部IOの出力クロンク
Caがデータセレクタ32の選択端子に供給され、出力
クロックCaが高レベルになるときには、データセレク
タ32がら移相回路3lの出力データPSの最上位ビッ
トPSmおよびその次の位のビットである第二位ビット
PSnとして位相累算部20の出力データPAの最上位
ビッ}PAmおよび第二位ビットPAnが取り出されて
、これと出力データPAの第二位ビットPAnより下位
のビットが移相回路31の出力データPSとされ、すな
わち移相同路31の出力データPSとして位相累算部2
0の出力データPAがそのまま取り出され、出力クロッ
クCaが低レベルになるときには、データセレクタ32
から移相回路31の出力データPSの最上位ビン}PS
mおよび第二位ビットPSnとして排他的オアゲート3
3の出力X33およびインバータ34の出力丁34が取
り出されて、これと位相累算部2oの出力データPAの
第二位ビッh P A nより下位のビ16 ットが移相回路31の出力データPSとされる。
他的オアゲート33およびインバータ34によって構或
され、位相累算部20の出力データPAの最上位ビノ}
PAmおよびその次の位のビットである第二位ビットP
Anがデータセレクタ32の一方のデータ入力端子に供
給されるとともに排他的オアゲー1〜33に供給され、
第二位ビットPAnがインハータ34に供給され、排他
的オアゲート33の出力X33およびインバータ315 4の出力134がデータセレクタ32の他方のデータ入
力端子に供給され、クロツク発生部IOの出力クロンク
Caがデータセレクタ32の選択端子に供給され、出力
クロックCaが高レベルになるときには、データセレク
タ32がら移相回路3lの出力データPSの最上位ビッ
トPSmおよびその次の位のビットである第二位ビット
PSnとして位相累算部20の出力データPAの最上位
ビッ}PAmおよび第二位ビットPAnが取り出されて
、これと出力データPAの第二位ビットPAnより下位
のビットが移相回路31の出力データPSとされ、すな
わち移相同路31の出力データPSとして位相累算部2
0の出力データPAがそのまま取り出され、出力クロッ
クCaが低レベルになるときには、データセレクタ32
から移相回路31の出力データPSの最上位ビン}PS
mおよび第二位ビットPSnとして排他的オアゲート3
3の出力X33およびインバータ34の出力丁34が取
り出されて、これと位相累算部2oの出力データPAの
第二位ビッh P A nより下位のビ16 ットが移相回路31の出力データPSとされる。
排他的オアゲート33の出力X33およびインバータ3
4の出力134は、第3図または第4図に示すように、
位相累算部20の出力データPAが0〜255の範囲内
にあり、その最上位ビットPAmおよび第二位ビットP
Anがともに論理Oになるときには、出力X33が論理
0、出力134が論理1になり、出力データPAが25
6〜511の範囲内にあり、その最上位ビッ}PAmが
論理O、第二位ビッ}PAnが論理1になるときには、
出力X33が論理1、出力I34が論理Oになり、出力
データPAが512〜767の範囲内にあり、その最上
位ビットPAmが論理l、第二位ビッ}PAnが論理O
になるときには、出力X33お・よび134がともに論
理1になり、出力データPAが768〜1023の範囲
内にあり、その最上位ビットPAmおよび第二位ビット
PAnがともに論理1になるときには、出力X33およ
びI34がともに論理0になる。ただし、上述したよう
にi=8にされる場合には実際上は位相累算部20の出
力データPAはOから1016まで128 1りに変化
するだけである。
4の出力134は、第3図または第4図に示すように、
位相累算部20の出力データPAが0〜255の範囲内
にあり、その最上位ビットPAmおよび第二位ビットP
Anがともに論理Oになるときには、出力X33が論理
0、出力134が論理1になり、出力データPAが25
6〜511の範囲内にあり、その最上位ビッ}PAmが
論理O、第二位ビッ}PAnが論理1になるときには、
出力X33が論理1、出力I34が論理Oになり、出力
データPAが512〜767の範囲内にあり、その最上
位ビットPAmが論理l、第二位ビッ}PAnが論理O
になるときには、出力X33お・よび134がともに論
理1になり、出力データPAが768〜1023の範囲
内にあり、その最上位ビットPAmおよび第二位ビット
PAnがともに論理1になるときには、出力X33およ
びI34がともに論理0になる。ただし、上述したよう
にi=8にされる場合には実際上は位相累算部20の出
力データPAはOから1016まで128 1りに変化
するだけである。
したがって、移相回路31の出力データPSは、出力ク
ロックCaが高レベルになるときには位相累算部20の
出力データPAそのものになるのに対して、出力クロン
クCaが低レベルになるときには位相累算部20の出力
データPAに対して時間的に出力デークPAの変化の繰
り返し周!IJITLの1/4だけ進んだものになる。
ロックCaが高レベルになるときには位相累算部20の
出力データPAそのものになるのに対して、出力クロン
クCaが低レベルになるときには位相累算部20の出力
データPAに対して時間的に出力デークPAの変化の繰
り返し周!IJITLの1/4だけ進んだものになる。
正弦波メモリ35は、0°から360°までの範囲内の
等間隔の例えば1024の角度に対する正弦値が、それ
ぞれディジタルデータとして、その角度に対応したアド
レスに格納されたもので、移相回路3lの出力データP
Sが、そのアドレスデータとして正弦波メモリ35に供
給されて、正弦波メモリ35から、そのディジタルデー
タが順次読み出される。
等間隔の例えば1024の角度に対する正弦値が、それ
ぞれディジタルデータとして、その角度に対応したアド
レスに格納されたもので、移相回路3lの出力データP
Sが、そのアドレスデータとして正弦波メモリ35に供
給されて、正弦波メモリ35から、そのディジタルデー
タが順次読み出される。
したがって、正弦波メモリ35からは、その出力データ
SXとして、出力クロックCaが高レベルになるときに
は、ある位相の正弦波信号に対応する正弦波データが読
み出されるとともに、出力クロックCaが低レベルにな
るときには、上記の正弦波信号に対して90゜位相の進
んだ正弦波信号に対応する正弦波データが読み出される
。
SXとして、出力クロックCaが高レベルになるときに
は、ある位相の正弦波信号に対応する正弦波データが読
み出されるとともに、出力クロックCaが低レベルにな
るときには、上記の正弦波信号に対して90゜位相の進
んだ正弦波信号に対応する正弦波データが読み出される
。
この正弦波メモリ35の出力データSXの出力クロック
Caが高レベルになるときにおける正弦波データが出力
クロソクcbの立ち上がりによってラッチ回路36にラ
ッチされ、さらにラッチ回路36の出力データが出力ク
ロシクCaの立ち上がりにおいてラッチ回路37にラッ
チされて、ランチ回路37から、ある位相の正弦波信号
に対応する正弦波データSDが得られるとともに、正弦
波メモリ35の出力データSxの出力クロックCaが低
レベルになるときにおける正弦波データが出力クロソク
Caの立ち上がりによってラッチ回路38にラッチされ
て、ラッチ回路38から、DA変換された後の正弦波信
号でみて上記の正弦波データSDに対して90’位相の
進んだ余弦波データCDが得られる。
Caが高レベルになるときにおける正弦波データが出力
クロソクcbの立ち上がりによってラッチ回路36にラ
ッチされ、さらにラッチ回路36の出力データが出力ク
ロシクCaの立ち上がりにおいてラッチ回路37にラッ
チされて、ランチ回路37から、ある位相の正弦波信号
に対応する正弦波データSDが得られるとともに、正弦
波メモリ35の出力データSxの出力クロックCaが低
レベルになるときにおける正弦波データが出力クロソク
Caの立ち上がりによってラッチ回路38にラッチされ
て、ラッチ回路38から、DA変換された後の正弦波信
号でみて上記の正弦波データSDに対して90’位相の
進んだ余弦波データCDが得られる。
DA変換部40は、データ発生部30のラッチ19
回路37から得られる上記の正弦波データSDをDA変
換して試験用正弦波信号TSを得、その試験用正弦波信
号TSを被測定物1に供給するもので、具体的には、正
弦波データSDがDA変換器41に供給されてDA変換
器41から正弦波信号が得られ、その正弦波信号がロー
パスフィルタ42を通して取り出されて増幅回路43に
おいて増幅されたのち減衰回路44において適切なレベ
ルにされることにより減衰回路44から試験用正弦波信
号TSが得られ、その試験用正弦波信号TSが試験回路
部50に接続された被測定物1に供給される。試験用正
弦波信号TSの周波数は、上述した位相累算部20の出
力データPAの変化の繰り返し周波数ftに一致し、上
述したようにm一1000にされ、かつi=8にされる
ときには8Hzになる。
換して試験用正弦波信号TSを得、その試験用正弦波信
号TSを被測定物1に供給するもので、具体的には、正
弦波データSDがDA変換器41に供給されてDA変換
器41から正弦波信号が得られ、その正弦波信号がロー
パスフィルタ42を通して取り出されて増幅回路43に
おいて増幅されたのち減衰回路44において適切なレベ
ルにされることにより減衰回路44から試験用正弦波信
号TSが得られ、その試験用正弦波信号TSが試験回路
部50に接続された被測定物1に供給される。試験用正
弦波信号TSの周波数は、上述した位相累算部20の出
力データPAの変化の繰り返し周波数ftに一致し、上
述したようにm一1000にされ、かつi=8にされる
ときには8Hzになる。
試験回路部50は、この例においては、端子51および
52を有して、被測定物1の入力端ないし一端が端子5
1に接続され、被測定物1の出力端ないし他端が端子5
2に接続されるとともに、20 切替スイッチ53,54,55、バッフプ56,57、
差動増幅回路58および電流電圧変換回路59を有して
、被測定物1の伝達特性を測定するために切替スイッチ
53〜55を端子53g〜55g側に切り替える場合に
は、被測定物1の入力電圧である試験用正弦波信号TS
がバッファ56を介して切替スイッチ53から一方の被
検波信号Aとして取り出されるとともに、被測定物1の
出力電圧がバッファ57を介して切替スイッチ54から
他方の被検波信号Bとして取り出され、被測定物1のイ
ンピーダンスを測定するために切替スイッチ53〜55
を端子53i〜55i側に切り替える場合には、被測定
物1の入力電圧である試験用正弦波信号TSおよび被測
定物lの出力電圧がバッファ56および57を介して差
動増幅回路58に供給されることによって、被測定物1
の入力電圧と出力電圧の差、すなわち被測定物1の両端
間の電圧が差動増幅回路58から得られて切替スイッチ
53から一方の被検波信号Aとして取り出されるととも
に、被測定物1の出力電流が電流電圧変換回路59に供
給されることによって、被測定物1の出力電流と電流電
圧変換回路59の帰還抵抗Rfの積で表される電圧、す
なわち被測定物1に流れる電流の検出電圧が電流電圧変
換回路59から得られて切替スイッチ54から他方の被
検波信号Bとして取り出される。
52を有して、被測定物1の入力端ないし一端が端子5
1に接続され、被測定物1の出力端ないし他端が端子5
2に接続されるとともに、20 切替スイッチ53,54,55、バッフプ56,57、
差動増幅回路58および電流電圧変換回路59を有して
、被測定物1の伝達特性を測定するために切替スイッチ
53〜55を端子53g〜55g側に切り替える場合に
は、被測定物1の入力電圧である試験用正弦波信号TS
がバッファ56を介して切替スイッチ53から一方の被
検波信号Aとして取り出されるとともに、被測定物1の
出力電圧がバッファ57を介して切替スイッチ54から
他方の被検波信号Bとして取り出され、被測定物1のイ
ンピーダンスを測定するために切替スイッチ53〜55
を端子53i〜55i側に切り替える場合には、被測定
物1の入力電圧である試験用正弦波信号TSおよび被測
定物lの出力電圧がバッファ56および57を介して差
動増幅回路58に供給されることによって、被測定物1
の入力電圧と出力電圧の差、すなわち被測定物1の両端
間の電圧が差動増幅回路58から得られて切替スイッチ
53から一方の被検波信号Aとして取り出されるととも
に、被測定物1の出力電流が電流電圧変換回路59に供
給されることによって、被測定物1の出力電流と電流電
圧変換回路59の帰還抵抗Rfの積で表される電圧、す
なわち被測定物1に流れる電流の検出電圧が電流電圧変
換回路59から得られて切替スイッチ54から他方の被
検波信号Bとして取り出される。
乗算型DA変換部60は、この例においては、4個の乗
算型DA変換器61〜64によって構或され、乗算型D
A変換器61において試験回路部50の切替スイッチ5
3から得られる一方の被検波信号Aをアナログ乗算入力
としてデータ発生部30のラッチ回路37から得られる
正弦波データSDがDA変換され、乗算型DA変換器6
2において被検波信号Aをアナログ乗算入力としてデー
タ発生部30のラッチ回路38から得られる余弦波デー
タCDがDA変換され、乗算型DA変換器63において
試験回路部50の切替スイッチ54から得られる他方の
被検波信号Bをアナログ乗算入力として正弦波データS
DがDA変換され、乗算型DA変換器64において被検
波信号Bをアナログ乗算入力として余弦波データCDが
DA変換される。
算型DA変換器61〜64によって構或され、乗算型D
A変換器61において試験回路部50の切替スイッチ5
3から得られる一方の被検波信号Aをアナログ乗算入力
としてデータ発生部30のラッチ回路37から得られる
正弦波データSDがDA変換され、乗算型DA変換器6
2において被検波信号Aをアナログ乗算入力としてデー
タ発生部30のラッチ回路38から得られる余弦波デー
タCDがDA変換され、乗算型DA変換器63において
試験回路部50の切替スイッチ54から得られる他方の
被検波信号Bをアナログ乗算入力として正弦波データS
DがDA変換され、乗算型DA変換器64において被検
波信号Bをアナログ乗算入力として余弦波データCDが
DA変換される。
信号発生部70は、この例においては、測定開始操作な
どによって得られる測定開始信号ST、クロック発生部
10の出力クロックCa,Cb、位相累算部20の出力
データPAおよびキャリー出力Ciこもとづいて測定開
始信号STの立ち上がりの直後の試験用正弦波信号TS
の半周期の期間において高レベル状態となる積分制御信
号Isを発生ずるもので、積分制御信号Isを得るRS
フリップフ口ップ71と、そのセット回路系およびリセ
ット回路系とによって構威される。
どによって得られる測定開始信号ST、クロック発生部
10の出力クロックCa,Cb、位相累算部20の出力
データPAおよびキャリー出力Ciこもとづいて測定開
始信号STの立ち上がりの直後の試験用正弦波信号TS
の半周期の期間において高レベル状態となる積分制御信
号Isを発生ずるもので、積分制御信号Isを得るRS
フリップフ口ップ71と、そのセット回路系およびリセ
ット回路系とによって構威される。
すなわち、セット回路系においては、端子81に得られ
る測定開始信号STがDフリップフロツプ82のクロツ
ク端子CKに供給され、Dフリップフロップ82のデー
タ端子Dに高レベルの電圧Hが供給されて、第3図また
は第4図に示すように測定開始信号STの立ち上がりに
おいてDフリップフロップ82の出力D82が立ち上が
り、このDフリップフロンプ82の出力D82がDフリ
23 ップフロップ83のデータ端子Dに供給され、Dフリ・
冫フ゜フロ・ンフ゜83のクロ・ンク端子CKにクロッ
ク発生部10の出力クロックcbが供給されて、第3図
または第4図に示すように測定開始信号STの立ち上が
りの直後の出力クロソクcbの立ち上がりにおいてDフ
リップフロップ83の出力D83が立ち上がり、このD
フリップフロップ83の出力D83とクロック発生部1
0の出力クロックCaがナンドゲート84に供給されて
、第3図または第4図に示すように測定開始信号STの
立ち上がりから一つ後または二つ後の出力クロックCa
の立ち上がりにおいてナンドゲート84の出力N84が
立ち下がり、このナンドゲート84の出力N84がイン
パータ85に供給されて、第3図または第4図に示すよ
うに測定開始信号STの立ち上がりから一つ後または二
つ後の出力クロックCaの立ち上がりにおいてインバー
タ85の出力I85が立ち上がり、このインバータ85
の出力I85が遅延回路86に供給されて、わずかに遅
延され、この遅延回路86の出力D86がDフ24 リップフロップ87のクロソク端子CKに供給され、D
フリップフロップ87のデータ端子Dに高レベルの電圧
Hが供給されて、第3図または第4図に示すように測定
開始信号STの立ち上がりから一つ後または二つ後の出
力クロックCaの立ち上がりからわずかに遅れた時点に
おいてDフリップフロップ87の出力D87が立ち上が
り、このDフリップフロップ87の出力D87がDフリ
ップフロップ88のデータ端子Dに供給され、Dフリッ
プフロップ88のクロック端子CKに出力クロックCa
が供給されて、第3図または第4図に示すように測定開
始信号STの立ち上がりから二つ後または三つ後の出力
クロックCaの立ち上がりにおいてDフリンブフロップ
88の出力D88が立ち上がり、このDフリップフロッ
プ88の出力D88がRSフリップフロップ71のセッ
ト端子Sに供給されて、第3図または第4図に示すよう
に測定開始信号STの立ち上がりから二つ後または三つ
後の出力クロックCaの立ち上がりにおいてRSフリッ
プフ口ップ71の出力である積分制御信号ISが高レベ
ルに立ち上がる。
る測定開始信号STがDフリップフロツプ82のクロツ
ク端子CKに供給され、Dフリップフロップ82のデー
タ端子Dに高レベルの電圧Hが供給されて、第3図また
は第4図に示すように測定開始信号STの立ち上がりに
おいてDフリップフロップ82の出力D82が立ち上が
り、このDフリップフロンプ82の出力D82がDフリ
23 ップフロップ83のデータ端子Dに供給され、Dフリ・
冫フ゜フロ・ンフ゜83のクロ・ンク端子CKにクロッ
ク発生部10の出力クロックcbが供給されて、第3図
または第4図に示すように測定開始信号STの立ち上が
りの直後の出力クロソクcbの立ち上がりにおいてDフ
リップフロップ83の出力D83が立ち上がり、このD
フリップフロップ83の出力D83とクロック発生部1
0の出力クロックCaがナンドゲート84に供給されて
、第3図または第4図に示すように測定開始信号STの
立ち上がりから一つ後または二つ後の出力クロックCa
の立ち上がりにおいてナンドゲート84の出力N84が
立ち下がり、このナンドゲート84の出力N84がイン
パータ85に供給されて、第3図または第4図に示すよ
うに測定開始信号STの立ち上がりから一つ後または二
つ後の出力クロックCaの立ち上がりにおいてインバー
タ85の出力I85が立ち上がり、このインバータ85
の出力I85が遅延回路86に供給されて、わずかに遅
延され、この遅延回路86の出力D86がDフ24 リップフロップ87のクロソク端子CKに供給され、D
フリップフロップ87のデータ端子Dに高レベルの電圧
Hが供給されて、第3図または第4図に示すように測定
開始信号STの立ち上がりから一つ後または二つ後の出
力クロックCaの立ち上がりからわずかに遅れた時点に
おいてDフリップフロップ87の出力D87が立ち上が
り、このDフリップフロップ87の出力D87がDフリ
ップフロップ88のデータ端子Dに供給され、Dフリッ
プフロップ88のクロック端子CKに出力クロックCa
が供給されて、第3図または第4図に示すように測定開
始信号STの立ち上がりから二つ後または三つ後の出力
クロックCaの立ち上がりにおいてDフリンブフロップ
88の出力D88が立ち上がり、このDフリップフロッ
プ88の出力D88がRSフリップフロップ71のセッ
ト端子Sに供給されて、第3図または第4図に示すよう
に測定開始信号STの立ち上がりから二つ後または三つ
後の出力クロックCaの立ち上がりにおいてRSフリッ
プフ口ップ71の出力である積分制御信号ISが高レベ
ルに立ち上がる。
なお、遅延回路86の出力D86および積分制御信号I
sがオアゲート89に供給され、オアゲート89の出力
R89がDフリップフロップ82のリセット端子Rに供
給されて、遅延回路86の出力D86の立ち上がり、お
よび積分制御信号・ISの立ち上がりにおいてDフリッ
プフロンプ82がリセットされるとともに、積分制御信
号IsがDフリップフロップ87のリセット端子Rに供
給されて、積分制御信号ISの立ち上がりにおいてDフ
リップフロップ87がリセットされる。
sがオアゲート89に供給され、オアゲート89の出力
R89がDフリップフロップ82のリセット端子Rに供
給されて、遅延回路86の出力D86の立ち上がり、お
よび積分制御信号・ISの立ち上がりにおいてDフリッ
プフロンプ82がリセットされるとともに、積分制御信
号IsがDフリップフロップ87のリセット端子Rに供
給されて、積分制御信号ISの立ち上がりにおいてDフ
リップフロップ87がリセットされる。
リセット回路系においては、位相累算部20の出力デー
タPAの上述したナンドゲート84の出力N84の立ち
上がり時点におけるデータがナンドゲート84の出力N
84によってラッチ回路91にラッチされ、そのラッチ
回路91の出力データPBの最上位ビットPBmがイン
バータ92に供給され、そのインバータ92の出力PC
rr+ヲ最上位ビットとし、ラッチ回路91の出力デー
タPBの最上位ビットPBmより下位のビットを最上位
ビットPCmより下位のビットとする出力データPCが
データ比較回路93の一方のデータ入力端子に供給され
るとともに、位相累算部20の出力データPAがデータ
比較回路93の他方のデータ入力端子に供給されて、デ
ータ比較回路93の出力CXとして、出力データPAが
出力データPCと等しいか出力データPCより大きいと
きには高レベルとなり、出力デークPAが出力データP
Cより小さいときには低レベルとなる信号が得られる。
タPAの上述したナンドゲート84の出力N84の立ち
上がり時点におけるデータがナンドゲート84の出力N
84によってラッチ回路91にラッチされ、そのラッチ
回路91の出力データPBの最上位ビットPBmがイン
バータ92に供給され、そのインバータ92の出力PC
rr+ヲ最上位ビットとし、ラッチ回路91の出力デー
タPBの最上位ビットPBmより下位のビットを最上位
ビットPCmより下位のビットとする出力データPCが
データ比較回路93の一方のデータ入力端子に供給され
るとともに、位相累算部20の出力データPAがデータ
比較回路93の他方のデータ入力端子に供給されて、デ
ータ比較回路93の出力CXとして、出力データPAが
出力データPCと等しいか出力データPCより大きいと
きには高レベルとなり、出力デークPAが出力データP
Cより小さいときには低レベルとなる信号が得られる。
第3図は、出力データPAが16になる期間内の出力ク
ロソクCaが高レベルになる期間内において測定開始信
号STが立ち上がり、出力データPAが24になる期間
内においてナンドゲート84の出力N84が立ち上がる
ことによって、出力データPBがナンドゲート84の出
力N84の立ち上がり以降において24になり、出力デ
ータPCがナンドゲート84の出力N84の立ち上がり
以降において536になり、データ比較回路93の出力
Cxが、出力データPAが0から528までの27 値になる期間においては低レベルになり、出力データP
Aが536から1016までの値になる期間においては
高レベルになる場合であり、第4図は、出力データPA
が520になる期間内の出力クロックCaが低レベルに
なる期間内において測定開始信号STが立ち上がり、出
力データPAが536になる期間内においてナンドゲー
ト84の出力N84が立ち上がることによって、出力デ
ータPBがナンドゲート84の出力N84の立ち上がり
以降において536になり、出力データPCがナンドゲ
ート84の出力N84の立ち上がり以降において24に
なり、データ比較回路93の出力CXが、出力データP
Aが0から16までの値になる期間においては低レベル
になり、出力データPAが24から1016までの値に
なる期間においては高レベルになる場合である。
ロソクCaが高レベルになる期間内において測定開始信
号STが立ち上がり、出力データPAが24になる期間
内においてナンドゲート84の出力N84が立ち上がる
ことによって、出力データPBがナンドゲート84の出
力N84の立ち上がり以降において24になり、出力デ
ータPCがナンドゲート84の出力N84の立ち上がり
以降において536になり、データ比較回路93の出力
Cxが、出力データPAが0から528までの27 値になる期間においては低レベルになり、出力データP
Aが536から1016までの値になる期間においては
高レベルになる場合であり、第4図は、出力データPA
が520になる期間内の出力クロックCaが低レベルに
なる期間内において測定開始信号STが立ち上がり、出
力データPAが536になる期間内においてナンドゲー
ト84の出力N84が立ち上がることによって、出力デ
ータPBがナンドゲート84の出力N84の立ち上がり
以降において536になり、出力データPCがナンドゲ
ート84の出力N84の立ち上がり以降において24に
なり、データ比較回路93の出力CXが、出力データP
Aが0から16までの値になる期間においては低レベル
になり、出力データPAが24から1016までの値に
なる期間においては高レベルになる場合である。
さらに、リセット回路系においては、位相累算部20の
キャリー出力CAがDフリップフロップ94のクロック
端子CKに供給され、Dフリップフロップ94のデータ
端子Dに高レベルの電圧H28 が供給され、上述したインバータ85の出力I85がD
フリップフロップ94のリセット端子Rに供給されて、
第3図または第4図に示すように位相累算部20の出力
データPAがOになる時点においてDクリップフロップ
94の出力D94が立ち上がるとともに、測定開始信号
STの立ち上がりから一つ後または二つ後の出力クロッ
クCaの立ち上がり時点においてDフリップフロップ9
4の出力D94が立ち下がり、このDフリップフロップ
94の出力D94と上述したインバータ92の出力PC
mがオアゲート95に供給され、このオアゲート95の
出力R95と上述したデータ比較回路93の出力CXが
アンドゲート96に供給されて、第3図または第4図に
示すように出力データPAが出力データPCと等しくな
る時点においてアンドゲート96の出力A96が立ち上
がり、このアンドゲート96の出力A96がDフリツプ
フロップ97のデータ端子Dに供給され、Dフリソブフ
ロップ97のクロック端子CKに出力クロックCaが供
給されて、第3図または第4図に示すように出力デーク
PAが出力データPCより大きくなる時点においてDフ
リップフロップ97の出力D97が立ち上がり、このD
フリッププロップ97の出力D97がRSフリップフロ
ップ71のリセット端子Rに供給されて、第3図または
第4図に示すように出力データPAが出力データPCよ
り大きくなる時点においてRSフリップフロップ71の
出力である積分制御信号ISが低レベルに立ち下がる。
キャリー出力CAがDフリップフロップ94のクロック
端子CKに供給され、Dフリップフロップ94のデータ
端子Dに高レベルの電圧H28 が供給され、上述したインバータ85の出力I85がD
フリップフロップ94のリセット端子Rに供給されて、
第3図または第4図に示すように位相累算部20の出力
データPAがOになる時点においてDクリップフロップ
94の出力D94が立ち上がるとともに、測定開始信号
STの立ち上がりから一つ後または二つ後の出力クロッ
クCaの立ち上がり時点においてDフリップフロップ9
4の出力D94が立ち下がり、このDフリップフロップ
94の出力D94と上述したインバータ92の出力PC
mがオアゲート95に供給され、このオアゲート95の
出力R95と上述したデータ比較回路93の出力CXが
アンドゲート96に供給されて、第3図または第4図に
示すように出力データPAが出力データPCと等しくな
る時点においてアンドゲート96の出力A96が立ち上
がり、このアンドゲート96の出力A96がDフリツプ
フロップ97のデータ端子Dに供給され、Dフリソブフ
ロップ97のクロック端子CKに出力クロックCaが供
給されて、第3図または第4図に示すように出力デーク
PAが出力データPCより大きくなる時点においてDフ
リップフロップ97の出力D97が立ち上がり、このD
フリッププロップ97の出力D97がRSフリップフロ
ップ71のリセット端子Rに供給されて、第3図または
第4図に示すように出力データPAが出力データPCよ
り大きくなる時点においてRSフリップフロップ71の
出力である積分制御信号ISが低レベルに立ち下がる。
したがって、第3図または第4図から明らかなように、
積分制御信号Isは、測定開始信号STの立ち上がりの
直後における、位相累算部20の出力データPAの変化
の繰り返し周MTtの1/2の、すなわちDA変換部4
0から被測定物1に供給される試験用正弦波信号TSの
半周期の期間Piにおいて高レベルになる。
積分制御信号Isは、測定開始信号STの立ち上がりの
直後における、位相累算部20の出力データPAの変化
の繰り返し周MTtの1/2の、すなわちDA変換部4
0から被測定物1に供給される試験用正弦波信号TSの
半周期の期間Piにおいて高レベルになる。
なお、上述したインバータ85の出力T85がDフリッ
プフロップ97のリセット端子Rに供給されて、インバ
ータ85の出力I85の立ち上がりにおいてDフリップ
フロップ97がリセットされる。
プフロップ97のリセット端子Rに供給されて、インバ
ータ85の出力I85の立ち上がりにおいてDフリップ
フロップ97がリセットされる。
積分回路部110は、この例においては、乗算型DA変
換部60が4個の乗算型DA変換器61〜64によって
構威されることに対応して4個の積分回路111〜11
4によって構威され、それぞれの積分回路111〜11
4の入力側には積分制御スイノチS】〜S4が設けられ
て、これに上述した信号発生部70のRSフリップフロ
ップ7Iの出力の積分制御信号rsが供給され、積分制
御信号Isが高レベルになる上述した試験用正弦波信号
TSの半周期の期間Piにおいて、積分制御スイッチ3
1〜S4がオンにされることによって乗算型DA変換器
61〜64の出力信号が積分回8111〜114におい
て積分される。
換部60が4個の乗算型DA変換器61〜64によって
構威されることに対応して4個の積分回路111〜11
4によって構威され、それぞれの積分回路111〜11
4の入力側には積分制御スイノチS】〜S4が設けられ
て、これに上述した信号発生部70のRSフリップフロ
ップ7Iの出力の積分制御信号rsが供給され、積分制
御信号Isが高レベルになる上述した試験用正弦波信号
TSの半周期の期間Piにおいて、積分制御スイッチ3
1〜S4がオンにされることによって乗算型DA変換器
61〜64の出力信号が積分回8111〜114におい
て積分される。
積分制御信号ISは制御部120にも供給され、期間P
iの直後において制御部120からの制御信号SHによ
って積分回路111〜114の出力信号がサンプルホー
ルド部130を構戊するサンプルホールド回路131〜
134において同時にサンプルホールドされ、その後、
サンプルホール31 ド回路131〜134の出力信号がAD変換部l40を
構或するAD変換器141〜144において同時にAD
変換され、そのAD変換器141〜144の出力データ
が演算部150において演算されて被測定物lの伝達特
性またはインピーダンスについての測定結果が得られ、
その測定結果が表示部160において表示される。
iの直後において制御部120からの制御信号SHによ
って積分回路111〜114の出力信号がサンプルホー
ルド部130を構戊するサンプルホールド回路131〜
134において同時にサンプルホールドされ、その後、
サンプルホール31 ド回路131〜134の出力信号がAD変換部l40を
構或するAD変換器141〜144において同時にAD
変換され、そのAD変換器141〜144の出力データ
が演算部150において演算されて被測定物lの伝達特
性またはインピーダンスについての測定結果が得られ、
その測定結果が表示部160において表示される。
なお、積分回路111〜114にはリセットスイッチR
1〜R4が設げられ、サンプルホールド回路131〜1
34に積分回路111〜114の出力信号がザンブルホ
ールドされた直後において、制御部120からのリセッ
ト信号RSによってリセットスイッチR1〜R4が瞬間
的にオンにされることにより積分回路111〜114が
初期化されて次の積分に備えられる。
1〜R4が設げられ、サンプルホールド回路131〜1
34に積分回路111〜114の出力信号がザンブルホ
ールドされた直後において、制御部120からのリセッ
ト信号RSによってリセットスイッチR1〜R4が瞬間
的にオンにされることにより積分回路111〜114が
初期化されて次の積分に備えられる。
従来の技術の項に示したように、一般に、被測定物1の
入力電圧および出力電圧は(1)式および(2)式で表
され、被測定物1の両端間の電圧および被測定物lに流
れる電流は(8)式および(9)式で表され、被測定物
1の伝達特性およびインピーダンスは(3)32 式および00)式で表されるが、この発明の上述した例
の測定装置においては、試験用正弦波信号TSの角周波
数をωとすると、データ発生部30の出力の正弦波デー
タSDおよび余弦波データCDがDA変換されて得られ
る正弦波信号および余弦波信号はそれぞれsinωtお
よびcosωtで表され、被測定物Iの入力電圧または
被測定物1の両端間の電圧に相当する被検波信号Aの振
幅をa、位相をφとすると、被検波信号Aはa−sin
(ωt+φ)で表されるので、期間P1が試験用正弦波
信号TSのある位相角αの時点から試験用正弦波信号T
Sの半周期として、乗算型DA変換器61.62の出力
信号が期間Piにおいて積分された後の積分回路111
,112の出力信号Ra,Taは、2ω 2ω となり、被測定物1の出力電圧または被測定物1に流れ
る電流に相当する被検波信号Bの振幅をb、位相をθと
すると、被検波信号Bはb−sin(ωt+θ)で表さ
れるので、同様に、乗算型DA変換器63.64の出力
信号が期間Piにおいて積分された後の積分回路113
,114の出力信号Rb,Ibは、 b Rb−−cosθ ・(13)2ω b Ib一−sinθ ・Q4)2ω となり、出力信号Ra,Ia,Rb,Ibは(4),(
5), (6), (7)式のRin, Tin,
Rou, Iouの1/2nになるだけであるので
、出力信号Ra,Ia,Rb,rbは被測定物1の伝達
特性を示す(3)式のRin, I in, Ro
u, I ouまたは被測定物1のインピーダンスを
示す00)式のRv,Iv,Ri,IiのヘクI・ル検
波出力となり、演算部150において出力信号Ra,l
a,Rb,Tbが(3)式のRin1in Rou
Iouまたは00)式のRv,Iv,Ri1iである
として(3)式または00)式の演算がなされることに
よって被測定物1の伝達特性またはインピーダンスが求
められる。
入力電圧および出力電圧は(1)式および(2)式で表
され、被測定物1の両端間の電圧および被測定物lに流
れる電流は(8)式および(9)式で表され、被測定物
1の伝達特性およびインピーダンスは(3)32 式および00)式で表されるが、この発明の上述した例
の測定装置においては、試験用正弦波信号TSの角周波
数をωとすると、データ発生部30の出力の正弦波デー
タSDおよび余弦波データCDがDA変換されて得られ
る正弦波信号および余弦波信号はそれぞれsinωtお
よびcosωtで表され、被測定物Iの入力電圧または
被測定物1の両端間の電圧に相当する被検波信号Aの振
幅をa、位相をφとすると、被検波信号Aはa−sin
(ωt+φ)で表されるので、期間P1が試験用正弦波
信号TSのある位相角αの時点から試験用正弦波信号T
Sの半周期として、乗算型DA変換器61.62の出力
信号が期間Piにおいて積分された後の積分回路111
,112の出力信号Ra,Taは、2ω 2ω となり、被測定物1の出力電圧または被測定物1に流れ
る電流に相当する被検波信号Bの振幅をb、位相をθと
すると、被検波信号Bはb−sin(ωt+θ)で表さ
れるので、同様に、乗算型DA変換器63.64の出力
信号が期間Piにおいて積分された後の積分回路113
,114の出力信号Rb,Ibは、 b Rb−−cosθ ・(13)2ω b Ib一−sinθ ・Q4)2ω となり、出力信号Ra,Ia,Rb,Ibは(4),(
5), (6), (7)式のRin, Tin,
Rou, Iouの1/2nになるだけであるので
、出力信号Ra,Ia,Rb,rbは被測定物1の伝達
特性を示す(3)式のRin, I in, Ro
u, I ouまたは被測定物1のインピーダンスを
示す00)式のRv,Iv,Ri,IiのヘクI・ル検
波出力となり、演算部150において出力信号Ra,l
a,Rb,Tbが(3)式のRin1in Rou
Iouまたは00)式のRv,Iv,Ri1iである
として(3)式または00)式の演算がなされることに
よって被測定物1の伝達特性またはインピーダンスが求
められる。
そして、このように乗算型DA変換器61〜64の出力
信号がそれぞれ積分制御信号Isが高レベルになる試験
用正弦波信号TSの半周期の期間Piにおいて積分され
ることによって被検波信号A,Bがヘクトル検波される
ので、例えば上述した8 H zというように試験用正
弦波信号TSの周波数ftが低くされる場合においても
被測定物1の伝達特性またはインピーダンスを短時間の
うちに高速で測定することができる。
信号がそれぞれ積分制御信号Isが高レベルになる試験
用正弦波信号TSの半周期の期間Piにおいて積分され
ることによって被検波信号A,Bがヘクトル検波される
ので、例えば上述した8 H zというように試験用正
弦波信号TSの周波数ftが低くされる場合においても
被測定物1の伝達特性またはインピーダンスを短時間の
うちに高速で測定することができる。
また、被検波信号A, Bと検波用信号としての正弦
波信号および余弦波信号がアナログ乗算され35 る代わりに、乗算型DA変換器61〜64において被検
波信号A,Bをアナログ乗算入力として正弦波データS
Dおよび余弦波データCDがそれぞれDA変換されるの
で、十分な測定精度を得ることができる。
波信号および余弦波信号がアナログ乗算され35 る代わりに、乗算型DA変換器61〜64において被検
波信号A,Bをアナログ乗算入力として正弦波データS
Dおよび余弦波データCDがそれぞれDA変換されるの
で、十分な測定精度を得ることができる。
さらに、上述した例においては、期間Piの直後におい
て積分回路111〜114の出力信号がサンプルホール
ド回路131〜134において同時にサンプルホールド
され、その直後において積分回路111〜114のリセ
ットスイッチR1〜R4が瞬間的にオンにされて次の積
分に備えられるとともに、サンプルホールド回路13{
〜134の出力信号がAD変換器141〜144におい
て同時にAD変換されるので、より高速の測定を行うこ
とができる。
て積分回路111〜114の出力信号がサンプルホール
ド回路131〜134において同時にサンプルホールド
され、その直後において積分回路111〜114のリセ
ットスイッチR1〜R4が瞬間的にオンにされて次の積
分に備えられるとともに、サンプルホールド回路13{
〜134の出力信号がAD変換器141〜144におい
て同時にAD変換されるので、より高速の測定を行うこ
とができる。
ただし、第5図に示すように、AD変換部140が1個
のAD変換器によって構威されるとともに、そのAD変
換部140とサンプルホールド回路131〜134との
間に選択スイッチ170が設けられ、制御部120から
の切替信号SWによ36 って選択スイッチ170が順次切り替えられてサンプル
ホールド回路131〜134の出力信号がAD変換部1
40において順次AD変換されるようにしてもよい。
のAD変換器によって構威されるとともに、そのAD変
換部140とサンプルホールド回路131〜134との
間に選択スイッチ170が設けられ、制御部120から
の切替信号SWによ36 って選択スイッチ170が順次切り替えられてサンプル
ホールド回路131〜134の出力信号がAD変換部1
40において順次AD変換されるようにしてもよい。
また、第6図に示すように、サンプルホールド部が設け
られず、AD変換部140が1個のAD変換器によって
構或されるとともに、そのAD変換部140と積分回路
111〜114との間に選択スイッチ170が設けられ
、上述した期間Piの直後において選択スイッチ170
が順次切り替えられて積分回路111〜114の出力信
号がAD変換部140において順次AD変換され、その
後、積分回路111〜114のリセットスイッチR1〜
R4が瞬間的にオンにされるようにしてもよい。
られず、AD変換部140が1個のAD変換器によって
構或されるとともに、そのAD変換部140と積分回路
111〜114との間に選択スイッチ170が設けられ
、上述した期間Piの直後において選択スイッチ170
が順次切り替えられて積分回路111〜114の出力信
号がAD変換部140において順次AD変換され、その
後、積分回路111〜114のリセットスイッチR1〜
R4が瞬間的にオンにされるようにしてもよい。
上述した例は、測定開始信号STの立ち上がりの直後に
おける試験用正弦波信号TSの半周期の期間Piにおい
て、積分制御信号■Sが高レベルになり、積分制御スイ
ッチS1〜S4がオンにされて乗算型DA変換器61〜
64の出力信号が積分回路111〜114において積分
されるので、より高速の測定を行うことができるが、信
号発生部70に積分開始時点を決める設定された値のデ
ータが与えられて、このデータと位相累算部20の出力
データPAが上述したデータ比較回路93と同様の構或
のデータ比較回路において比較され、両者が一致した時
点において積分制御信号Isが高レベルに立ち上がると
ともに、その時点から試験用正弦波信号TSの半周期を
経過した時点において積分制御信号Isが低レベルに立
ち下がるようにして、乗算型DA変換器61〜64の出
力信号の積分期間の試験用正弦波信号TSに対する位相
を設定することもでき、その場合には、例えば、試験用
正弦波信号TSの正の半サイクルと負の半サイクルで試
験用正弦波信号TSの振幅を変えて、その正の半サイク
ルが被測定物1に供給されたときと負の半サイクルが被
測定物工に供給されたときの被測定物1の伝達特性また
はインピーダンスの違いの有無ないし態様を観測するこ
とができる。
おける試験用正弦波信号TSの半周期の期間Piにおい
て、積分制御信号■Sが高レベルになり、積分制御スイ
ッチS1〜S4がオンにされて乗算型DA変換器61〜
64の出力信号が積分回路111〜114において積分
されるので、より高速の測定を行うことができるが、信
号発生部70に積分開始時点を決める設定された値のデ
ータが与えられて、このデータと位相累算部20の出力
データPAが上述したデータ比較回路93と同様の構或
のデータ比較回路において比較され、両者が一致した時
点において積分制御信号Isが高レベルに立ち上がると
ともに、その時点から試験用正弦波信号TSの半周期を
経過した時点において積分制御信号Isが低レベルに立
ち下がるようにして、乗算型DA変換器61〜64の出
力信号の積分期間の試験用正弦波信号TSに対する位相
を設定することもでき、その場合には、例えば、試験用
正弦波信号TSの正の半サイクルと負の半サイクルで試
験用正弦波信号TSの振幅を変えて、その正の半サイク
ルが被測定物1に供給されたときと負の半サイクルが被
測定物工に供給されたときの被測定物1の伝達特性また
はインピーダンスの違いの有無ないし態様を観測するこ
とができる。
なお、データ発生部30においては、移相回路31が設
けられる代わりに余弦波メモリが設けられ、位相累算部
20の出力データPAが、そのまま正弦波メモリ35お
よび上記の余弦波メモリに、それぞれのアドレスデータ
として供給されて、正弦波メモリ35および上記の余弦
波メモリから、それぞれ上述した正弦波データSDおよ
び余弦波データCDが読み出されるようにしてもよい。
けられる代わりに余弦波メモリが設けられ、位相累算部
20の出力データPAが、そのまま正弦波メモリ35お
よび上記の余弦波メモリに、それぞれのアドレスデータ
として供給されて、正弦波メモリ35および上記の余弦
波メモリから、それぞれ上述した正弦波データSDおよ
び余弦波データCDが読み出されるようにしてもよい。
また、この発明は、伝達特性とインピーダンスに限らず
、アドごタンス、キャパシタンス、インダクタンスなど
を測定する場合にも適用することができ、乗算型DA変
換部60および積分回路部110は、その被測定物1に
ついての測定事項によっては、2個の乗算型DA変換器
および2個の積分回路を有し、一方の乗算型DA変換器
において一方の被検波信号Aをアナログ乗算入力として
正弦波データSDまたは余弦波データCDがDA変換さ
れ、その一方の乗算型DA変換器の出力信号が一方の積
分回路において積分されるとともに、他方の乗算型DA
変換器において他方の被検波信号Bをアナログ乗算入力
として余弦波データCDまたは正弦波デークSDがDA
変換され、その他方の乗算型DA変換器の出力信号が他
方の積分回路において積分されるものでよい。
、アドごタンス、キャパシタンス、インダクタンスなど
を測定する場合にも適用することができ、乗算型DA変
換部60および積分回路部110は、その被測定物1に
ついての測定事項によっては、2個の乗算型DA変換器
および2個の積分回路を有し、一方の乗算型DA変換器
において一方の被検波信号Aをアナログ乗算入力として
正弦波データSDまたは余弦波データCDがDA変換さ
れ、その一方の乗算型DA変換器の出力信号が一方の積
分回路において積分されるとともに、他方の乗算型DA
変換器において他方の被検波信号Bをアナログ乗算入力
として余弦波データCDまたは正弦波デークSDがDA
変換され、その他方の乗算型DA変換器の出力信号が他
方の積分回路において積分されるものでよい。
「発明の効果」
上述したように、この発明によれば、試験用正弦波信号
の周波数が低くされる場合においても伝達特性やインピ
ーダンスなどを短時間のうちに高速で測定することがで
きるとともに、十分な測定精度を得ることができる。
の周波数が低くされる場合においても伝達特性やインピ
ーダンスなどを短時間のうちに高速で測定することがで
きるとともに、十分な測定精度を得ることができる。
第1図および第2図は、この発明の測定装置の一例を示
す系統図、第3図および第4図は、その動作の説明に供
するタイムチャート、第5図および第6図は、それぞれ
、この発明の測定装置の一部の他の例を示す系統図、第
7図は、従来の測定装置の一例を示す系統図、第8図は
、その動作の説明に供するタイムチャートである。
す系統図、第3図および第4図は、その動作の説明に供
するタイムチャート、第5図および第6図は、それぞれ
、この発明の測定装置の一部の他の例を示す系統図、第
7図は、従来の測定装置の一例を示す系統図、第8図は
、その動作の説明に供するタイムチャートである。
Claims (1)
- (1)クロック発生部と、 このクロック発生部の出力クロックの1パルスごとに設
定された値の位相増分データを累積加算する位相累算部
と、 この位相累算部の出力データによって正弦波データおよ
び余弦波データを出力するデータ発生部と、 上記正弦波データをDA変換して試験用正弦波信号を得
、その試験用正弦波信号を被測定物に供給するDA変換
部と、 上記試験用正弦波信号が上記被測定物に供給されること
によって上記被測定物についての測定事項に応じた二つ
の被検波信号が得られる試験回路部と、 上記それぞれの被検波信号をアナログ乗算入力として上
記正弦波データおよび上記余弦波データをそれぞれDA
変換する乗算型DA変換部と、 上記試験用正弦波信号の半周期の期間において所定レベ
ル状態となる積分制御信号を発生する信号発生部と、 上記乗算型DA変換部の複数の出力信号をそれぞれ上記
積分制御信号が上記所定レベル状態となる期間において
積分する積分回路部と、この積分回路部の複数の出力信
号を同時にまたは順次AD変換するAD変換部と、 このAD変換部の出力データを演算して上記被測定物の
測定事項についての測定結果を得る演算部と、 を備える測定装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235317A JP2787078B2 (ja) | 1989-09-11 | 1989-09-11 | 測定装置 |
EP19900117418 EP0417708A3 (en) | 1989-09-11 | 1990-09-10 | Impedance and transfer characteristic measuring apparatus |
KR9014261A KR930007483B1 (en) | 1989-09-11 | 1990-09-10 | Impedance and transfer characteristic measuring apparatus |
US07/580,539 US5093627A (en) | 1989-09-11 | 1990-09-11 | Impedance and transfer characteristic measuring apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235317A JP2787078B2 (ja) | 1989-09-11 | 1989-09-11 | 測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0396870A true JPH0396870A (ja) | 1991-04-22 |
JP2787078B2 JP2787078B2 (ja) | 1998-08-13 |
Family
ID=16984318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1235317A Expired - Fee Related JP2787078B2 (ja) | 1989-09-11 | 1989-09-11 | 測定装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5093627A (ja) |
EP (1) | EP0417708A3 (ja) |
JP (1) | JP2787078B2 (ja) |
KR (1) | KR930007483B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6321387B1 (en) | 1997-02-14 | 2001-11-27 | Mitsuwa Tiger Co., Ltd. | Ball catching tool |
JP2013165360A (ja) * | 2012-02-10 | 2013-08-22 | Hioki Ee Corp | 正弦波形データ生成装置、回路素子定数測定装置および正弦波形データ生成方法 |
JP2020012721A (ja) * | 2018-07-18 | 2020-01-23 | 日置電機株式会社 | インピーダンス測定装置およびインピーダンス測定方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608952B2 (ja) | 1998-07-30 | 2005-01-12 | Necエレクトロニクス株式会社 | インピーダンス測定装置およびインピーダンス測定方法 |
DE69903573T2 (de) * | 1999-12-10 | 2003-08-14 | Nec Corp., Tokio/Tokyo | Gerät und Verfahren zur genauen Messung von Impedanzen |
JP2004184186A (ja) * | 2002-12-02 | 2004-07-02 | Agilent Technologies Japan Ltd | 容量測定システム |
US7173438B2 (en) * | 2005-05-18 | 2007-02-06 | Seagate Technology Llc | Measuring capacitance |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3479586A (en) * | 1967-10-16 | 1969-11-18 | Halliburton Co | Dynamic impedance analyzer including magnitude and phase displaying means |
US3935437A (en) * | 1974-02-25 | 1976-01-27 | Sanders Associates, Inc. | Signal processor |
GB2093292A (en) * | 1981-02-18 | 1982-08-25 | Riggs William | Apparatus and methods for analogue-to-digital conversion and for deriving in-phase and quadrature components of voltage and current in an impedance |
US4458196A (en) * | 1981-08-05 | 1984-07-03 | John Fluke Mfg. Co., Inc. | Method and apparatus for high speed resistance, inductance and capacitance measurement |
JPS62204166A (ja) * | 1986-03-04 | 1987-09-08 | Yokogawa Hewlett Packard Ltd | ベクトル電圧比測定装置 |
DE3633791A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Verfahren und anordnung zur messung des widerstandsverhaeltnisses an einer widerstands-halbbruecke |
GB2198246B (en) * | 1986-11-15 | 1991-05-08 | Schlumberger Ind Ltd | Improvements in or relating to frequency response analysis |
US4947130A (en) * | 1987-12-23 | 1990-08-07 | Advantest Corporation | Impedance measuring apparatus |
-
1989
- 1989-09-11 JP JP1235317A patent/JP2787078B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-10 EP EP19900117418 patent/EP0417708A3/en not_active Withdrawn
- 1990-09-10 KR KR9014261A patent/KR930007483B1/ko not_active IP Right Cessation
- 1990-09-11 US US07/580,539 patent/US5093627A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6321387B1 (en) | 1997-02-14 | 2001-11-27 | Mitsuwa Tiger Co., Ltd. | Ball catching tool |
JP2013165360A (ja) * | 2012-02-10 | 2013-08-22 | Hioki Ee Corp | 正弦波形データ生成装置、回路素子定数測定装置および正弦波形データ生成方法 |
JP2020012721A (ja) * | 2018-07-18 | 2020-01-23 | 日置電機株式会社 | インピーダンス測定装置およびインピーダンス測定方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0417708A3 (en) | 1992-01-02 |
KR910006737A (ko) | 1991-04-29 |
KR930007483B1 (en) | 1993-08-11 |
EP0417708A2 (en) | 1991-03-20 |
US5093627A (en) | 1992-03-03 |
JP2787078B2 (ja) | 1998-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2007099918A1 (ja) | 測定装置、試験装置、及び電子デバイス | |
CN108107273B (zh) | 一种测试电容和电阻值的装置及测试方法 | |
CN101533047A (zh) | 一种基于复杂可编程逻辑器件的交流毫欧表及测量方法 | |
JPH0396870A (ja) | 測定装置 | |
US7030627B1 (en) | Wideband complex radio frequency impedance measurement | |
EP1538450A1 (en) | Electrical power meter | |
EP0321963A1 (en) | Impedance measuring apparatus | |
JP2006234402A (ja) | 電源ライン測定装置 | |
JP5256094B2 (ja) | ジッタ測定装置 | |
CN104142430A (zh) | 一种rlc测量仪及测量方法 | |
US20080015800A1 (en) | Method and system for determining frequency | |
JP4741900B2 (ja) | インピーダンス測定用自動平衡回路 | |
JP2000121679A (ja) | 電子式電力量計のテスト方法及び電子式電力量計 | |
GB2415055A (en) | Power supply monitor | |
JP7080757B2 (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
JP2007170891A (ja) | 演算装置及び試験装置 | |
JP2021067539A (ja) | ベクトルネットワークアナライザ | |
JP2589817Y2 (ja) | Lcrテスタ | |
WO2023139870A1 (ja) | インピーダンス測定装置および方法 | |
JP2009002758A (ja) | インピーダンス測定装置 | |
JPH10132874A (ja) | 周波数測定装置 | |
Zhang et al. | Primary acceleration calibration by heterodyne laser interferometer and PXI instrument | |
Lapuh et al. | Autocalibrating phase reference standard | |
JP2020187043A (ja) | パラメータ算出装置、パラメータ算出方法、および電気量測定装置 | |
CN118091516A (zh) | 一种射频电源传感器测试电路及其测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |