JPH0396870A - 測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、サーボ系やフィルタなどの伝達特性または
コンデンサやコイルなどのインピーダンスなどを測定す
る装置に関する。

「従来の技術」 上記のような測定装置は、従来一般に、試験用正弦波信
号を被測定物に供給することによって被測定物について
の測定事項に応じた二つの被検波信号を得、それぞれの
被検波信号と試験用正弦波信号と同相の正弦波信号また
は方形波信号および試験用正弦波信号に対して９０’位
相の進んだ正弦波信号または方形波信号をアナログ乗算
し、それぞれの乗算出力を測定開始信号の後の試験用正
弦波信号のゼロ位相の時点から試験用正弦波信号の整数
周期の期間において積分し、それぞれの積分出力をＡＤ
変換し、それぞれの出力データを演算して被測定物の測
定事項についての測定結果を得るようにされている。

第７図は、このような従来の測定装置の一例を示し、伝
達特性を測定する場合で、信号発生部２１０から、第８
図に示すように、試験用正弦波信号ＴＳ、試験用正弦波
信号ＴＳと同相の正弦波信号Ｓ■または方形波信号ＳＱ
、試験用正弦波信号ＴＳに対して９０’位相の進んだ正
弦波信号Ｃ○または方形波信号ＣＱ、および試験用正弦
波信号ＴＳに同期した同期信号ＳＳが得られ、試験用正
弦波信号ＴＳが被測定物１に供給され、この被測定物１
の入力電圧である試験用正弦波信号ＴＳがハッファ２２
１を介して一方の被検波信号Ａとして取り出され、被測
定物１の出力電圧がバッファ２２３を介して他方の被検
波信号Ｂとして取り出され、被検波信号Ａと正弦波信号
ＳＩまたは方形波信号ＳＱがアナログ乗算器２３１にお
いて、被検波信号Ａと正弦波信号Ｃ○または方形波信号
ＣＱがアナログ乗算器２３２において、被検波信号Ｂと
正弦波信号Ｓｒまたは方形波信号ＳＱがアナログ乗算器
２３３において、被検波信号Ｂと正弦波信号Ｃ○または
方形波信号ＣＱがアナログ乗算器２３４において、それ
ぞれ乗算される。

さらに、同期信号ＳＳと測定開始操作などによって得ら
れる測定開始信号ＳＴが制御部２４０に供給され、制御
部２４０から積分回路２５１〜２５４の入力側に設けら
れた積分制御スイッチ３１〜Ｓ４に供給される積分制御
信号ＩＣが第８図に示すように測定開始信号ＳＴの後の
試験用正弦波信号Ｔｓの１周期の期間Ｐｃにおいて高レ
ベルにされて、この期間Ｐｃにおいて、積分制御スイッ
チ３１〜Ｓ４がオンにされることによってアナログ乗算
器２３１〜２３４の出力信号が積分回路２５１〜２５４
において積分される。

その後、制御部２４０からの切替信号ＳＷによって選択
スイッチ２６０が順次切り替えられて積分回路２５１〜
２５４の出力信号がＡＤ変換部２７０において順次ＡＤ
変換され、そのＡＤ変換部２７０の出力データが演算部
２８０において演算されて被測定物１の伝達特性につい
ての測定結果が得られ、その測定結果が表示部２９０に
おいて表示される。なお、ＡＤ変換部２７０において積
分回路２５１〜２５４の出力信号がＡＤ変換された後に
おいて、制御部２４０からのリセット信号ＲＳによって
積分回路２５１〜２５４に設けられたリセットスイッチ
Ｒｌ−Ｒ４が瞬間的にオンにされることによって積分回
路２５１〜２５４が初期化される。

被測定物ｌの伝達特性は、被測定物１の入力電圧を ？ｉｎ＝Ｒｉｎ＋　ｊ　Ｉｉｎ とし、被測定物１の出力電圧を ＜／ＯＬＩ＝　Ｒｏｕ＋　ｊ　Ｉ　ｏｕとすると、 ・・・　（１） ・・・　（２） ｉｎ　　　　Ｒｉｎ十ｊ　Ｉｉｎ で表される。ただし、ＲｉｎおよびＲｏｕは実部、Ｉｉ
ｎおよびＩｏｕは虚部である。

上述した測定装置においては、被測定物１の入力電圧に
相当する被検波信号Ａと正弦波信号Ｓｌまたは方形波信
号ＳＱがアナログ乗算され、その乗算出力が期間Ｐｃに
おいて積分されることによって（３）式の実部Ｒｉｎが
、被検波信号Ａと正弦波信号Ｃ○または方形波信号ＣＱ
がアナログ乗算され、その乗算出力が期間Ｐｃにおいて
積分されることによって（３）式の虚部１ｉｎが、被測
定物１の出力電圧に相当する被検波信号Ｂと正弦波信号
ＳＩまたは方形波信号ＳＱがアナログ乗算され、その乗
算出力が期間Ｐｃにおいて積分されることによって（３
）式の実部Ｒｏｕが、被検波信号Ｂと正弦波信号ＣＯま
たは方形波信号ＣＱがアナログ乗算され、その乗算出力
が期間Ｐｃにおいて積分されることによって（３）式の
虚部１ｏｕが、それぞれベクトル検波され、演算部２８
０において（３）式の演算がなされることによって被測
定物１の伝達特性が求められる。

具体的に、方形波信号ＳＱおよびＣＱではなく正弦波信
号ＳｌおよびＣＯが用いられる場合には、試験用正弦波
信号ＴＳの角周波数をωとすると、正弦波信号Ｓｒ，Ｃ
Ｏはそれぞれｓｉｎωｔ　＋ＣＯＳωｊで表され、被検
波信号Ａの振幅をａ、位相をφとすると、被検波信号Ａ
ばａ−ｓｉｎ（ωｔ＋φ）で表されるので、期間Ｐｃが
試験用正弦波信号ＴＳのゼロ位相の時点から試験用正弦
波信号ＴＳのｎ周期（ｎ＝１．２・・・）として、 ｎ　ａ ＝　−　ｃｏｓφ ω ・・・　（４） ω となり、被検波信号Ｂの振幅をｂ、位相をθとすると、
被検波信号Ｂはｂ−ｓｉｎ（ωｔ＋θ）で表されるので
、同様に、 となる。

被測定物１のインピーダンスを測定する場合には、図示
していないが、被測定物１の入力電圧と出力電圧の差、
すなわち被測定物１の両端間の電圧が一方の被検波信号
Ａとして取り出され、被測定物１に流れる電流が他方の
被検波信号Ｂとして取り出される。

すなわち、被測定物１のインピーダンスは、被測定物１
の両端間の電圧を −Ｒｖ＋ｊｌｖ　　　　　　　　　　・・・　（８）と
し、被測定物１に流れる電流を ｉ＝Ｒｉ＋ｊｌｉ　　　　　　　　　　・・・　（９）
とすると、 ｉ　　　　Ｒｉ＋ｊＴｉ で表される。ただし、ＲｖおよびＲｉは実部、ＩＶおよ
びＩｔは虚部である。したがって、被測定物ｌの両端間
の電圧に相当する被検波信号Ａと正弦波信号ＳＴまたは
方形波信号ＳＱがアナログ乗算され、その乗算出力が期
間Ｐｃにおいて積分されることによって００）式の実部
Ｒｖが、被検波信号Ａと正弦波信号ＣＯまたは方形波信
号ＣＱがアナログ乗算され、その乗算出力が期間Ｐｃに
おいて積分されることによって００）式の虚部Ｉｖが、
被測定物ｌに流れる電流に相当する被検波信号Ｂと正弦
波信号ＳＩまたは方形波信号ＳＱがアナログ乗算され、
その乗算出力が期間Ｐｃにおいて積分されることによっ
て００）式の実部Ｒｉが、被検波信号Ｂと正弦波信号Ｃ
Ｏまたは方形波信号ＣＱがアナログ乗算され、その乗算
出力が期間Ｐｃにおいて積分されることによって００）
式の虚部Ｉｊが、それぞれヘクトル検波され、演算部２
８０においてθω弐の演算がなされることによって被測
定物ｌのインピーダンスが求められる。

「発明が解決しようとする課題」 しかしながら、上述した従来の測定装置においては、被
測定物１についての測定事項に応した二つの被検波信号
Ａ，Ｂと、試験用正弦波信号ＴＳと同相の正弦波信号Ｓ
ｌまたは方形波信号ＳＱおよび試験用正弦波信号ＴＳに
対して９０゜位相の進んだ正弦波信号Ｃ○または方形波
信号ＣＱとのアナログ乗算出力が、それぞれ測定開始信
号ＳＴの後の試験用正弦波信号ＴＳのゼロ位相の時点か
ら試験用正弦波信号ＴＳの整数周期の期間Ｐｃにおいて
積分されることによって、被検波信号ＡＢがヘクトル検
波されるので、特に試験用正弦波信号ＴＳの周波数が低
くされる場合には測定に長時間を要する不都合があると
ともに、検波用信号として正弦波信号ＳＩおよびＣＯを
用いる場合にはアナログ乗算器２３１〜２３４の精度の
限界から測定精度が十分でない欠点がある。

そこで、この発明は、伝達特性やインピーダンスなどを
測定する装置において、試験用正弦波信号の周波数が低
くされる場合においても伝達特性やインピーダンスなど
を短時間のうちに高速で測定することができるとともに
、十分な測定精度を得ることができるようにしたもので
ある。

「課題を解決するための手段」 この発明においては、クロック発生部と、このクロック
発生部の出力クロックの１パルスごとに設定された値の
位相増分データを累積加算する位相累算部と、この位相
累算部の出力データによって正弦波データおよび余弦波
データを出力するデータ発生部と、上記の正弦波データ
をＤＡ変換して試験用正弦波信号を得、その試験用正弦
波信号１１ を被測定物に供給するＤＡ変換部と、試験用正弦波信号
が被測定物に供給されることによって被測定物について
の測定事項に応した二つの被検波信号が得られる試験回
路部と、それぞれの被検波信号をアナログ乗算入力とし
て」二記の正弦波データおよび余弦波データをそれぞれ
ＤＡ変換する乗算型ＤＡ変換部と、試験用正弦波信号の
半周期の期間において所定レベル状態となる積分制御信
号を発生ずる信号発生部と、乗算型ＤＡ変換部の複数の
出力信号をそれぞれ積分制御信号が上記の所定レベル状
態となる期間において積分する積分回路部と、この積分
回路部の複数の出力信号を同時にまたは順次ＡＤ変換す
るＡＤ変換部と、このＡＤ変換部の出力データを演算し
て被測定物の測定事項についての測定結果を得る演算部
とを設ける。

「作　用」 上記のように構威された、この発明の測定装置において
は、それぞれの被検波信号と検波用信号としての二つの
正弦波信号がアナログ乗算される代わりに、乗算型ＤＡ
変換部において、それぞれ１２ の被検波信号をアナログ乗算入力として正弦波データお
よび余弦波データがそれぞれＤＡ変換されるので、十分
な測定精度が得られるとともに、この乗算型ＤＡ変換部
の複数の出力信号がそれぞれ積分制御信号が所定レベル
状態となる試験用正弦波信号の半周期の期間において積
分されることによって、それぞれの被検波信号がベクト
ル検波されるので、試験用正弦波信号の周波数が低くさ
れる場合においても被測定物についての測定事項が短時
間のうちに高速で測定される。

「実施例」 第１図および第２図は、この発明の測定装置の一例を示
し、選択スイッチの切替によって伝達特性の測定モード
とインピーダンスの測定モードを選択できるようにした
場合である。

この例における測定装置は、クロック発生部１０、位相
累算部２０、データ発生部３０、ＤＡ変換部４０、試験
回路部５０、乗算型ＤＡ変換部６０、信号発生部７０、
積分回路部１１０、制御部１２０、サンプルホールド部
１３０、ＡＤ変換部１４０、演算部１５０および表示部
１６０を備える。

クロック発生部１０は、具体的には、基準発振器１１か
らの周波数がｆＯの基準クロックＣＯが分周比設定デー
タＤｍにより分周比ｍが変えられる可変分周回路１２に
供給されて１／ｍに分周され、その・分周された周波数
がｆ　ｏ　／　ｍのクロックが１／２分周回路ｌ３に供
給されて１／２に分周され、その分周された周波数がｆ
ａ＝ｆｏ／２ｍの互いに逆相のクロンクＣａおよびｃｂ
がクロック発生部１０の出力クロックとされるもので、
例としてｆ　ｏ＝２．０４８　ＭＨｚ＝２”ｋＨｚにさ
れる。したがって、ｍ　＝　１０００にされるときには
ｆａ＝１．０２４　ｋ　Ｈ　ｚ　＝　２　”Ｈ　ｚにな
る。

位相累算部２０は、クロック発生部１０の出力クロック
Ｃａがクロック端子ＣＫに供給されて出力クロックＣａ
の１パルスごとに設定された値ｊの位相増分データＤｉ
を累積加算するもので、例として１０ビソ１・構或にさ
れる。したがって、ｉ＝８にされる場合には、その出力
データＰＡは第３図または第４図に示すようにＯから１
０１６まで１２８通りに変化し、ｆ　ａ　＝１．０２４
　ｋ　Ｈ　ｚのときには、その出力データＰＡの変化の
繰り返し周波数ｆｔは８Ｈｚになる。また、位相累算部
２０からは、その出力データＰＡが０になるときにキャ
リー出力ＣＡが得られるようにされる。

データ発生部３０は、位相累算部２０の出力データＰＡ
によって正弦波データＳＤおよび余弦波データＣＤを出
力するもので、この例においては、移相回路３１、正弦
波メモリ３５およびラッチ回路３６〜３８を有する。

移相回路３１は、具体的には、データセレクタ３２、排
他的オアゲート３３およびインバータ３４によって構或
され、位相累算部２０の出力データＰＡの最上位ビノ｝
ＰＡｍおよびその次の位のビットである第二位ビットＰ
Ａｎがデータセレクタ３２の一方のデータ入力端子に供
給されるとともに排他的オアゲー１〜３３に供給され、
第二位ビットＰＡｎがインハータ３４に供給され、排他
的オアゲート３３の出力Ｘ３３およびインバータ３１５ ４の出力１３４がデータセレクタ３２の他方のデータ入
力端子に供給され、クロツク発生部ＩＯの出力クロンク
Ｃａがデータセレクタ３２の選択端子に供給され、出力
クロックＣａが高レベルになるときには、データセレク
タ３２がら移相回路３ｌの出力データＰＳの最上位ビッ
トＰＳｍおよびその次の位のビットである第二位ビット
ＰＳｎとして位相累算部２０の出力データＰＡの最上位
ビッ｝ＰＡｍおよび第二位ビットＰＡｎが取り出されて
、これと出力データＰＡの第二位ビットＰＡｎより下位
のビットが移相回路３１の出力データＰＳとされ、すな
わち移相同路３１の出力データＰＳとして位相累算部２
０の出力データＰＡがそのまま取り出され、出力クロッ
クＣａが低レベルになるときには、データセレクタ３２
から移相回路３１の出力データＰＳの最上位ビン｝ＰＳ
ｍおよび第二位ビットＰＳｎとして排他的オアゲート３
３の出力Ｘ３３およびインバータ３４の出力丁３４が取
り出されて、これと位相累算部２ｏの出力データＰＡの
第二位ビッｈ　Ｐ　Ａ　ｎより下位のビ１６ ットが移相回路３１の出力データＰＳとされる。

排他的オアゲート３３の出力Ｘ３３およびインバータ３
４の出力１３４は、第３図または第４図に示すように、
位相累算部２０の出力データＰＡが０〜２５５の範囲内
にあり、その最上位ビットＰＡｍおよび第二位ビットＰ
Ａｎがともに論理Ｏになるときには、出力Ｘ３３が論理
０、出力１３４が論理１になり、出力データＰＡが２５
６〜５１１の範囲内にあり、その最上位ビッ｝ＰＡｍが
論理Ｏ、第二位ビッ｝ＰＡｎが論理１になるときには、
出力Ｘ３３が論理１、出力Ｉ３４が論理Ｏになり、出力
データＰＡが５１２〜７６７の範囲内にあり、その最上
位ビットＰＡｍが論理ｌ、第二位ビッ｝ＰＡｎが論理Ｏ
になるときには、出力Ｘ３３お・よび１３４がともに論
理１になり、出力データＰＡが７６８〜１０２３の範囲
内にあり、その最上位ビットＰＡｍおよび第二位ビット
ＰＡｎがともに論理１になるときには、出力Ｘ３３およ
びＩ３４がともに論理０になる。ただし、上述したよう
にｉ＝８にされる場合には実際上は位相累算部２０の出
力データＰＡはＯから１０１６まで１２８　１りに変化
するだけである。

したがって、移相回路３１の出力データＰＳは、出力ク
ロックＣａが高レベルになるときには位相累算部２０の
出力データＰＡそのものになるのに対して、出力クロン
クＣａが低レベルになるときには位相累算部２０の出力
データＰＡに対して時間的に出力デークＰＡの変化の繰
り返し周！ＩＪＩＴＬの１／４だけ進んだものになる。

正弦波メモリ３５は、０°から３６０°までの範囲内の
等間隔の例えば１０２４の角度に対する正弦値が、それ
ぞれディジタルデータとして、その角度に対応したアド
レスに格納されたもので、移相回路３ｌの出力データＰ
Ｓが、そのアドレスデータとして正弦波メモリ３５に供
給されて、正弦波メモリ３５から、そのディジタルデー
タが順次読み出される。

したがって、正弦波メモリ３５からは、その出力データ
ＳＸとして、出力クロックＣａが高レベルになるときに
は、ある位相の正弦波信号に対応する正弦波データが読
み出されるとともに、出力クロックＣａが低レベルにな
るときには、上記の正弦波信号に対して９０゜位相の進
んだ正弦波信号に対応する正弦波データが読み出される
。

この正弦波メモリ３５の出力データＳＸの出力クロック
Ｃａが高レベルになるときにおける正弦波データが出力
クロソクｃｂの立ち上がりによってラッチ回路３６にラ
ッチされ、さらにラッチ回路３６の出力データが出力ク
ロシクＣａの立ち上がりにおいてラッチ回路３７にラッ
チされて、ランチ回路３７から、ある位相の正弦波信号
に対応する正弦波データＳＤが得られるとともに、正弦
波メモリ３５の出力データＳｘの出力クロックＣａが低
レベルになるときにおける正弦波データが出力クロソク
Ｃａの立ち上がりによってラッチ回路３８にラッチされ
て、ラッチ回路３８から、ＤＡ変換された後の正弦波信
号でみて上記の正弦波データＳＤに対して９０’位相の
進んだ余弦波データＣＤが得られる。

ＤＡ変換部４０は、データ発生部３０のラッチ１９ 回路３７から得られる上記の正弦波データＳＤをＤＡ変
換して試験用正弦波信号ＴＳを得、その試験用正弦波信
号ＴＳを被測定物１に供給するもので、具体的には、正
弦波データＳＤがＤＡ変換器４１に供給されてＤＡ変換
器４１から正弦波信号が得られ、その正弦波信号がロー
パスフィルタ４２を通して取り出されて増幅回路４３に
おいて増幅されたのち減衰回路４４において適切なレベ
ルにされることにより減衰回路４４から試験用正弦波信
号ＴＳが得られ、その試験用正弦波信号ＴＳが試験回路
部５０に接続された被測定物１に供給される。試験用正
弦波信号ＴＳの周波数は、上述した位相累算部２０の出
力データＰＡの変化の繰り返し周波数ｆｔに一致し、上
述したようにｍ一１０００にされ、かつｉ＝８にされる
ときには８Ｈｚになる。

試験回路部５０は、この例においては、端子５１および
５２を有して、被測定物１の入力端ないし一端が端子５
１に接続され、被測定物１の出力端ないし他端が端子５
２に接続されるとともに、２０ 切替スイッチ５３，５４，５５、バッフプ５６，５７、
差動増幅回路５８および電流電圧変換回路５９を有して
、被測定物１の伝達特性を測定するために切替スイッチ
５３〜５５を端子５３ｇ〜５５ｇ側に切り替える場合に
は、被測定物１の入力電圧である試験用正弦波信号ＴＳ
がバッファ５６を介して切替スイッチ５３から一方の被
検波信号Ａとして取り出されるとともに、被測定物１の
出力電圧がバッファ５７を介して切替スイッチ５４から
他方の被検波信号Ｂとして取り出され、被測定物１のイ
ンピーダンスを測定するために切替スイッチ５３〜５５
を端子５３ｉ〜５５ｉ側に切り替える場合には、被測定
物１の入力電圧である試験用正弦波信号ＴＳおよび被測
定物ｌの出力電圧がバッファ５６および５７を介して差
動増幅回路５８に供給されることによって、被測定物１
の入力電圧と出力電圧の差、すなわち被測定物１の両端
間の電圧が差動増幅回路５８から得られて切替スイッチ
５３から一方の被検波信号Ａとして取り出されるととも
に、被測定物１の出力電流が電流電圧変換回路５９に供
給されることによって、被測定物１の出力電流と電流電
圧変換回路５９の帰還抵抗Ｒｆの積で表される電圧、す
なわち被測定物１に流れる電流の検出電圧が電流電圧変
換回路５９から得られて切替スイッチ５４から他方の被
検波信号Ｂとして取り出される。

乗算型ＤＡ変換部６０は、この例においては、４個の乗
算型ＤＡ変換器６１〜６４によって構或され、乗算型Ｄ
Ａ変換器６１において試験回路部５０の切替スイッチ５
３から得られる一方の被検波信号Ａをアナログ乗算入力
としてデータ発生部３０のラッチ回路３７から得られる
正弦波データＳＤがＤＡ変換され、乗算型ＤＡ変換器６
２において被検波信号Ａをアナログ乗算入力としてデー
タ発生部３０のラッチ回路３８から得られる余弦波デー
タＣＤがＤＡ変換され、乗算型ＤＡ変換器６３において
試験回路部５０の切替スイッチ５４から得られる他方の
被検波信号Ｂをアナログ乗算入力として正弦波データＳ
ＤがＤＡ変換され、乗算型ＤＡ変換器６４において被検
波信号Ｂをアナログ乗算入力として余弦波データＣＤが
ＤＡ変換される。

信号発生部７０は、この例においては、測定開始操作な
どによって得られる測定開始信号ＳＴ、クロック発生部
１０の出力クロックＣａ，Ｃｂ、位相累算部２０の出力
データＰＡおよびキャリー出力Ｃｉこもとづいて測定開
始信号ＳＴの立ち上がりの直後の試験用正弦波信号ＴＳ
の半周期の期間において高レベル状態となる積分制御信
号Ｉｓを発生ずるもので、積分制御信号Ｉｓを得るＲＳ
フリップフ口ップ７１と、そのセット回路系およびリセ
ット回路系とによって構威される。

すなわち、セット回路系においては、端子８１に得られ
る測定開始信号ＳＴがＤフリップフロツプ８２のクロツ
ク端子ＣＫに供給され、Ｄフリップフロップ８２のデー
タ端子Ｄに高レベルの電圧Ｈが供給されて、第３図また
は第４図に示すように測定開始信号ＳＴの立ち上がりに
おいてＤフリップフロップ８２の出力Ｄ８２が立ち上が
り、このＤフリップフロンプ８２の出力Ｄ８２がＤフリ
２３ ップフロップ８３のデータ端子Ｄに供給され、Ｄフリ・
冫フ゜フロ・ンフ゜８３のクロ・ンク端子ＣＫにクロッ
ク発生部１０の出力クロックｃｂが供給されて、第３図
または第４図に示すように測定開始信号ＳＴの立ち上が
りの直後の出力クロソクｃｂの立ち上がりにおいてＤフ
リップフロップ８３の出力Ｄ８３が立ち上がり、このＤ
フリップフロップ８３の出力Ｄ８３とクロック発生部１
０の出力クロックＣａがナンドゲート８４に供給されて
、第３図または第４図に示すように測定開始信号ＳＴの
立ち上がりから一つ後または二つ後の出力クロックＣａ
の立ち上がりにおいてナンドゲート８４の出力Ｎ８４が
立ち下がり、このナンドゲート８４の出力Ｎ８４がイン
パータ８５に供給されて、第３図または第４図に示すよ
うに測定開始信号ＳＴの立ち上がりから一つ後または二
つ後の出力クロックＣａの立ち上がりにおいてインバー
タ８５の出力Ｉ８５が立ち上がり、このインバータ８５
の出力Ｉ８５が遅延回路８６に供給されて、わずかに遅
延され、この遅延回路８６の出力Ｄ８６がＤフ２４ リップフロップ８７のクロソク端子ＣＫに供給され、Ｄ
フリップフロップ８７のデータ端子Ｄに高レベルの電圧
Ｈが供給されて、第３図または第４図に示すように測定
開始信号ＳＴの立ち上がりから一つ後または二つ後の出
力クロックＣａの立ち上がりからわずかに遅れた時点に
おいてＤフリップフロップ８７の出力Ｄ８７が立ち上が
り、このＤフリップフロップ８７の出力Ｄ８７がＤフリ
ップフロップ８８のデータ端子Ｄに供給され、Ｄフリッ
プフロップ８８のクロック端子ＣＫに出力クロックＣａ
が供給されて、第３図または第４図に示すように測定開
始信号ＳＴの立ち上がりから二つ後または三つ後の出力
クロックＣａの立ち上がりにおいてＤフリンブフロップ
８８の出力Ｄ８８が立ち上がり、このＤフリップフロッ
プ８８の出力Ｄ８８がＲＳフリップフロップ７１のセッ
ト端子Ｓに供給されて、第３図または第４図に示すよう
に測定開始信号ＳＴの立ち上がりから二つ後または三つ
後の出力クロックＣａの立ち上がりにおいてＲＳフリッ
プフ口ップ７１の出力である積分制御信号ＩＳが高レベ
ルに立ち上がる。

なお、遅延回路８６の出力Ｄ８６および積分制御信号Ｉ
ｓがオアゲート８９に供給され、オアゲート８９の出力
Ｒ８９がＤフリップフロップ８２のリセット端子Ｒに供
給されて、遅延回路８６の出力Ｄ８６の立ち上がり、お
よび積分制御信号・ＩＳの立ち上がりにおいてＤフリッ
プフロンプ８２がリセットされるとともに、積分制御信
号ＩｓがＤフリップフロップ８７のリセット端子Ｒに供
給されて、積分制御信号ＩＳの立ち上がりにおいてＤフ
リップフロップ８７がリセットされる。

リセット回路系においては、位相累算部２０の出力デー
タＰＡの上述したナンドゲート８４の出力Ｎ８４の立ち
上がり時点におけるデータがナンドゲート８４の出力Ｎ
８４によってラッチ回路９１にラッチされ、そのラッチ
回路９１の出力データＰＢの最上位ビットＰＢｍがイン
バータ９２に供給され、そのインバータ９２の出力ＰＣ
ｒｒ＋ヲ最上位ビットとし、ラッチ回路９１の出力デー
タＰＢの最上位ビットＰＢｍより下位のビットを最上位
ビットＰＣｍより下位のビットとする出力データＰＣが
データ比較回路９３の一方のデータ入力端子に供給され
るとともに、位相累算部２０の出力データＰＡがデータ
比較回路９３の他方のデータ入力端子に供給されて、デ
ータ比較回路９３の出力ＣＸとして、出力データＰＡが
出力データＰＣと等しいか出力データＰＣより大きいと
きには高レベルとなり、出力デークＰＡが出力データＰ
Ｃより小さいときには低レベルとなる信号が得られる。

第３図は、出力データＰＡが１６になる期間内の出力ク
ロソクＣａが高レベルになる期間内において測定開始信
号ＳＴが立ち上がり、出力データＰＡが２４になる期間
内においてナンドゲート８４の出力Ｎ８４が立ち上がる
ことによって、出力データＰＢがナンドゲート８４の出
力Ｎ８４の立ち上がり以降において２４になり、出力デ
ータＰＣがナンドゲート８４の出力Ｎ８４の立ち上がり
以降において５３６になり、データ比較回路９３の出力
Ｃｘが、出力データＰＡが０から５２８までの２７ 値になる期間においては低レベルになり、出力データＰ
Ａが５３６から１０１６までの値になる期間においては
高レベルになる場合であり、第４図は、出力データＰＡ
が５２０になる期間内の出力クロックＣａが低レベルに
なる期間内において測定開始信号ＳＴが立ち上がり、出
力データＰＡが５３６になる期間内においてナンドゲー
ト８４の出力Ｎ８４が立ち上がることによって、出力デ
ータＰＢがナンドゲート８４の出力Ｎ８４の立ち上がり
以降において５３６になり、出力データＰＣがナンドゲ
ート８４の出力Ｎ８４の立ち上がり以降において２４に
なり、データ比較回路９３の出力ＣＸが、出力データＰ
Ａが０から１６までの値になる期間においては低レベル
になり、出力データＰＡが２４から１０１６までの値に
なる期間においては高レベルになる場合である。

さらに、リセット回路系においては、位相累算部２０の
キャリー出力ＣＡがＤフリップフロップ９４のクロック
端子ＣＫに供給され、Ｄフリップフロップ９４のデータ
端子Ｄに高レベルの電圧Ｈ２８ が供給され、上述したインバータ８５の出力Ｉ８５がＤ
フリップフロップ９４のリセット端子Ｒに供給されて、
第３図または第４図に示すように位相累算部２０の出力
データＰＡがＯになる時点においてＤクリップフロップ
９４の出力Ｄ９４が立ち上がるとともに、測定開始信号
ＳＴの立ち上がりから一つ後または二つ後の出力クロッ
クＣａの立ち上がり時点においてＤフリップフロップ９
４の出力Ｄ９４が立ち下がり、このＤフリップフロップ
９４の出力Ｄ９４と上述したインバータ９２の出力ＰＣ
ｍがオアゲート９５に供給され、このオアゲート９５の
出力Ｒ９５と上述したデータ比較回路９３の出力ＣＸが
アンドゲート９６に供給されて、第３図または第４図に
示すように出力データＰＡが出力データＰＣと等しくな
る時点においてアンドゲート９６の出力Ａ９６が立ち上
がり、このアンドゲート９６の出力Ａ９６がＤフリツプ
フロップ９７のデータ端子Ｄに供給され、Ｄフリソブフ
ロップ９７のクロック端子ＣＫに出力クロックＣａが供
給されて、第３図または第４図に示すように出力デーク
ＰＡが出力データＰＣより大きくなる時点においてＤフ
リップフロップ９７の出力Ｄ９７が立ち上がり、このＤ
フリッププロップ９７の出力Ｄ９７がＲＳフリップフロ
ップ７１のリセット端子Ｒに供給されて、第３図または
第４図に示すように出力データＰＡが出力データＰＣよ
り大きくなる時点においてＲＳフリップフロップ７１の
出力である積分制御信号ＩＳが低レベルに立ち下がる。

したがって、第３図または第４図から明らかなように、
積分制御信号Ｉｓは、測定開始信号ＳＴの立ち上がりの
直後における、位相累算部２０の出力データＰＡの変化
の繰り返し周ＭＴｔの１／２の、すなわちＤＡ変換部４
０から被測定物１に供給される試験用正弦波信号ＴＳの
半周期の期間Ｐｉにおいて高レベルになる。

なお、上述したインバータ８５の出力Ｔ８５がＤフリッ
プフロップ９７のリセット端子Ｒに供給されて、インバ
ータ８５の出力Ｉ８５の立ち上がりにおいてＤフリップ
フロップ９７がリセットされる。

積分回路部１１０は、この例においては、乗算型ＤＡ変
換部６０が４個の乗算型ＤＡ変換器６１〜６４によって
構威されることに対応して４個の積分回路１１１〜１１
４によって構威され、それぞれの積分回路１１１〜１１
４の入力側には積分制御スイノチＳ】〜Ｓ４が設けられ
て、これに上述した信号発生部７０のＲＳフリップフロ
ップ７Ｉの出力の積分制御信号ｒｓが供給され、積分制
御信号Ｉｓが高レベルになる上述した試験用正弦波信号
ＴＳの半周期の期間Ｐｉにおいて、積分制御スイッチ３
１〜Ｓ４がオンにされることによって乗算型ＤＡ変換器
６１〜６４の出力信号が積分回８１１１〜１１４におい
て積分される。

積分制御信号ＩＳは制御部１２０にも供給され、期間Ｐ
ｉの直後において制御部１２０からの制御信号ＳＨによ
って積分回路１１１〜１１４の出力信号がサンプルホー
ルド部１３０を構戊するサンプルホールド回路１３１〜
１３４において同時にサンプルホールドされ、その後、
サンプルホール３１ ド回路１３１〜１３４の出力信号がＡＤ変換部ｌ４０を
構或するＡＤ変換器１４１〜１４４において同時にＡＤ
変換され、そのＡＤ変換器１４１〜１４４の出力データ
が演算部１５０において演算されて被測定物ｌの伝達特
性またはインピーダンスについての測定結果が得られ、
その測定結果が表示部１６０において表示される。

なお、積分回路１１１〜１１４にはリセットスイッチＲ
１〜Ｒ４が設げられ、サンプルホールド回路１３１〜１
３４に積分回路１１１〜１１４の出力信号がザンブルホ
ールドされた直後において、制御部１２０からのリセッ
ト信号ＲＳによってリセットスイッチＲ１〜Ｒ４が瞬間
的にオンにされることにより積分回路１１１〜１１４が
初期化されて次の積分に備えられる。

従来の技術の項に示したように、一般に、被測定物１の
入力電圧および出力電圧は（１）式および（２）式で表
され、被測定物１の両端間の電圧および被測定物ｌに流
れる電流は（８）式および（９）式で表され、被測定物
１の伝達特性およびインピーダンスは（３）３２ 式および００）式で表されるが、この発明の上述した例
の測定装置においては、試験用正弦波信号ＴＳの角周波
数をωとすると、データ発生部３０の出力の正弦波デー
タＳＤおよび余弦波データＣＤがＤＡ変換されて得られ
る正弦波信号および余弦波信号はそれぞれｓｉｎωｔお
よびｃｏｓωｔで表され、被測定物Ｉの入力電圧または
被測定物１の両端間の電圧に相当する被検波信号Ａの振
幅をａ、位相をφとすると、被検波信号Ａはａ−ｓｉｎ
（ωｔ＋φ）で表されるので、期間Ｐ１が試験用正弦波
信号ＴＳのある位相角αの時点から試験用正弦波信号Ｔ
Ｓの半周期として、乗算型ＤＡ変換器６１．６２の出力
信号が期間Ｐｉにおいて積分された後の積分回路１１１
，１１２の出力信号Ｒａ，Ｔａは、２ω ２ω となり、被測定物１の出力電圧または被測定物１に流れ
る電流に相当する被検波信号Ｂの振幅をｂ、位相をθと
すると、被検波信号Ｂはｂ−ｓｉｎ（ωｔ＋θ）で表さ
れるので、同様に、乗算型ＤＡ変換器６３．６４の出力
信号が期間Ｐｉにおいて積分された後の積分回路１１３
，１１４の出力信号Ｒｂ，Ｉｂは、 ｂ Ｒｂ−−ｃｏｓθ　　　　　　　　　　・（１３）２ω ｂ Ｉｂ一−ｓｉｎθ　　　　　　　　　　・Ｑ４）２ω となり、出力信号Ｒａ，Ｉａ，Ｒｂ，Ｉｂは（４），（
５），　（６），　（７）式のＲｉｎ，　　Ｔｉｎ，　
　Ｒｏｕ，　　Ｉｏｕの１／２ｎになるだけであるので
、出力信号Ｒａ，Ｉａ，Ｒｂ，ｒｂは被測定物１の伝達
特性を示す（３）式のＲｉｎ，　　Ｉ　ｉｎ，　　Ｒｏ
ｕ，　　Ｉ　ｏｕまたは被測定物１のインピーダンスを
示す００）式のＲｖ，Ｉｖ，Ｒｉ，ＩｉのヘクＩ・ル検
波出力となり、演算部１５０において出力信号Ｒａ，ｌ
ａ，Ｒｂ，Ｔｂが（３）式のＲｉｎ１ｉｎ　　Ｒｏｕ　
　Ｉｏｕまたは００）式のＲｖ，Ｉｖ，Ｒｉ１ｉである
として（３）式または００）式の演算がなされることに
よって被測定物１の伝達特性またはインピーダンスが求
められる。

そして、このように乗算型ＤＡ変換器６１〜６４の出力
信号がそれぞれ積分制御信号Ｉｓが高レベルになる試験
用正弦波信号ＴＳの半周期の期間Ｐｉにおいて積分され
ることによって被検波信号Ａ，Ｂがヘクトル検波される
ので、例えば上述した８　Ｈ　ｚというように試験用正
弦波信号ＴＳの周波数ｆｔが低くされる場合においても
被測定物１の伝達特性またはインピーダンスを短時間の
うちに高速で測定することができる。

また、被検波信号Ａ，　　Ｂと検波用信号としての正弦
波信号および余弦波信号がアナログ乗算され３５ る代わりに、乗算型ＤＡ変換器６１〜６４において被検
波信号Ａ，Ｂをアナログ乗算入力として正弦波データＳ
Ｄおよび余弦波データＣＤがそれぞれＤＡ変換されるの
で、十分な測定精度を得ることができる。

さらに、上述した例においては、期間Ｐｉの直後におい
て積分回路１１１〜１１４の出力信号がサンプルホール
ド回路１３１〜１３４において同時にサンプルホールド
され、その直後において積分回路１１１〜１１４のリセ
ットスイッチＲ１〜Ｒ４が瞬間的にオンにされて次の積
分に備えられるとともに、サンプルホールド回路１３｛
〜１３４の出力信号がＡＤ変換器１４１〜１４４におい
て同時にＡＤ変換されるので、より高速の測定を行うこ
とができる。

ただし、第５図に示すように、ＡＤ変換部１４０が１個
のＡＤ変換器によって構威されるとともに、そのＡＤ変
換部１４０とサンプルホールド回路１３１〜１３４との
間に選択スイッチ１７０が設けられ、制御部１２０から
の切替信号ＳＷによ３６ って選択スイッチ１７０が順次切り替えられてサンプル
ホールド回路１３１〜１３４の出力信号がＡＤ変換部１
４０において順次ＡＤ変換されるようにしてもよい。

また、第６図に示すように、サンプルホールド部が設け
られず、ＡＤ変換部１４０が１個のＡＤ変換器によって
構或されるとともに、そのＡＤ変換部１４０と積分回路
１１１〜１１４との間に選択スイッチ１７０が設けられ
、上述した期間Ｐｉの直後において選択スイッチ１７０
が順次切り替えられて積分回路１１１〜１１４の出力信
号がＡＤ変換部１４０において順次ＡＤ変換され、その
後、積分回路１１１〜１１４のリセットスイッチＲ１〜
Ｒ４が瞬間的にオンにされるようにしてもよい。

上述した例は、測定開始信号ＳＴの立ち上がりの直後に
おける試験用正弦波信号ＴＳの半周期の期間Ｐｉにおい
て、積分制御信号■Ｓが高レベルになり、積分制御スイ
ッチＳ１〜Ｓ４がオンにされて乗算型ＤＡ変換器６１〜
６４の出力信号が積分回路１１１〜１１４において積分
されるので、より高速の測定を行うことができるが、信
号発生部７０に積分開始時点を決める設定された値のデ
ータが与えられて、このデータと位相累算部２０の出力
データＰＡが上述したデータ比較回路９３と同様の構或
のデータ比較回路において比較され、両者が一致した時
点において積分制御信号Ｉｓが高レベルに立ち上がると
ともに、その時点から試験用正弦波信号ＴＳの半周期を
経過した時点において積分制御信号Ｉｓが低レベルに立
ち下がるようにして、乗算型ＤＡ変換器６１〜６４の出
力信号の積分期間の試験用正弦波信号ＴＳに対する位相
を設定することもでき、その場合には、例えば、試験用
正弦波信号ＴＳの正の半サイクルと負の半サイクルで試
験用正弦波信号ＴＳの振幅を変えて、その正の半サイク
ルが被測定物１に供給されたときと負の半サイクルが被
測定物工に供給されたときの被測定物１の伝達特性また
はインピーダンスの違いの有無ないし態様を観測するこ
とができる。

なお、データ発生部３０においては、移相回路３１が設
けられる代わりに余弦波メモリが設けられ、位相累算部
２０の出力データＰＡが、そのまま正弦波メモリ３５お
よび上記の余弦波メモリに、それぞれのアドレスデータ
として供給されて、正弦波メモリ３５および上記の余弦
波メモリから、それぞれ上述した正弦波データＳＤおよ
び余弦波データＣＤが読み出されるようにしてもよい。

また、この発明は、伝達特性とインピーダンスに限らず
、アドごタンス、キャパシタンス、インダクタンスなど
を測定する場合にも適用することができ、乗算型ＤＡ変
換部６０および積分回路部１１０は、その被測定物１に
ついての測定事項によっては、２個の乗算型ＤＡ変換器
および２個の積分回路を有し、一方の乗算型ＤＡ変換器
において一方の被検波信号Ａをアナログ乗算入力として
正弦波データＳＤまたは余弦波データＣＤがＤＡ変換さ
れ、その一方の乗算型ＤＡ変換器の出力信号が一方の積
分回路において積分されるとともに、他方の乗算型ＤＡ
変換器において他方の被検波信号Ｂをアナログ乗算入力
として余弦波データＣＤまたは正弦波デークＳＤがＤＡ
変換され、その他方の乗算型ＤＡ変換器の出力信号が他
方の積分回路において積分されるものでよい。

「発明の効果」 上述したように、この発明によれば、試験用正弦波信号
の周波数が低くされる場合においても伝達特性やインピ
ーダンスなどを短時間のうちに高速で測定することがで
きるとともに、十分な測定精度を得ることができる。

【図面の簡単な説明】

第１図および第２図は、この発明の測定装置の一例を示
す系統図、第３図および第４図は、その動作の説明に供
するタイムチャート、第５図および第６図は、それぞれ
、この発明の測定装置の一部の他の例を示す系統図、第
７図は、従来の測定装置の一例を示す系統図、第８図は
、その動作の説明に供するタイムチャートである。

Claims (1)

【特許請求の範囲】
1. （１）クロック発生部と、 このクロック発生部の出力クロックの１パルスごとに設
   定された値の位相増分データを累積加算する位相累算部
   と、 この位相累算部の出力データによって正弦波データおよ
   び余弦波データを出力するデータ発生部と、 上記正弦波データをＤＡ変換して試験用正弦波信号を得
   、その試験用正弦波信号を被測定物に供給するＤＡ変換
   部と、 上記試験用正弦波信号が上記被測定物に供給されること
   によって上記被測定物についての測定事項に応じた二つ
   の被検波信号が得られる試験回路部と、 上記それぞれの被検波信号をアナログ乗算入力として上
   記正弦波データおよび上記余弦波データをそれぞれＤＡ
   変換する乗算型ＤＡ変換部と、 上記試験用正弦波信号の半周期の期間において所定レベ
   ル状態となる積分制御信号を発生する信号発生部と、 上記乗算型ＤＡ変換部の複数の出力信号をそれぞれ上記
   積分制御信号が上記所定レベル状態となる期間において
   積分する積分回路部と、この積分回路部の複数の出力信
   号を同時にまたは順次ＡＤ変換するＡＤ変換部と、 このＡＤ変換部の出力データを演算して上記被測定物の
   測定事項についての測定結果を得る演算部と、 を備える測定装置。