JPH0396273A - 相補型mis半導体装置 - Google Patents
相補型mis半導体装置Info
- Publication number
- JPH0396273A JPH0396273A JP1233483A JP23348389A JPH0396273A JP H0396273 A JPH0396273 A JP H0396273A JP 1233483 A JP1233483 A JP 1233483A JP 23348389 A JP23348389 A JP 23348389A JP H0396273 A JPH0396273 A JP H0396273A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diffused layer
- impurity diffused
- input
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 230000000295 complement effect Effects 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、相補型M I S ( Metal Ins
ulator Sem!conductor )半導体
装置に係り、特に、ラッチアップ耐性を高めた相補型M
IS半導体装置に関する. [従来の技術] 相補型MIS半導体装置においては、本質的にpnpn
構造の寄生サイリスタが存在しているので、これによる
ラッチアップ現象が発生しやすくそのためその動作範囲
が制限されている.従来、このラッチアップ現象を抑制
するためにレイアウト上様々な提案がなされているが、
この種半導体装置においては高集積化、小型化の要請が
強いので、ラッチアップ対策としてチップサイズを大き
くするものはその採用が困難である.すなわち、素子の
微細化が進むにつれて、チップ上の面積をあまり占めな
い範囲でのラッチアップ対策が非常に重要となってきて
いる。
ulator Sem!conductor )半導体
装置に係り、特に、ラッチアップ耐性を高めた相補型M
IS半導体装置に関する. [従来の技術] 相補型MIS半導体装置においては、本質的にpnpn
構造の寄生サイリスタが存在しているので、これによる
ラッチアップ現象が発生しやすくそのためその動作範囲
が制限されている.従来、このラッチアップ現象を抑制
するためにレイアウト上様々な提案がなされているが、
この種半導体装置においては高集積化、小型化の要請が
強いので、ラッチアップ対策としてチップサイズを大き
くするものはその採用が困難である.すなわち、素子の
微細化が進むにつれて、チップ上の面積をあまり占めな
い範囲でのラッチアップ対策が非常に重要となってきて
いる。
従来の相補型MIS半導体装置について、その平面図で
ある第3図(a)およびその断面図である第3図(b)
を参照して説明する.第3図(a)、(b)に示される
ように、p型半導体基板1上には、n+型ソース領域3
C、ドレイン領域3bおよびゲート電極5bを有するn
チャネルMOSトランジスタ(以下、nMOsと記す)
Qnが形或されており、また、p型半導体基板1の表面
領域内に形成されたnウェル領域2内には、p1型ソー
ス領域4a、ドレイン領域4bおよびゲート電極5aを
有するpチャネルMOS}ランジスタ(以下、pMOS
と記す)Qpが形成されている.両MOS}ランジスタ
Qp.Qnは、インバータ回路を楕戒するように金属配
線により接続される.すなわち、金属配線6aによって
pMOsQpのソース領域4aとn+型拡散領域3aと
が電源電圧Vccに接続され、金属配M6bによってp
MOsQPのドレイン領域4bとnMOsQnのドレイ
ン領域3bとが接続され、金属配線6CによってnMO
sQnのソース領域3Cは接地電位GNDに接続され、
金属配線6dによってpMOSQpのゲート電極5aと
nMOsQnのゲート電極5bとはn+型ドレイン領域
3eに接続されている。また、入力端子であるパッド用
金属配線6eとインバータ回路を構成するMOS}ラン
ジスタQp,Qnとの間に、n+型ドレイン領域3e内
に形成された入力抵抗Rinと、n+型ドレイン領域3
e.n+型ンース領域3dおよび金属配線6cによって
接地電位に接続されたゲート電極5c’を有するnMO
sQinとで楕戒される入力保護回路が設置されている
。
ある第3図(a)およびその断面図である第3図(b)
を参照して説明する.第3図(a)、(b)に示される
ように、p型半導体基板1上には、n+型ソース領域3
C、ドレイン領域3bおよびゲート電極5bを有するn
チャネルMOSトランジスタ(以下、nMOsと記す)
Qnが形或されており、また、p型半導体基板1の表面
領域内に形成されたnウェル領域2内には、p1型ソー
ス領域4a、ドレイン領域4bおよびゲート電極5aを
有するpチャネルMOS}ランジスタ(以下、pMOS
と記す)Qpが形成されている.両MOS}ランジスタ
Qp.Qnは、インバータ回路を楕戒するように金属配
線により接続される.すなわち、金属配線6aによって
pMOsQpのソース領域4aとn+型拡散領域3aと
が電源電圧Vccに接続され、金属配M6bによってp
MOsQPのドレイン領域4bとnMOsQnのドレイ
ン領域3bとが接続され、金属配線6CによってnMO
sQnのソース領域3Cは接地電位GNDに接続され、
金属配線6dによってpMOSQpのゲート電極5aと
nMOsQnのゲート電極5bとはn+型ドレイン領域
3eに接続されている。また、入力端子であるパッド用
金属配線6eとインバータ回路を構成するMOS}ラン
ジスタQp,Qnとの間に、n+型ドレイン領域3e内
に形成された入力抵抗Rinと、n+型ドレイン領域3
e.n+型ンース領域3dおよび金属配線6cによって
接地電位に接続されたゲート電極5c’を有するnMO
sQinとで楕戒される入力保護回路が設置されている
。
斯かる相補型MIS半導体装置においては、第3図(b
)に等価回路で示す回路が形威されており、ラッチアッ
プは、電源電圧Vcoにつながるnウェル領域2内のp
+型ソース領域4aと電源電圧V。。にn+型拡散領域
3aを介してつながるnウェル領域2とp型半導体基板
1とからn4威されるpnpバイボーラトランジスタT
r 1と、nウェル領域2とp型半導体基板1と接地
電位GNDにつながるn1型ソース領域3cとから横戒
されるnpnバイボーラトランジスタTr2とが何らか
のトリガーを受けて導通状態になったときに発生する. [発明が解決しようとする課題] 上述した従来の相補型MIS半導体装置は、入力端子に
静電気等の外部ノイズが印加された場合に簡単にラッチ
アップ状態に陥いるという欠点があった.そのメカニズ
ムを以下に示す.第3図(b)に示すように、入力端子
に外部からノイズが印加されると、すなわちパッド用金
属配線6eにノイズが印加されると、まずn1型ドレイ
ン領域3eにノイズが加わる.この際に、n1型ドレイ
ン領域3e−p型半導体基板l間の降服電圧BVJに比
べ、nMOsQinのドレイン領域3e−ソース領域3
d間の導通開始電圧BVosが高い場合、n+型ドレイ
ン領域3eに印加されたノイズレベルが降服電圧BVj
を超えると、n“型ドレイン領域3eからp型半導体基
板1へ電流が流れる. これを第4図に示す等価回路を用いて説明すると、前述
のように入力端子Pに高い外部ノイズが印加されると、
ドレイン領域3e一半導体基板1間で形威されるダイオ
ードDが逆方向に導通状態となり、電流Ijが流れる.
その結果、p型半導体基板lの抵抗R subの存在に
より節点■の電位が上昇し、トランジスタTr2が導通
して、このトランジスタ内を電流I2が流れる。このた
めnウェル領域2の抵抗Rwellの端子の節点■の電
位が下降し、トランジスタTriが導通し、電流■1が
流れる.その結果、トランジスタTriとTr2からな
るループに正帰還がかかり、トランジスタTriとT
r 2とで構成されるサイリスタが導通し(ラッチアッ
プ現象が起こり)、電源一接地端子間に大電流が流れ、
最悪の場合デバイスが破壊する. [課題を解決するための千段] 本発明による相補型MIS半導体装置は、入力端子に接
続された入力保護抵抗を構戒する第1の不純物拡散層と
、該第lの不純物拡散層およびこれと近接して形成され
接地電位に接続される第2の不純物拡散層を含んで構戒
される入力保護素子とを有するものであって、前記第1
の不純物拡散層と半導体基板との間の接合の降服電圧は
、前記入力保護素子の導通開始電圧より高く設定されて
いる. [実施例] 次に、本発明の実施例について図面を参照して説明する
. 第1図は、本発明の一実施例を示す断面図であって、同
図において、第3図の従来例と同一の部分には同一の参
照番号が付されているので重複した説明は省略する.こ
の実施例の第3図に示される従来例と相違する点は、本
実施例においては、入力保護回路におけるnMOsQi
nのゲート電極5Cのゲート長が従来例のそれより短か
くなされており、そして、このトランジスタの導通開始
電圧BVosが、n+型ドレイン領域3e−p型半導体
基板間の降服電圧BVJより低く設定されている点であ
る. 次に、本発明の動作原理について第2図を参照して説明
する.まず、入力端子Pに外部ノイズが印加されると、
n+型ドレイン領域3e一半導体基板間の降服電圧BV
j (例えば20V)より、n M O S Q in
の導通開始電圧BVos(例えば15V)の方が低く設
定されているために、nMOsQinの方が先に導通し
て、このトランジスタ内を電流I。Sが流れる.したが
って、第5図に示した場合のように、基板電流Ijが流
れることはなくなり、トランジスタTr2は導通するこ
とはなくラッチアップ現象は生じない.また、入力電圧
がさらに上昇して降服電圧BVJを超えても、nMOS
Qinのサイズを適当な大きさにすることにより、Qi
nの導通抵抗Rl)S、ドレイン領域3eとp型半導体
基板1との接合の導通抵抗RJ,p型半導体基板抵抗R
subとの関係を、 R as< R J + R sub の条件を満足するようにすれば、 Ios>IJ となり、外部ノイズによるp型半導体基板1への電流I
Jを小さく抑えることができる.したがって、この場合
にもラッチアップ境象のトリガーとなるp型半導体基板
への電流Ijが小さいため、ラッチアップ現象は大きく
抑制される.なお、上記実施例では、nMOsQinの
ゲート長を短くすることによりこのトランジスタの導通
開始電圧BVosを接合降服電圧BVJより低く設定し
ていたが,これに替えて、n“型ドレイン領域3eの不
純物濃度を下げることにより、上記条件を達成できるよ
うにしてもよい.いずれにしても、本発明によれば、ラ
ッチアップ防止のために格別なスペースを消費すること
なく確実にその目的を達成することができる. [発明の効果] 以上説明したように、本発明による相補型MIS半導体
装置は、入力端子に接続された、第1の不純物拡散層で
構成された入力保護抵抗と、前記第1の不純物拡散層お
よび接地電位に接続された第2の不純物拡散層を含む入
力保護素子とを備えるものであって、前記入力保護素子
の導通開始電圧は、前記第1の不純物拡散層と半導体基
板との間の降服電圧より低く設定したものであるので、
本発明によれば、入力端子に印加される外部ノイズを入
力保護素子により接地電位へ引き落すことができる.し
たがって、本発明によれば、第1の不純物拡散層の接合
降服による基板電流を生じさせないかあるいはこれを僅
少なものとすることができるので、寄生トランジスタを
導通させないようにすることができ、ラッチアップ現象
を大きく抑制することができる.そして、このような効
果はチップ面積の拡大を伴うことなくもたらされるもの
であるので、本発明は半導体装置の高集積化に寄与する
ところ大である.
)に等価回路で示す回路が形威されており、ラッチアッ
プは、電源電圧Vcoにつながるnウェル領域2内のp
+型ソース領域4aと電源電圧V。。にn+型拡散領域
3aを介してつながるnウェル領域2とp型半導体基板
1とからn4威されるpnpバイボーラトランジスタT
r 1と、nウェル領域2とp型半導体基板1と接地
電位GNDにつながるn1型ソース領域3cとから横戒
されるnpnバイボーラトランジスタTr2とが何らか
のトリガーを受けて導通状態になったときに発生する. [発明が解決しようとする課題] 上述した従来の相補型MIS半導体装置は、入力端子に
静電気等の外部ノイズが印加された場合に簡単にラッチ
アップ状態に陥いるという欠点があった.そのメカニズ
ムを以下に示す.第3図(b)に示すように、入力端子
に外部からノイズが印加されると、すなわちパッド用金
属配線6eにノイズが印加されると、まずn1型ドレイ
ン領域3eにノイズが加わる.この際に、n1型ドレイ
ン領域3e−p型半導体基板l間の降服電圧BVJに比
べ、nMOsQinのドレイン領域3e−ソース領域3
d間の導通開始電圧BVosが高い場合、n+型ドレイ
ン領域3eに印加されたノイズレベルが降服電圧BVj
を超えると、n“型ドレイン領域3eからp型半導体基
板1へ電流が流れる. これを第4図に示す等価回路を用いて説明すると、前述
のように入力端子Pに高い外部ノイズが印加されると、
ドレイン領域3e一半導体基板1間で形威されるダイオ
ードDが逆方向に導通状態となり、電流Ijが流れる.
その結果、p型半導体基板lの抵抗R subの存在に
より節点■の電位が上昇し、トランジスタTr2が導通
して、このトランジスタ内を電流I2が流れる。このた
めnウェル領域2の抵抗Rwellの端子の節点■の電
位が下降し、トランジスタTriが導通し、電流■1が
流れる.その結果、トランジスタTriとTr2からな
るループに正帰還がかかり、トランジスタTriとT
r 2とで構成されるサイリスタが導通し(ラッチアッ
プ現象が起こり)、電源一接地端子間に大電流が流れ、
最悪の場合デバイスが破壊する. [課題を解決するための千段] 本発明による相補型MIS半導体装置は、入力端子に接
続された入力保護抵抗を構戒する第1の不純物拡散層と
、該第lの不純物拡散層およびこれと近接して形成され
接地電位に接続される第2の不純物拡散層を含んで構戒
される入力保護素子とを有するものであって、前記第1
の不純物拡散層と半導体基板との間の接合の降服電圧は
、前記入力保護素子の導通開始電圧より高く設定されて
いる. [実施例] 次に、本発明の実施例について図面を参照して説明する
. 第1図は、本発明の一実施例を示す断面図であって、同
図において、第3図の従来例と同一の部分には同一の参
照番号が付されているので重複した説明は省略する.こ
の実施例の第3図に示される従来例と相違する点は、本
実施例においては、入力保護回路におけるnMOsQi
nのゲート電極5Cのゲート長が従来例のそれより短か
くなされており、そして、このトランジスタの導通開始
電圧BVosが、n+型ドレイン領域3e−p型半導体
基板間の降服電圧BVJより低く設定されている点であ
る. 次に、本発明の動作原理について第2図を参照して説明
する.まず、入力端子Pに外部ノイズが印加されると、
n+型ドレイン領域3e一半導体基板間の降服電圧BV
j (例えば20V)より、n M O S Q in
の導通開始電圧BVos(例えば15V)の方が低く設
定されているために、nMOsQinの方が先に導通し
て、このトランジスタ内を電流I。Sが流れる.したが
って、第5図に示した場合のように、基板電流Ijが流
れることはなくなり、トランジスタTr2は導通するこ
とはなくラッチアップ現象は生じない.また、入力電圧
がさらに上昇して降服電圧BVJを超えても、nMOS
Qinのサイズを適当な大きさにすることにより、Qi
nの導通抵抗Rl)S、ドレイン領域3eとp型半導体
基板1との接合の導通抵抗RJ,p型半導体基板抵抗R
subとの関係を、 R as< R J + R sub の条件を満足するようにすれば、 Ios>IJ となり、外部ノイズによるp型半導体基板1への電流I
Jを小さく抑えることができる.したがって、この場合
にもラッチアップ境象のトリガーとなるp型半導体基板
への電流Ijが小さいため、ラッチアップ現象は大きく
抑制される.なお、上記実施例では、nMOsQinの
ゲート長を短くすることによりこのトランジスタの導通
開始電圧BVosを接合降服電圧BVJより低く設定し
ていたが,これに替えて、n“型ドレイン領域3eの不
純物濃度を下げることにより、上記条件を達成できるよ
うにしてもよい.いずれにしても、本発明によれば、ラ
ッチアップ防止のために格別なスペースを消費すること
なく確実にその目的を達成することができる. [発明の効果] 以上説明したように、本発明による相補型MIS半導体
装置は、入力端子に接続された、第1の不純物拡散層で
構成された入力保護抵抗と、前記第1の不純物拡散層お
よび接地電位に接続された第2の不純物拡散層を含む入
力保護素子とを備えるものであって、前記入力保護素子
の導通開始電圧は、前記第1の不純物拡散層と半導体基
板との間の降服電圧より低く設定したものであるので、
本発明によれば、入力端子に印加される外部ノイズを入
力保護素子により接地電位へ引き落すことができる.し
たがって、本発明によれば、第1の不純物拡散層の接合
降服による基板電流を生じさせないかあるいはこれを僅
少なものとすることができるので、寄生トランジスタを
導通させないようにすることができ、ラッチアップ現象
を大きく抑制することができる.そして、このような効
果はチップ面積の拡大を伴うことなくもたらされるもの
であるので、本発明は半導体装置の高集積化に寄与する
ところ大である.
第1図は、本発明の一実施例を示す断面図、第2図は、
その等価回路図、第3図(a)は、従来例を示す平面図
、第3図(b)は、その断面図、第4図は、その等価回
路図である. 1・・・ρ型半導体基板、 2・・・nウエル領域、
3a・・・n+型拡散領域、 3b、3e・・・n+
型ドレイン領域、 3C、3d・・・n+型ソース
領域、 4a・・・p+型ソース領域、 4b・・
・p1型トレイン領域、 5a、5b、5C、
5c=−・ゲート電極、 6a,6b、6C、6d、
6e・・・金属配線、 D・・・領域3e一基板1間
の寄生ダイオード、 Qin・・・入力保護素子であ
るnチャネルMOS}ランジスタ、 Qn・・・イン
バータを楕戒するnチャネルMOSトランジスタ、
Qp・・・インバータを構成するpチャネルMOSトラ
ンジスタ、 Trl・・・寄生pnpバイボーラトラ
ンジスタ、 T r 2・・・寄生npnバイボーラ
トランジスタ、 Rwell・・・nウエル領域抵抗
、 R sub・・・p型半導体基板抵抗、Rj・・
・n+型ドレイン領域3e−p型半導体基板1間接合の
逆方向導通抵抗.
その等価回路図、第3図(a)は、従来例を示す平面図
、第3図(b)は、その断面図、第4図は、その等価回
路図である. 1・・・ρ型半導体基板、 2・・・nウエル領域、
3a・・・n+型拡散領域、 3b、3e・・・n+
型ドレイン領域、 3C、3d・・・n+型ソース
領域、 4a・・・p+型ソース領域、 4b・・
・p1型トレイン領域、 5a、5b、5C、
5c=−・ゲート電極、 6a,6b、6C、6d、
6e・・・金属配線、 D・・・領域3e一基板1間
の寄生ダイオード、 Qin・・・入力保護素子であ
るnチャネルMOS}ランジスタ、 Qn・・・イン
バータを楕戒するnチャネルMOSトランジスタ、
Qp・・・インバータを構成するpチャネルMOSトラ
ンジスタ、 Trl・・・寄生pnpバイボーラトラ
ンジスタ、 T r 2・・・寄生npnバイボーラ
トランジスタ、 Rwell・・・nウエル領域抵抗
、 R sub・・・p型半導体基板抵抗、Rj・・
・n+型ドレイン領域3e−p型半導体基板1間接合の
逆方向導通抵抗.
Claims (1)
- 一導電型の半導体基板上にpチャネル型MIS半導体素
子とnチャネル型MIS半導体素子とが形成され、前記
pチャネルおよびnチャネルMIS半導体素子が前記半
導体基板の表面領域に形成された第1の不純物拡散層を
介して入力端子に接続され、前記第1の不純物層は接地
電位に接続された第2の不純物拡散層とともに入力保護
素子を構成している相補型MIS半導体装置において、
前記第1の不純物拡散層と前記半導体基板との間の降服
電圧は、前記入力保護素子の導通開始電圧より高いこと
を特徴とする相補型MIS半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1233483A JPH0396273A (ja) | 1989-09-08 | 1989-09-08 | 相補型mis半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1233483A JPH0396273A (ja) | 1989-09-08 | 1989-09-08 | 相補型mis半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0396273A true JPH0396273A (ja) | 1991-04-22 |
Family
ID=16955717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1233483A Pending JPH0396273A (ja) | 1989-09-08 | 1989-09-08 | 相補型mis半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0396273A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5771179A (en) * | 1980-10-22 | 1982-05-01 | Hitachi Ltd | Input protective circuit device |
JPS61296773A (ja) * | 1985-06-26 | 1986-12-27 | Toshiba Corp | 入力保護回路 |
-
1989
- 1989-09-08 JP JP1233483A patent/JPH0396273A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5771179A (en) * | 1980-10-22 | 1982-05-01 | Hitachi Ltd | Input protective circuit device |
JPS61296773A (ja) * | 1985-06-26 | 1986-12-27 | Toshiba Corp | 入力保護回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
US6469354B1 (en) | Semiconductor device having a protective circuit | |
US6919604B2 (en) | Silicon controlled rectifier structure with guard ring controlled circuit | |
JPH08288404A (ja) | ラッチアップのない完全に保護されたcmosオンチップesd保護回路 | |
JP2959528B2 (ja) | 保護回路 | |
US20070120196A1 (en) | Prevention of latch-up among p-type semiconductor devices | |
US20060125054A1 (en) | Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier | |
US6670678B2 (en) | Semiconductor device having ESD protective transistor | |
JP2007012864A (ja) | 静電放電保護回路 | |
JP2005072566A (ja) | 半導体装置 | |
US5561312A (en) | Protection device for a CMOS integrated circuit apparatus | |
US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
JP3559075B2 (ja) | Cmos技術の集積電子回路用の極性反転保護装置 | |
JPH1084098A (ja) | 三重井戸技術を用いた高密度dramのesd保護 | |
JP2005268379A (ja) | 低容量esd保護回路 | |
US6894320B2 (en) | Input protection circuit | |
US6833590B2 (en) | Semiconductor device | |
KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
KR20020015199A (ko) | 반도체장치의 정전방전보호소자 | |
US6084272A (en) | Electrostatic discharge protective circuit for semiconductor device | |
US6583475B2 (en) | Semiconductor device | |
JPH06104721A (ja) | 半導体集積回路 | |
JPH0396273A (ja) | 相補型mis半導体装置 | |
JPH05315552A (ja) | 半導体保護装置 | |
JPS6239045A (ja) | 半導体集積回路の入力保護回路 |