JPH0394472A - 縦型ｍｏｓ電界効果トランジスタ - Google Patents
縦型ｍｏｓ電界効果トランジスタInfo
- Publication number
- JPH0394472A JPH0394472A JP23110189A JP23110189A JPH0394472A JP H0394472 A JPH0394472 A JP H0394472A JP 23110189 A JP23110189 A JP 23110189A JP 23110189 A JP23110189 A JP 23110189A JP H0394472 A JPH0394472 A JP H0394472A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bonding pad
- source electrode
- gate bonding
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、縦型ＭＯＳ電界効果トランジスタに関するも
のである。
のである。
従来の技術
以下，従来の大出力用縦型ＭＯＳ電界効果トランジスタ
（以下、パワーＭＯＳＦＥＴという）について説明する
．第２図は従来のパワーＭＯＳＦＥＴの断面構造図であ
る。縦型構造のＭＯＳＦＥＴは一般的に拡散自己整合，
いわゆるＤ−ＭＯＳ（Ｄｉｆｆｕｃｅｄ Ｓａｌｆ−Ａ
ｌｉｇｎｅｄ）構造をしている．第２図において、まず
，ドレイン領域１となるシリコン表面上にゲート酸化膜
２とゲート電極としての多結晶シリコン３を形成し，リ
ソグラフィ工程でパターニングした後，この多結晶シリ
コン３をマスクとしたセルファライメント拡散で、ドレ
イン領域１とは逆導電型のチャンネル形或領域４とソー
ス領域５を作り込んでいる．その後，眉間絶縁膜６を形
成した後，ソグラフィ工程でソース電極７およびゲート
ボンディングパット８を形成し、さらに、裏面にドレイ
ン電極９を形成する．また，ここで、ゲートボンディン
グパット８の下部には、素子のドレイン電極９とソース
電極７との間の逆方向耐圧の劣化を防止するためにドレ
イン領域１とは逆導電型領域ｌＯが形或されている．発
明が解決しようとする課題 しかし、上記従来のパワーＭＯＳＦＥＴにおいては，第
２図に示すように，ゲートボンディングパット８の下部
にはドレイン領域１とは逆導電型領域１０が形成されて
いるが、この領域によって、ＭＯＳ領域と同様にソース
・ドレイン間にダイオードが形成される．ここで、たと
えば第３図に示すように，負荷がインダクタンスのＨブ
リッジ回路にパワーＭＯＳＦＥＴＬＬを利用すると，上
記ゲートボンディングパット８の下部の逆導電型領域１
０の面積が広いため，ゲートボンディングパット８の下
部に逆方向ダイオード電流が集中する．このため、ゲー
トボンディングパット８の近傍に形成されるセル部のソ
ース領域５、チャンネル形成領域４、ドレイン領域１で
形成されるトランジスタがバイポーラ動作を起こし破壊
に至る。このように，従来のパワーＭＯＳＦＥＴの構造
では、逆方向の安全動作領域（以下、Ｒ−ＡＳＯという
）が弱いという問題を有していた。
（以下、パワーＭＯＳＦＥＴという）について説明する
．第２図は従来のパワーＭＯＳＦＥＴの断面構造図であ
る。縦型構造のＭＯＳＦＥＴは一般的に拡散自己整合，
いわゆるＤ−ＭＯＳ（Ｄｉｆｆｕｃｅｄ Ｓａｌｆ−Ａ
ｌｉｇｎｅｄ）構造をしている．第２図において、まず
，ドレイン領域１となるシリコン表面上にゲート酸化膜
２とゲート電極としての多結晶シリコン３を形成し，リ
ソグラフィ工程でパターニングした後，この多結晶シリ
コン３をマスクとしたセルファライメント拡散で、ドレ
イン領域１とは逆導電型のチャンネル形或領域４とソー
ス領域５を作り込んでいる．その後，眉間絶縁膜６を形
成した後，ソグラフィ工程でソース電極７およびゲート
ボンディングパット８を形成し、さらに、裏面にドレイ
ン電極９を形成する．また，ここで、ゲートボンディン
グパット８の下部には、素子のドレイン電極９とソース
電極７との間の逆方向耐圧の劣化を防止するためにドレ
イン領域１とは逆導電型領域ｌＯが形或されている．発
明が解決しようとする課題 しかし、上記従来のパワーＭＯＳＦＥＴにおいては，第
２図に示すように，ゲートボンディングパット８の下部
にはドレイン領域１とは逆導電型領域１０が形成されて
いるが、この領域によって、ＭＯＳ領域と同様にソース
・ドレイン間にダイオードが形成される．ここで、たと
えば第３図に示すように，負荷がインダクタンスのＨブ
リッジ回路にパワーＭＯＳＦＥＴＬＬを利用すると，上
記ゲートボンディングパット８の下部の逆導電型領域１
０の面積が広いため，ゲートボンディングパット８の下
部に逆方向ダイオード電流が集中する．このため、ゲー
トボンディングパット８の近傍に形成されるセル部のソ
ース領域５、チャンネル形成領域４、ドレイン領域１で
形成されるトランジスタがバイポーラ動作を起こし破壊
に至る。このように，従来のパワーＭＯＳＦＥＴの構造
では、逆方向の安全動作領域（以下、Ｒ−ＡＳＯという
）が弱いという問題を有していた。
本発明は上記従来の問題を解決するもので、Ｒ一ＡＳＯ
を向上させることができる縦型ＭＯＳ電界効果トランジ
スタを提供することを目的とするものである． 課題を解決するための手段 上記課題を解決するために本発明の縦型ＭＯＳ電界効果
トランジスタは、ソース電極上に絶縁膜を形或し、この
絶縁膜上に前記ソース電極とは電気的に絶縁され、かつ
ドレイン領域およびソース領域の両者にまたがった状態
で、ゲートボンディングパットを形成し、前記ゲートボ
ンディングパットを層間絶縁膜下に形成されたゲート電
極に電気的に接続したものである． 作用 上記構成により，ゲートボンディングパットとソース電
極を二層構造としているので，従来のパワーＭＯＳＦＥ
Ｔにおいて、ゲートボンディングパット下に存在してい
た、ドレイン領域とは逆導電型の領域がなくなり、しか
も、チップ全体にわたりＭＯＳセルの均一な形成が可能
となる。したがって、その分チップ縮少が可能であり、
かつダイオードの逆方向電流を各セル部に均一に流すこ
とができ、Ｒ−ＡＳＯは各セルの実力の値で決定するこ
とになり、Ｒ−ＡＳＯが向上する．実施例 以下，本発明の一実施例について図面を参照しながら説
明する． 第１図は本発明の一実施例を示すパワーＭＯＳＦＥＴの
断面構造図であり，従来例と同一の作用効果を奏するも
のには同一の符号を付してその説明を省略する．第１図
において、層間絶縁膜６の形成までは，従来のパワーＭ
ＯＳＦＥＴと全く同じ構成であるが，従来のゲートボン
デイングバット下部にもＭＯＳＦＥＴのセルを形成させ
る点が異なっている．すなわち、層間絶縁膜６の形或後
，リソグラフィ工程により，層間絶縁膜６にソース電極
２１のコンタクト窓を形或する．その後，アルミ蒸着、
リソグラフィ工程によりソース電極２１を形成する．さ
らに，ソース電極２１上に絶縁膜２２を形成する．その
後、絶縁膜２２および層間絶縁膜６を貫通するコンタク
ト窓を形成し、さらに、絶縁膜２２の上にゲートボンデ
ィングパット２３を形成し、多結晶シリコン３に電気的
に接続する．このように，ゲートボンディングパット２
３とソース電極２１を二層構造とすることにより、従来
のパ’７−Ｍ○ＳＦＥＴで存在していた，ゲートボンデ
ィングパット下部のドレイン領域との間の逆導電型領域
がなくなり、しかもチップ全体にわたりＭＯＳのセルが
均一に形成できる。したがって、その分チップ縮少が可
能であり、かつダイオードの逆方向電流が各セル部に均
一に流れることにより、Ｒ−ＡＳＯは各セルの実力の値
で決定することになる。
を向上させることができる縦型ＭＯＳ電界効果トランジ
スタを提供することを目的とするものである． 課題を解決するための手段 上記課題を解決するために本発明の縦型ＭＯＳ電界効果
トランジスタは、ソース電極上に絶縁膜を形或し、この
絶縁膜上に前記ソース電極とは電気的に絶縁され、かつ
ドレイン領域およびソース領域の両者にまたがった状態
で、ゲートボンディングパットを形成し、前記ゲートボ
ンディングパットを層間絶縁膜下に形成されたゲート電
極に電気的に接続したものである． 作用 上記構成により，ゲートボンディングパットとソース電
極を二層構造としているので，従来のパワーＭＯＳＦＥ
Ｔにおいて、ゲートボンディングパット下に存在してい
た、ドレイン領域とは逆導電型の領域がなくなり、しか
も、チップ全体にわたりＭＯＳセルの均一な形成が可能
となる。したがって、その分チップ縮少が可能であり、
かつダイオードの逆方向電流を各セル部に均一に流すこ
とができ、Ｒ−ＡＳＯは各セルの実力の値で決定するこ
とになり、Ｒ−ＡＳＯが向上する．実施例 以下，本発明の一実施例について図面を参照しながら説
明する． 第１図は本発明の一実施例を示すパワーＭＯＳＦＥＴの
断面構造図であり，従来例と同一の作用効果を奏するも
のには同一の符号を付してその説明を省略する．第１図
において、層間絶縁膜６の形成までは，従来のパワーＭ
ＯＳＦＥＴと全く同じ構成であるが，従来のゲートボン
デイングバット下部にもＭＯＳＦＥＴのセルを形成させ
る点が異なっている．すなわち、層間絶縁膜６の形或後
，リソグラフィ工程により，層間絶縁膜６にソース電極
２１のコンタクト窓を形或する．その後，アルミ蒸着、
リソグラフィ工程によりソース電極２１を形成する．さ
らに，ソース電極２１上に絶縁膜２２を形成する．その
後、絶縁膜２２および層間絶縁膜６を貫通するコンタク
ト窓を形成し、さらに、絶縁膜２２の上にゲートボンデ
ィングパット２３を形成し、多結晶シリコン３に電気的
に接続する．このように，ゲートボンディングパット２
３とソース電極２１を二層構造とすることにより、従来
のパ’７−Ｍ○ＳＦＥＴで存在していた，ゲートボンデ
ィングパット下部のドレイン領域との間の逆導電型領域
がなくなり、しかもチップ全体にわたりＭＯＳのセルが
均一に形成できる。したがって、その分チップ縮少が可
能であり、かつダイオードの逆方向電流が各セル部に均
一に流れることにより、Ｒ−ＡＳＯは各セルの実力の値
で決定することになる。
また，ソース電極２１とゲートボンディングパットｚ３
の間の絶縁膜２２に、たとえば、高耐湿性のポリイミド
膜を用いるならば、従来のパワーＭＯＳＦＥＴで形成さ
れていた表面保護膜の形成工程をとり除くことが可能で
ある。
の間の絶縁膜２２に、たとえば、高耐湿性のポリイミド
膜を用いるならば、従来のパワーＭＯＳＦＥＴで形成さ
れていた表面保護膜の形成工程をとり除くことが可能で
ある。
発明の効果
以上のように本発明によれば、ゲートボンディングパッ
トとソース電極を二層構造とすることにより、パワーＭ
ＯＳＦＥＴのＲ−ＡＳＯの向上およびチップ縮少をする
ことができるものである。
トとソース電極を二層構造とすることにより、パワーＭ
ＯＳＦＥＴのＲ−ＡＳＯの向上およびチップ縮少をする
ことができるものである。
第工図は本発明の一実施例を示すパワーＭＯＳＦＥＴの
断面構造図、第２図は従来のパワーＭＯＳＦＥＴの断面
構造図、第３図はパワーＭＯＳＦＥＴを用いた負荷がイ
ンダクタンスのＨブリッジ回路図である。 工・・・ドレイン領域、２・・・ゲート酸化膜、３・・
・多結晶シリコン、４・・・チャンネル形成領域、５・
・・ソース領域、６・・・層間絶縁膜、２ｌ・・・ソー
ス電極、２２・・・絶縁膜，２３・・・ゲートボンディ
ングパット。
断面構造図、第２図は従来のパワーＭＯＳＦＥＴの断面
構造図、第３図はパワーＭＯＳＦＥＴを用いた負荷がイ
ンダクタンスのＨブリッジ回路図である。 工・・・ドレイン領域、２・・・ゲート酸化膜、３・・
・多結晶シリコン、４・・・チャンネル形成領域、５・
・・ソース領域、６・・・層間絶縁膜、２ｌ・・・ソー
ス電極、２２・・・絶縁膜，２３・・・ゲートボンディ
ングパット。
Claims (1)
- １、ソース電極上に絶縁膜を形成し、この絶縁膜上に、
前記ソース電極とは電気的に絶縁され、かつ、ドレイン
領域およびソース領域の両者にまたがった状態でゲート
ボンディングパットを形成し、前記ゲートボンディング
パットを層間絶縁膜下に形成されたゲート電極に電気的
に接続した縦型ＭＯＳ電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23110189A JPH0394472A (ja) | 1989-09-06 | 1989-09-06 | 縦型ｍｏｓ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23110189A JPH0394472A (ja) | 1989-09-06 | 1989-09-06 | 縦型ｍｏｓ電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0394472A true JPH0394472A (ja) | 1991-04-19 |
Family
ID=16918316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23110189A Pending JPH0394472A (ja) | 1989-09-06 | 1989-09-06 | 縦型ｍｏｓ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0394472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064899A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224074A (ja) * | 1986-03-26 | 1987-10-02 | Hitachi Ltd | 絶縁ゲ−ト半導体装置 |
| JPH0252468A (ja) * | 1988-08-17 | 1990-02-22 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-09-06 JP JP23110189A patent/JPH0394472A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224074A (ja) * | 1986-03-26 | 1987-10-02 | Hitachi Ltd | 絶縁ゲ−ト半導体装置 |
| JPH0252468A (ja) * | 1988-08-17 | 1990-02-22 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064899A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621234A (en) | Vertical semiconductor device with breakdown voltage improvement region | |
| JP2635828B2 (ja) | 半導体装置 | |
| JPH0247874A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0334466A (ja) | 縦形二重拡散ｍｏｓｆｅｔ | |
| JP2946750B2 (ja) | 半導体装置 | |
| US6504208B2 (en) | Power MOSFET device, structures employing the same and methods of fabrication | |
| US5874767A (en) | Semiconductor device including a lateral power device | |
| JPH02143566A (ja) | 二重拡散形絶縁ゲート電界効果トランジスタ | |
| JP3185292B2 (ja) | 半導体装置 | |
| JPH08274321A (ja) | 半導体装置 | |
| JPH01128568A (ja) | 半導体装置 | |
| JPS6180858A (ja) | パワ−ｍｏｓｆｅｔ | |
| JPH0394472A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP3240896B2 (ja) | Ｍｏｓ型半導体素子 | |
| JPH03129764A (ja) | 半導体装置 | |
| JP3211529B2 (ja) | 縦型ｍｉｓトランジスタ | |
| JPS6336568A (ja) | 複合サイリスタ | |
| JPH0435069A (ja) | 電界効果半導体装置 | |
| JPH05335583A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPH04107876A (ja) | 半導体装置及びれを用いたイグナイタ装置 | |
| JPH01293669A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP3392496B2 (ja) | 電力用半導体装置 | |
| JP2816985B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPH01290265A (ja) | Ｍｏｓ型半導体装置 | |
| JP2863041B2 (ja) | スイッチング素子 |