JPH0386616U - - Google Patents
Info
- Publication number
- JPH0386616U JPH0386616U JP14821889U JP14821889U JPH0386616U JP H0386616 U JPH0386616 U JP H0386616U JP 14821889 U JP14821889 U JP 14821889U JP 14821889 U JP14821889 U JP 14821889U JP H0386616 U JPH0386616 U JP H0386616U
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- collector
- pair
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
Landscapes
- Amplifiers (AREA)
Description
第1図は、本考案のオペアンプの一実施例を回
路図であり、第2図は、本考案のオペアンプをリ
ミツターアンプとして用いた一例の回路図であり
、第3図は、第2図においてリニア出力範囲の出
力波形図であり、第4図は、第3図の信号入力を
20dBだけ増加したときの出力波形図であり、
第5図は、第3図の信号入力を40dBだけ増加
したときの出力波形図であり、第6図は、従来の
オペアンプの一例の回路図であり、第7図は、第
6図においてリニア出力範囲の出力波形図であり
、第8図は、第7図の信号入力を20dBだけ増
加したときの出力波形図であり、第9図は、第7
図の信号入力を40dBだけ増加したときの出力
波形図である。
20……第1のトランジスタ、21……第2の
トランジスタ、22……第3のトランジスタ、2
3……第4のトランジスタ、24,25……抵抗
、26……プラス入力端子、27……マイナス入
力端子、28……第5のトランジスタ、29……
第6のトランジスタ、30……第7のトランジス
タ、31……第8のトランジスタ、32……出力
端子、40……オペアンプ、Vcc……電源。
FIG. 1 is a circuit diagram of one embodiment of the operational amplifier of the present invention, FIG. 2 is a circuit diagram of an example of the operational amplifier of the present invention used as a limiter amplifier, and FIG. 4 is an output waveform diagram of the output range, and FIG. 4 is an output waveform diagram when the signal input of FIG. 3 is increased by 20 dB,
FIG. 5 is an output waveform diagram when the signal input in FIG. 3 is increased by 40 dB, FIG. 6 is a circuit diagram of an example of a conventional operational amplifier, and FIG. FIG. 8 is an output waveform diagram when the signal input in FIG. 7 is increased by 20 dB, and FIG. 9 is an output waveform diagram when the signal input in FIG.
It is an output waveform diagram when the signal input shown in the figure is increased by 40 dB. 20...first transistor, 21...second transistor, 22...third transistor, 2
3...Fourth transistor, 24, 25...Resistor, 26...Plus input terminal, 27...Minus input terminal, 28...Fifth transistor, 29...
6th transistor, 30...7th transistor, 31...8th transistor, 32...output terminal, 40... operational amplifier, Vcc...power supply.
Claims (1)
る差動増幅器の接続されたエミツタを抵抗を介し
て電源に接続し、一対の第3と第4のNPNトラ
ンジスタからなる差動増幅器の接続されたエミツ
タを抵抗を介して接地し、前記第1と第3のトラ
ンジスタのベースを接続してプラス入力端子とし
、前記第2と第4のトランジスタのベースを接続
してマイナス入力端子とし、前記第1のトランジ
スタのコレクタを一対のNPNトランジスタから
なり接地されたカレントミラー回路に接続し、前
記第2のトランジスタのコレクタを接地し、前記
第3のトランジスタのコレクタを一対のPNPト
ランジスタからなり前記電源に接続されたカレン
トミラー回路に接続し、前記2つのカレントミラ
ー回路のそれぞれ一方のトランジスタのコレクタ
を接続して出力端子としたことを特徴とするオペ
アンプ。 The connected emitters of a differential amplifier consisting of a pair of first and second PNP transistors are connected to a power supply via a resistor, and the connected emitters of a differential amplifier consisting of a pair of third and fourth NPN transistors are connected to a power supply via a resistor. is grounded via a resistor, the bases of the first and third transistors are connected to form a positive input terminal, the bases of the second and fourth transistors are connected to form a negative input terminal, and the bases of the first and third transistors are connected to form a negative input terminal. The collector of the transistor is connected to a grounded current mirror circuit made up of a pair of NPN transistors, the collector of the second transistor is grounded, and the collector of the third transistor is connected to a grounded current mirror circuit made of a pair of PNP transistors. an operational amplifier, wherein the operational amplifier is connected to a current mirror circuit, and the collector of each transistor of the two current mirror circuits is connected to serve as an output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14821889U JPH0386616U (en) | 1989-12-22 | 1989-12-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14821889U JPH0386616U (en) | 1989-12-22 | 1989-12-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0386616U true JPH0386616U (en) | 1991-09-02 |
Family
ID=31694680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14821889U Pending JPH0386616U (en) | 1989-12-22 | 1989-12-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0386616U (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5945706A (en) * | 1982-09-09 | 1984-03-14 | Nippon Shiguneteitsukusu Kk | Differential amplifier circuit |
JPS6053310A (en) * | 1983-08-05 | 1985-03-27 | エツセ・ジ・エツセ−ア・テイ・エ・エツセ・コンポネンテイ・エレツトロニ−チ・エツセ・ピ・ア | Output stage of power amplifier |
-
1989
- 1989-12-22 JP JP14821889U patent/JPH0386616U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5945706A (en) * | 1982-09-09 | 1984-03-14 | Nippon Shiguneteitsukusu Kk | Differential amplifier circuit |
JPS6053310A (en) * | 1983-08-05 | 1985-03-27 | エツセ・ジ・エツセ−ア・テイ・エ・エツセ・コンポネンテイ・エレツトロニ−チ・エツセ・ピ・ア | Output stage of power amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0386616U (en) | ||
JPS606330U (en) | differential amplifier | |
JPS643210U (en) | ||
JPS6387912U (en) | ||
JPH048525U (en) | ||
JPS6442612U (en) | ||
JPS6181213U (en) | ||
JPH01111325U (en) | ||
JPS6277914U (en) | ||
JPH0197612U (en) | ||
JPS58153368U (en) | Impedance detection circuit | |
JPH02113424U (en) | ||
JPS6421518U (en) | ||
JPS6160519U (en) | ||
JPS611930U (en) | ECL circuit | |
JPS6355616U (en) | ||
JPS6185929U (en) | ||
JPH0436322U (en) | ||
JPH0244425U (en) | ||
JPS61156311U (en) | ||
JPS6444723U (en) | ||
JPS61113431U (en) | ||
JPS6378418U (en) | ||
JPS6344521U (en) | ||
JPH0293815U (en) |