JPH0381219B2 - - Google Patents

Info

Publication number
JPH0381219B2
JPH0381219B2 JP19718881A JP19718881A JPH0381219B2 JP H0381219 B2 JPH0381219 B2 JP H0381219B2 JP 19718881 A JP19718881 A JP 19718881A JP 19718881 A JP19718881 A JP 19718881A JP H0381219 B2 JPH0381219 B2 JP H0381219B2
Authority
JP
Japan
Prior art keywords
signal
circuit
counter
synchronization signal
frame synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19718881A
Other languages
English (en)
Other versions
JPS5898812A (ja
Inventor
Hiroshi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19718881A priority Critical patent/JPS5898812A/ja
Publication of JPS5898812A publication Critical patent/JPS5898812A/ja
Publication of JPH0381219B2 publication Critical patent/JPH0381219B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Description

【発明の詳細な説明】 この発明は、AM変調やFM変調などのキヤリ
ア変調方式によらないベースバンドで記録された
デジタル信号の再生装置の特にフレーム同期信号
(ブロツク同期信号)の補償回路部に関する。
例えば、オーデイオ信号がデジタルPCM化さ
れてデイスクに記録され、この記録されたデジタ
ルPCMオーデイオ信号がこのデイスクより再生
される装置が知られている。このPCMオーデイ
オデイスクの記録再生装置の場合、PCMオーデ
イオ信号を記録するに当つては、AM変調やFM
変調などのキヤリア変調方式によらないベースバ
ンドで記録する方式が採られている。そしてこの
場合、通常ランレングスリミテツドコード
(runlenghth limitted code)の変調方法が用い
られる。この変調方法は、“0”または“1”の
データに関して2つのデータの遷移(トランジシ
ヨン)間の最小反転間隔を長くして記録効率を高
くすると共に最大反転間隔を短かいものとして再
生側におけるセルフクロツクの容易化を図るもの
である。
ところで、デジタル信号を記録,再生する際に
はデジタル信号の誤り訂正その他の処理を容易に
するため複数サンプル毎にブロツク化し、そのブ
ロツク化したもの毎に処理するようにしている。
この1ブロツク分の長さを1フレーム期間として
デジタルオーデイオデイスクでは扱つている。そ
して、この1ブロツク毎のデータに対してフレー
ム同期信号(ブロツク同期信号)がその先頭の部
分に挿入され、1ブロツク単位の目印とされてい
る。
このフレーム同期信号としては、この場合、最
大反転間隔が連続する変調出力は通常の変調によ
つては現れないことを利用して、この最大反転間
隔が2回連続するビツトパターン、すなわち
“1”の区間が最大反転間隔の間続くとともに、
これに続いて“0”の区間が最大反転間隔区間続
くようなパターンをフレーム同期信号として用い
るようにしている。
前述もしたように、このフレーム同期信号を再
生側では検出し、このフレーム同期信号を検出し
たことによりその後のデータを適宜処理するわけ
であるが、以下のような理由により、このフレー
ム同期信号が正しく検出されない場合があり、一
般に再生側にはフレーム同期信号の補償回路が設
けられる。
すなわち、例えばデイスクに生じた傷などによ
りフレーム同期信号が欠落してしまう場合があ
る。また、フレーム同期信号と類似するパルス状
のノイズが再生信号に混入され、これが誤つてフ
レーム同期信号として再生され、その後の処理を
誤らせる結果となるような場合もある。さらに音
声信号の頭出しのようなサーチモードなどのとき
にはフレーム同期信号は検出されないがサーチモ
ードが終了した後即座にフレーム同期信号が得ら
れないと、サーチモードから通常の再生モードに
切り換つた後から安定な再生信号が得られるのに
しばらくの時間が必要になるということにもな
る。その他種々の原因によりフレーム同期信号の
周期が変わることがあり、それを補正する必要も
ある。
この発明は上述のようなデジタル信号の再生装
置のフレーム同期信号の補償回路として、特に簡
単な構成であるとともに再生装置のモードや、再
生信号の状況に応じて最適な補償動作をなすよう
なものを提供しようとするものである。
以下、この発明による装置の一例を図を参照し
ながら説明しよう。
第1図はこの補償回路の系統図の一例であり、
入力端1を通じた再生されたデジタル信号はフレ
ーム同期信号検出回路2に供給される。このフレ
ーム同期信号検出回路2はデジタル信号列中のフ
レーム同期信号と同じビツトパターンの信号を検
出するものである。この検出回路2においてフレ
ーム同期信号が検出されると、その検出信号SFO
は保護回路3に供給される。この保護回路3は再
生時、再生位置ががジヤンプした場合のように再
生信号得られないのに再生信号としてその間の信
号を取り扱い、ノイズがフレーム同期信号として
誤つて検出されないように入力信号をミユーテイ
ングする回路であつて、特に設けなくてもよい。
この保護回路3を通じたフレーム同期信号の検
出信号SFOはゲート回路4に供給される。このゲ
ート回路4にはオアゲート5の出力信号がゲート
信号として供給される。この場合、オアゲート5
の出力信号であるゲート信号は、通常は後述する
ようにして正規のフレーム同期信号位置に対し、
±mビツト程度のパルス幅を有するようなウイン
ドウパルスPWとされる。したがつて、正しい位
置にフレーム同期信号が発生したときには、この
ゲート回路4を通じてその検出信号が得られる。
ゲート回路4を通じて得られたフレーム同期信号
の検出信号はオアゲート6の一方の入力端に供給
されるとともにカウンタ7のクリア端子に供給さ
れる。このカウンタ7のクロツク端子にはクロツ
ク発生器8からのクロツクパルスCPが供給され
る。このクロツク発生器8は再生信号のクロツク
成分に同期するようにされており、例えばPLL
回路が用いられる。このカウンタ7からはクロツ
クパルスCPをカウントしてフレーム同期のキヤ
リーパルスSFCがこれより得られるようにされて
いる。そしてこのカウンタ7から得られるフレー
ム同期信号SFCがオアゲート6の他方の入力端に
供給される。
なお、このクロツク発生器8の出力クロツクは
フレーム同期検出用のクロツクとしても用いられ
る。
ゲート回路4のゲート信号となるウインドウパ
ルスPWはこのカウンタ7のカウント出力情報に
基づいて次のようにして形成される。
すなわちカウンタ7のカウント値がフレーム同
期に相当するカウント値nよりmビツト分に相当
するカウント数だけ少ない数になると、検出器9
においてそれが検出されその検出出力によつてフ
リツプフロツプ回路10がセツトされる。また、
カウンタ7のカウント値がmビツト分に相当する
カウント値になると、それが検出回路11におい
て検出され、その検出出力によりフリツプフロツ
プ回路10がリセツトされる。カウンタ7がフレ
ーム同期信号の検出信号によりクリアされること
を考えればフリツプフロツプ回路10からはフレ
ーム同期信号の位置より手前mビツト分の位置に
おいて立ち上がり、フレーム同期信号の後縁より
mビツト分遅れた時点において立ち下がるウイン
ドウパルスPWが得られる。このウインドウパル
スPWはオアゲート5の一方の入力端に供給され、
ゲート回路4のゲート信号となるものである。
フレーム同期信号の位相とカウンタ7の出力キ
ヤリーパルスSFCの位相とが±mビツト以上ずれ
てしまつている場合にはゲート回路4からはフレ
ーム同期信号の検出信号が得られなくなるが、そ
の場合には次のようにしてその状態が検出されて
カウンタ7が強制的にはフレーム同期信号とパル
スSFCの位相とが一致するようにされている。
すなわち12はその状態を検出するための監視
用カウンタである。このカウンタ12のロード端
子にはゲート回路4から得られるフレーム同期信
号の検出信号が供給されカウント値がプリセツト
値にプリセツトされる。またそのクロツク端子に
は検出器11からのカウンタ7のカウント値がm
ビツトに相当する数であるときの出力信号が供給
される。
この場合、カウンタ7においては常にクロツク
パルスCPをカウントしているので検出器11か
らはフレーム同期でパルスが得られ、これがカウ
ンタ12でカウントされることになるが、ゲート
回路4からフレーム同期信号の検出信号SFWが得
られている間は、カウンタ12のコード端子には
1フレーム周期でこの検出信号SFWが供給されて
プリセツトされるので、結局このカウンタ12の
カウント値はプリセツト値+1以上は歩進しな
い。そして、ゲート回路4からのフレーム同期信
号の検出信号が連続して得られない状態のとき
は、このカウンタ12はプリセツト値から検出器
11の出力パルスを順次カウントし、カウント値
が歩進する。そして、そのカウント値が所定値に
なると、このカウンタ12よりハイレベルに立ち
上がる出力信号SLが得られる。この出力信号SL
このカウンタ12のイネーブル端子に供給されて
おり、このため、カウンタ12はカウントを停止
する。この出力信号SLはオアゲート5を通じてゲ
ート回路4に供給される。つまり、ゲート信号は
常にハイレベルとなり、ゲート回路4は開放状態
になる。
そして、フレーム同期信号の検出信号がこのゲ
ート回路4より得られると、このカウンタ12が
再びロードされ、その出力信号SLがローレベルに
落ちるとともにこのカウンタ12がカウント可能
状態に戻る。
つまり、カウンタ7の出力キヤリーパルスSFC
の位相が再生信号中のフレーム同期信号に対して
大きくずれウインドウパルス幅内にフレーム同期
信号の検出信号が入らないときは監視用カウンタ
12でこれが検出され、強制的にカウンタ7の出
力キヤリーパルスSFCの位相が再生信号のフレー
ム同期信号位相と一致するようにカウンタ7がク
リアされるものである。
そして、この発明においては、さらに、ウイン
ドウパルスのパルス幅及び監視用カウンタ12の
プリセツト値が再生モードや再生信号の状況によ
つて補償回路が最も有効に働くように制御され
る。
すなわち、ウインドウパルスのパルス幅やカウ
ンタ12のプリセツト値に関しては次のような点
が考慮されている。
再生デジタル信号を得るには、デイスクから取
り出した信号を、この信号に同期したクロツク信
号によつてビツト同期させる必要があるが、この
ビツト同期回路において上記クロツク信号と再生
信号との相対的位相ずれがあると、それが積算さ
れることにより1サイクル分抜けたり増えたりす
るサイクルスリツプ現象が生じる。これは例えば
再生信号にドロツプアウトが生じることにより発
生する。通常の再生モードにおいては、ビツト同
期回路を構成するPLL回路の可変周波数発振器
の周波数とローパルフイルタの時定数とを選定し
て、サイクルスリツプによつて生じる時間的誤差
は±1〜2ビツト程度におさえられている。
したがつて、ノーマル再生モードの場合、通常
は、ウインドウパルスの幅は、このサイクルスリ
ツプを生じたときにもフレーム同期信号の検出信
号をゲートできるようなパルス幅であればよく、
例えばフレーム同期信号が検出されるべき位置を
中心に±3ビツト分程度の幅がよい。しかし、ノ
ーマル再生モードであつても、再生信号中のデー
タ誤りがランダム誤りである場合には上記の幅で
問題はないが、バースト誤りが多い場合には、再
生信号とクロツクとの位相ずれの量が積算される
ことによるサイクルスリツプの量が大きくなるた
め、ウインドウパルスのパルス幅を広くする必要
がある。
また、監視用カウンタ12はウインドウパルス
の位相とフレーム同期信号の位相とのずれを補正
するものであるが、ノーマル再生時などのように
比較的安定にフレーム同期信号が検出できるとき
には、その検出信号SFWがドロツプアウト等によ
り若干欠如していてもウインドウパルスの位相は
正しいものとなつているから監視回路を働かせる
ことは実質的にはウインドウパルスのパルス幅を
広げる結果となつて疑似フレーム同期信号等のノ
イズの除去ができない等の不都合が生じる。この
ため、ノーマル再生時にはカウンタ12からの信
号SLをハイレベルに立ち上げるに要するフレーム
数、つまりプリセツトカウント値から信号SLがハ
イレベルに立ち上がるまでの検出器11の出力パ
ルス数は比較的大であつてよく、例えば「16」と
される。
一方、再生モードにおいて、頭出しのためのサ
ーチモードにされたときは短時間のジヤストトラ
ツキングにおける再生信号からコントロール信号
を再生する必要があるため、監視用カウンタ12
の出力信号SLはフレーム同期信号が得られなくな
つてから短い期間、例えば3フレーム期間後にハ
イレベルになるようにしなければならない。
さらに、再生信号が再生中になくなつたとき
は、カウンタ12はフレーム同期信号が得られな
くなつたら即座に出力信号SLがハイレベルとなる
ようにプリセツト値が選定される方がよい。ま
た、この再生信号が得られないときは、デイスク
駆動モータの回転を制御することが多いので、再
生信号が得られて後しばらくの間はウインドウパ
ルスのパルス幅は最大にしておく方がよい。
以上のことを考慮して次のように構成される。
すなわち、高周波検出回路13において、再生
信号の有無が検出され、その検出出力がコントロ
ーラ16に供給される。また、システムコントロ
ール回路14からの再生装置がどのモードになつ
ているかを示す信号がコントローラ16に供給さ
れる。さらに、再生信号中のデータの誤りを検出
するとともにその誤りを訂正する誤り訂正回路1
5からのデータ誤りの状況を示す信号がこのコン
トローラ16に供給される。
そして、コントローラ16からのコントローラ
信号はカウンタ7のカウント値の検出器9及び1
1に供給されて、前述した“m”ビツト分に相当
するカウント値が前述のように、データ誤りの状
況に応じて変えられ、ウインドウパルスのパルス
幅が変えられる。
また、コントローラ16の別の出力信号によつ
て監視用カウンタ12のプリセツト値が、再生の
モードに応じて、また、再生信号の有無検出出力
に応じて変えられる。
この第1図の回路の動作をタイムチヤートを参
照してさらに説明しよう。
第2図〜第4図はノーマル再生モードにおける
動作を示すもので、第2図はサイクルスリツプに
よつて1フレーム周期より短い期期が生じた場合
及びドロツプアウトが生じた場合の動作例であ
る。同図Aはフレーム同期信号検出回路2の出力
SFOであり、同図Bはフリツプフロツプ回路10
からのウインドウパルスPWであり、また同図C
はゲート回路4の出力SFWであり、同図Dはカウ
ンタ7の出力キヤリーパルスSFCであり、さらに
同図Eはオアゲート6の出力SFGである。
この場合、このサイクルスリツプの量は、再生
信号中において、ランダム誤りは多くてもバース
ト誤りが少ないときは小さく、バースト誤りが多
いときは多くなるが、前述のようにウインドウパ
ルスPWの幅は、誤りの状況に応じて可変されて
いるので、ほぼ確実にウインドウパルス幅内にそ
のサイクルスリツプしたフレーム同期信号の検出
信号は含まれ、ゲート回路4より得られる。この
場合、このゲートされて得られたパルスによつて
カウンタ7はキヤリーパルスを発生する前にクリ
アされるのでウインドウパルスPWのパルス幅が
狭くなるとともに、このカウンタ7の出力キヤリ
ーパルスは同図Dに示すようにこのサイクルスリ
ツプが生じた期間ぬけることになる。
一方ドロツプアウトの期間においてはウインド
ウパルスPWのパルス幅内にフレーム同期信号は
存在しないからゲート回路4の出力にはフレーム
同期信号の検出信号は現れない。しかしドロツプ
アウトが生じる前のフレーム同期信号によつてカ
ウンタ7が正しくクリアされていれば、カウンタ
7からは正しいフレーム周期の信号が得られ、こ
れがオアゲートを通じてフレーム同期信号として
出力端17に取り出されることになる。
第3図は同様にサイクルスリツプ及びドロツプ
アウトが生じたときで、この例はサイクルスリツ
プが生じたことによつてフレーム周期よりも長い
期間が生じた場合である。この場合には、カウン
タ7はキヤリーパルスSFCを発生した後にゲート
回路4から得られる信号によつてクリアされるの
でこのパルスSFCはこのサイクルスリツプが生じ
た後の期間の長さが正規のものとは異つたものと
なる。しかしオアゲート6の出力SFGとしては同
図Eに示すようなものが得られる。
第4図は疑似同期パルスの混入した場合及び再
生装置をサーチモードにしたことによつてフレー
ム同期信号が長期に亘つて欠如した場合である。
この場合には疑似同期パルスがウインドウパル
ス幅内に入ることは極めて希であることからこの
疑似同期パルスが除去された状態でゲート回路4
よりフレーム同期信号の検出信号SFWが得られ
る。一方、ゲート回路4よりフレーム同期信号の
検出信号SFWが得られないサーチモードの期間に
おいては監視用のカウンタ12において例えば3
フレーム期間フレーム同期信号がないことが検出
されると、カウンタ12の出力信号SL(同図F)
によつてゲート回路4が開放状態とされ、サーチ
モードの後にノーマルモードとなつたことにより
検出されるフレーム同期信号がゲート回路4より
ゲートされると、これによつて監視用カウンタ1
2がロードされるとともにカウンタ7がクリアさ
れる。したがつてカウンタ7の出力パルスSFC
同図Dに示すようにサーチモードの後の時点にお
いて若干不連続となるもののその後は正しいフレ
ーム周期の信号が得られるようになる。
以上述べたようにして、この発明によれば簡単
な構成によりフレーム同期信号の補償回路が実現
できるとともに、再生信号の状況や再生のモード
の違いに応じた適切な補償動作をするフレーム同
期信号の補償回路を実現できるものである。
また、この発明による補償回路によればサイク
ルスリツプが生じる時間長分だけ見込んだパルス
幅のウインドウ幅のゲートパルスによりフレーム
同期信号の検出信号をゲートするようにしたの
で、各フレーム周期内の同じ位置において誤つた
パルスがフレーム同期信号検出回路より得られた
としても、その誤つたパルスを除去できるという
効果がある。
なお、この発明はデジタルPCMオーデイオデ
イスクの再生装置の場合に限らず、デジタル信号
をベースバンド記録する場合においてフレーム同
期信号(ブロツク同期信号)を検出する場合のそ
の補償回路に用いることができるのは勿論であ
る。
【図面の簡単な説明】
第1図はこの発明装置の要部の一例の系統図、
第2図乃至第4図はその説明のための波形図であ
る。 9及び11はウインドウパルスのパルス幅を決
定するためのカウント値の検出器、10はウイン
ドウパルスを形成するフリツプフロツプ回路、1
2は監視用カウンタ、16は再生状況に応じて補
償回路をコントロールするためのコントローラで
ある。

Claims (1)

  1. 【特許請求の範囲】 1 ランレングスリミテツドコードで変調される
    とともに単位時間分毎にブロツル化され、このブ
    ロツク単位のデータに対して上記ランレングスリ
    ミテツドコードの通常の変調では現われないビツ
    トパターンが同期信号として付加された状態のデ
    ジタル信号を再生する装置であつて、再生された
    上記デジタル信号から上記同期信号を検出する検
    出回路と、この検出回路からの上記同期信号の検
    出信号をゲートするゲート回路と、このゲート回
    路の出力信号に基づいて、上記同期信号が得られ
    る時点の前後の若干の期間分のパルス幅を有する
    ウインドウパルスを形成するウインドウパルス形
    成回路と、上記ウインドウパルスのパルス幅を可
    変するコントロール回路とを有し、上記ウインド
    ウパルスが上記ゲート回路のゲート信号とされて
    上記パルス幅区間、上記ゲート回路が開となるよ
    うにされるとともに上記コントロール回路の出力
    により上記パルス幅が再生装置の動作状態に応じ
    て適宜選定されるようになされたデジタル信号の
    再生装置。 2 上記ウインドウパルス形成回路は第1のカウ
    ンタを有し、上記同期信号の周波数より十分高い
    クロツクパルスを上記第1のカウンタでカウント
    し、そのカウント値によつて上記ウインドウパル
    スのパルス幅が決定されるとともに上記第1のカ
    ウンタよりフレーム周期の信号を得、このフレー
    ム周期の信号をクロツクとしてカウントし、上記
    ゲート回路からの出力信号によつてプリセツト値
    にプリセツトされ、カウント値が設定された値以
    上になつたとき、上記ゲート回路を開放状態とな
    す出力信号を得る第2のカウンタを有する監視回
    路が設けられ、さらに、上記コントロール回路に
    は再生装置の動作状態を示す信号が供給され、そ
    れに応じて得られるコントロール信号によつて、
    上記監視回路の上記第2のカウンタに再生装置の
    状態に対応した値がプリセツトされるようにされ
    た特許請求の範囲第1項記載のデジタル信号の再
    生装置。 3 上記ウインドウパルス形成回路は第1のカウ
    ンタを有し、上記同期信号の周波数より十分高い
    クロツクパルスを上記第1のカウンタでカウント
    し、そのカウント値によつて上記ウインドウパル
    スのパルス幅が決定され、上記コントロール回路
    には再生デジタル信号中のデータ誤りの状態に応
    じたコントロール信号が得られ、このコントロー
    ル信号によつて上記ウインドウパルスのパルス幅
    を設定する上記第1のカウンタのカウント値が可
    変されるようにされた特許請求の範囲第1項記載
    のデジタル信号の再生装置。
JP19718881A 1981-12-08 1981-12-08 デジタル信号の再生装置 Granted JPS5898812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19718881A JPS5898812A (ja) 1981-12-08 1981-12-08 デジタル信号の再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19718881A JPS5898812A (ja) 1981-12-08 1981-12-08 デジタル信号の再生装置

Publications (2)

Publication Number Publication Date
JPS5898812A JPS5898812A (ja) 1983-06-11
JPH0381219B2 true JPH0381219B2 (ja) 1991-12-27

Family

ID=16370266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19718881A Granted JPS5898812A (ja) 1981-12-08 1981-12-08 デジタル信号の再生装置

Country Status (1)

Country Link
JP (1) JPS5898812A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083264A (ja) * 1983-10-14 1985-05-11 Nippon Gakki Seizo Kk フレ−ム同期したカウンタ回路
JPS60245334A (ja) * 1984-05-18 1985-12-05 Matsushita Electric Ind Co Ltd デジタル信号再生装置
JP2625685B2 (ja) * 1986-10-02 1997-07-02 日本ビクター株式会社 デイジタル信号復調装置
JP2793503B2 (ja) * 1994-04-26 1998-09-03 日本電気アイシーマイコンシステム株式会社 ディスクコントローラ
US7038983B2 (en) 2000-03-28 2006-05-02 Matsushita Electric Industrial Co., Ltd. Data reproduction apparatus having a variable synchronization detection window

Also Published As

Publication number Publication date
JPS5898812A (ja) 1983-06-11

Similar Documents

Publication Publication Date Title
EP0081757B1 (en) Circuit for extracting or regenerating frame synchronizing signals
JPH06195893A (ja) データ記録方法及び装置
JPH0223945B2 (ja)
JPH0294063A (ja) 記録データ読取り方式
EP0322782B1 (en) Circuit for detecting a synchronizing signal
KR840004322A (ko) 데이타 재생장치의 모터 제어회로
KR910009464B1 (ko) 디지탈 신호 재생장치
JPH0381219B2 (ja)
JP3895088B2 (ja) 情報再生装置と再生情報の同期検出回路と再生情報の同期検出方法と通信情報の同期検出回路と通信情報の同期検出方法
JPH03711B2 (ja)
JPH054749B2 (ja)
JP3956525B2 (ja) 同期信号の検出保護回路
JPS5943860B2 (ja) フレ−ム同期信号検出回路
JP4032442B2 (ja) 同期回路
JPH05189877A (ja) デジタル信号の再生装置
JPH0551986B2 (ja)
JPS60245334A (ja) デジタル信号再生装置
JPH0430104B2 (ja)
JPS6320774A (ja) デイジタル信号伝送装置
JPS6212585B2 (ja)
JPH07141781A (ja) データ再生用pll回路の制御装置
JPH0343814B2 (ja)
JPS6157071A (ja) Pll回路制御方式
JPH07109981B2 (ja) 同期信号検出回路
GB2164527A (en) High speed cassette tape player