JPH0697288A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0697288A JPH0697288A JP24095492A JP24095492A JPH0697288A JP H0697288 A JPH0697288 A JP H0697288A JP 24095492 A JP24095492 A JP 24095492A JP 24095492 A JP24095492 A JP 24095492A JP H0697288 A JPH0697288 A JP H0697288A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- insulating film
- layer wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】高アスペクト比のコンタクト孔であっても、接
合リークの発生やコンタクト抵抗の増大等を抑制すると
共に、配線のステップカバレッジや信頼性を向上し、よ
り微細化に適したコンタクト孔を備えた半導体装置を提
供する。 【構成】半導体基板１上に絶縁膜２を介して下層配線３
を形成し、この全面に薄いプラズマ酸化膜４を形成した
後、前記下層配線３上に形成されたプラズマ酸化膜４の
一部を選択的に除去して下層配線３を露出し、次に、こ
の全面に導電性膜５を堆積し、前記プラズマ酸化膜４上
に形成された導電性膜５を選択的に除去した後、この全
面に、層間絶縁膜８を形成し、これをエッチバックして
前記導電性膜５を露出した後、前記露出した導電性膜５
上及び層間絶縁膜８上に、上層配線７を形成する。
合リークの発生やコンタクト抵抗の増大等を抑制すると
共に、配線のステップカバレッジや信頼性を向上し、よ
り微細化に適したコンタクト孔を備えた半導体装置を提
供する。 【構成】半導体基板１上に絶縁膜２を介して下層配線３
を形成し、この全面に薄いプラズマ酸化膜４を形成した
後、前記下層配線３上に形成されたプラズマ酸化膜４の
一部を選択的に除去して下層配線３を露出し、次に、こ
の全面に導電性膜５を堆積し、前記プラズマ酸化膜４上
に形成された導電性膜５を選択的に除去した後、この全
面に、層間絶縁膜８を形成し、これをエッチバックして
前記導電性膜５を露出した後、前記露出した導電性膜５
上及び層間絶縁膜８上に、上層配線７を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、コンタクト孔を介して下層配線と接続す
る上層配線を備えた半導体装置及びその製造方法に関す
る。
に係り、特に、コンタクト孔を介して下層配線と接続す
る上層配線を備えた半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来から、ＬＳＩ（Large Scale Integr
ated Circuit）の高集積化・高密度化を実現するため、
デバイスの微細化が行われている。そして、このデバイ
スの微細化により、ＭＯＳ（Metal Oxide Semiconducto
r ）デバイスが高性能、且つ、高速になった反面、各種
寄生素子の抵抗及び容量が回路特性に与える影響が大き
くなってきている。
ated Circuit）の高集積化・高密度化を実現するため、
デバイスの微細化が行われている。そして、このデバイ
スの微細化により、ＭＯＳ（Metal Oxide Semiconducto
r ）デバイスが高性能、且つ、高速になった反面、各種
寄生素子の抵抗及び容量が回路特性に与える影響が大き
くなってきている。
【０００３】ＬＳＩは、表面デバイスであるから、高集
積化は、デバイスの平面寸法を縮小することにより実現
される。そして、デバイスを高速化するためには、寄生
抵抗及び寄生容量を考慮し、縦方向の寸法の縮小（例え
ば、層間絶縁膜の薄膜化）を極力抑える必要がある。し
かしながら、デバイスの縦方向の寸法を縮小することを
抑えることは、下層配線と上層配線との接続を行うコン
タクト孔のアスペクト比の増加を意味することになる。
従って、前記コンタクト部における配線のステップカバ
レッジの低下を招くという問題があった。このため、前
記コンタクト孔部における配線抵抗が増大したり、エレ
クトロマイグレーションやストレスマイグレーションが
発生して、配線が断線するという問題が生じていた。
積化は、デバイスの平面寸法を縮小することにより実現
される。そして、デバイスを高速化するためには、寄生
抵抗及び寄生容量を考慮し、縦方向の寸法の縮小（例え
ば、層間絶縁膜の薄膜化）を極力抑える必要がある。し
かしながら、デバイスの縦方向の寸法を縮小することを
抑えることは、下層配線と上層配線との接続を行うコン
タクト孔のアスペクト比の増加を意味することになる。
従って、前記コンタクト部における配線のステップカバ
レッジの低下を招くという問題があった。このため、前
記コンタクト孔部における配線抵抗が増大したり、エレ
クトロマイグレーションやストレスマイグレーションが
発生して、配線が断線するという問題が生じていた。
【０００４】そこで、このような問題を解決する対策と
して、Ｈａｚｕｋｉらが、『Symp.VLSI Tech., Digest
of Technical Papers, p18 (1982) 』で紹介している
ように、等方性エッチングと異方性エッチングとを組み
合わせて前記コンタクト孔を形成することで、半導体基
板に対して略垂直に形成した下部コンタクト孔と、ラウ
ンド形状を有し、開口部が接続部より広い上部コンタク
ト孔と、から構成されるコンタクト孔を提供している。
して、Ｈａｚｕｋｉらが、『Symp.VLSI Tech., Digest
of Technical Papers, p18 (1982) 』で紹介している
ように、等方性エッチングと異方性エッチングとを組み
合わせて前記コンタクト孔を形成することで、半導体基
板に対して略垂直に形成した下部コンタクト孔と、ラウ
ンド形状を有し、開口部が接続部より広い上部コンタク
ト孔と、から構成されるコンタクト孔を提供している。
【０００５】また、下層配線上に、リフロー性を有する
層間絶縁膜を形成し、この層間絶縁膜に、コンタクト孔
を開口した後、当該層間絶縁膜をリフローし、前記コン
タクト孔のエッジを滑らかにする方法も知られている。
さらに、近年では、Ｇ．Ｃ．Ｓｍｉｔｈが、『Proc. 3r
d Int. IEEE VLSI Multilevel Interconnection Confer
ence, p403 (1986) 』で紹介しているように、ＣＶＤ
（Chemical Vapor Deposition ）法により、コンタクト
孔が開口された層間絶縁膜の全面に、タングステンを堆
積した（『ブランケットＣＶＤタングステン』という）
後、このタングステン層をエッチバックして、当該コン
タクト孔内に、タングステンプラグを形成する方法（埋
め込みタングステン法）が知られている。この方法は、
コンタクト孔部における配線のステップカバレッジの向
上、配線の信頼性の向上という点で、非常に有効であ
り、アスペクト比が１以上のコンタクト孔にも、タング
ステンプラグを簡単に形成することができる利点を有し
ている。
層間絶縁膜を形成し、この層間絶縁膜に、コンタクト孔
を開口した後、当該層間絶縁膜をリフローし、前記コン
タクト孔のエッジを滑らかにする方法も知られている。
さらに、近年では、Ｇ．Ｃ．Ｓｍｉｔｈが、『Proc. 3r
d Int. IEEE VLSI Multilevel Interconnection Confer
ence, p403 (1986) 』で紹介しているように、ＣＶＤ
（Chemical Vapor Deposition ）法により、コンタクト
孔が開口された層間絶縁膜の全面に、タングステンを堆
積した（『ブランケットＣＶＤタングステン』という）
後、このタングステン層をエッチバックして、当該コン
タクト孔内に、タングステンプラグを形成する方法（埋
め込みタングステン法）が知られている。この方法は、
コンタクト孔部における配線のステップカバレッジの向
上、配線の信頼性の向上という点で、非常に有効であ
り、アスペクト比が１以上のコンタクト孔にも、タング
ステンプラグを簡単に形成することができる利点を有し
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記コ
ンタクト孔内にタングステンプラグを形成する従来例
は、ブランケットＣＶＤタングステンの成長過程で使用
するＷＦ6 （フッ化タングステン）が半導体基板に悪影
響を及ぼし、当該半導体基板にダメージが入るという問
題があった。
ンタクト孔内にタングステンプラグを形成する従来例
は、ブランケットＣＶＤタングステンの成長過程で使用
するＷＦ6 （フッ化タングステン）が半導体基板に悪影
響を及ぼし、当該半導体基板にダメージが入るという問
題があった。
【０００７】そこで、このダメージの発生を防止するた
めに、前記ブランケットＣＶＤタングステンを成長させ
る前に、コンタクト孔の内面に、例えば、チタンナイチ
ライド等からなる密着層を形成することが必須となって
いる。しかしながら、前記密着層は、現状ではスパッタ
堆積法により形成しているため、コンタクト孔のアスペ
クト比が１．４以上ある場合は、スパッタ堆積によりコ
ンタクト孔底部（半導体基板との界面）に形成された密
着層の膜厚が薄くなるという問題があった。従って、前
記密着層が形成されたコンタクト孔内に、タングステン
プラグを完全に埋め込んだとしても、接合リークの発生
やコンタクト抵抗の増大等が懸念される。このため、前
記タングステンプラグは、ＣＶＤ法で形成しても、スパ
ッタ堆積法による密着層の限界により、アスペクト比の
上限が決定してしまうという問題があった。
めに、前記ブランケットＣＶＤタングステンを成長させ
る前に、コンタクト孔の内面に、例えば、チタンナイチ
ライド等からなる密着層を形成することが必須となって
いる。しかしながら、前記密着層は、現状ではスパッタ
堆積法により形成しているため、コンタクト孔のアスペ
クト比が１．４以上ある場合は、スパッタ堆積によりコ
ンタクト孔底部（半導体基板との界面）に形成された密
着層の膜厚が薄くなるという問題があった。従って、前
記密着層が形成されたコンタクト孔内に、タングステン
プラグを完全に埋め込んだとしても、接合リークの発生
やコンタクト抵抗の増大等が懸念される。このため、前
記タングステンプラグは、ＣＶＤ法で形成しても、スパ
ッタ堆積法による密着層の限界により、アスペクト比の
上限が決定してしまうという問題があった。
【０００８】本発明は、このような問題を解決すること
を課題とするものであり、高アスペクト比のコンタクト
孔であっても、接合リークの発生やコンタクト抵抗の増
大等を抑制すると共に、配線のステップカバレッジや信
頼性を向上し、より微細化に適したコンタクト孔を備え
た半導体装置の製造方法を提供することを目的とする。
を課題とするものであり、高アスペクト比のコンタクト
孔であっても、接合リークの発生やコンタクト抵抗の増
大等を抑制すると共に、配線のステップカバレッジや信
頼性を向上し、より微細化に適したコンタクト孔を備え
た半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上に絶縁膜を介して下層配線
を形成する第１工程と、前記絶縁膜及び下層配線の全面
に、薄いプラズマ酸化膜を形成する第２工程と、前記下
層配線上に形成されたプラズマ酸化膜の一部を選択的に
除去し、この部分に対応する下層配線を露出する第３工
程と、前記選択的除去後のプラズマ酸化膜及び露出した
下層配線の全面に、導電性膜を堆積する第４工程と、前
記選択的除去後のプラズマ酸化膜上に形成された導電性
膜を選択的に除去する第５工程と、前記選択的除去後の
導電性膜及びプラズマ酸化膜の全面に、層間絶縁膜を形
成する第６工程と、前記層間絶縁膜をエッチバックし、
前記導電性膜を露出する第７工程と、前記露出した導電
性膜上及び層間絶縁膜上に、上層配線を形成する第８工
程と、を含むことを特徴とする半導体装置の製造方法を
提供するものである。
に、本発明は、半導体基板上に絶縁膜を介して下層配線
を形成する第１工程と、前記絶縁膜及び下層配線の全面
に、薄いプラズマ酸化膜を形成する第２工程と、前記下
層配線上に形成されたプラズマ酸化膜の一部を選択的に
除去し、この部分に対応する下層配線を露出する第３工
程と、前記選択的除去後のプラズマ酸化膜及び露出した
下層配線の全面に、導電性膜を堆積する第４工程と、前
記選択的除去後のプラズマ酸化膜上に形成された導電性
膜を選択的に除去する第５工程と、前記選択的除去後の
導電性膜及びプラズマ酸化膜の全面に、層間絶縁膜を形
成する第６工程と、前記層間絶縁膜をエッチバックし、
前記導電性膜を露出する第７工程と、前記露出した導電
性膜上及び層間絶縁膜上に、上層配線を形成する第８工
程と、を含むことを特徴とする半導体装置の製造方法を
提供するものである。
【００１０】
【作用】本発明によれば、前記絶縁膜及び下層配線の全
面に形成した薄いプラズマ酸化膜の一部を選択的に除去
し、該プラズマ酸化膜及び露出した下層配線の全面に、
導電性膜を堆積し、前記選択的除去後のプラズマ酸化膜
上に形成された導電性膜を選択的に除去することで、前
記下層配線上の一部に、該下層配線と接続する導電性膜
を突出形成することができる。ここで、前記プラズマ酸
化膜は、低温で形成できるため、例えば、配線材料とし
てアルミニウム等の低融点金属を使用しても、これに支
障を来すことがない。また、前記プラズマ酸化膜は、緻
密であり、前記導電性膜とのエッチング選択比が高いた
め、当該導電性膜を選択的に除去する際に行うエッチン
グ等の終点となることができる。従って、前記導電性膜
を簡単に突出形成することができる。
面に形成した薄いプラズマ酸化膜の一部を選択的に除去
し、該プラズマ酸化膜及び露出した下層配線の全面に、
導電性膜を堆積し、前記選択的除去後のプラズマ酸化膜
上に形成された導電性膜を選択的に除去することで、前
記下層配線上の一部に、該下層配線と接続する導電性膜
を突出形成することができる。ここで、前記プラズマ酸
化膜は、低温で形成できるため、例えば、配線材料とし
てアルミニウム等の低融点金属を使用しても、これに支
障を来すことがない。また、前記プラズマ酸化膜は、緻
密であり、前記導電性膜とのエッチング選択比が高いた
め、当該導電性膜を選択的に除去する際に行うエッチン
グ等の終点となることができる。従って、前記導電性膜
を簡単に突出形成することができる。
【００１１】次に、前記選択的除去後の導電性膜及びプ
ラズマ酸化膜の全面に層間絶縁膜を形成し、これをエッ
チバックして導電性膜を露出した後、当該導電性膜上及
び層間絶縁膜上に上層配線を形成することで、前記突出
形成された導電性膜を介して下層配線と接続する上層配
線を形成することができる。即ち、前記突出形成された
導電性膜が、前記層間絶縁膜に開口したコンタクト孔内
を埋め込むための埋め込み層に相当するが、この導電性
膜は、従来のコンタクト孔の埋め込み方法とは異なり、
堆積した導電性膜を選択的に除去して形成するため、そ
の膜厚を厚くして、高アスペクト比となっても、ステッ
プカバレッジの低下や断線等が発生することがなく、信
頼性の高い接続を行うことができる。また、層間絶縁膜
の膜厚を厚くすることができるため、配線間容量を低下
することができる。
ラズマ酸化膜の全面に層間絶縁膜を形成し、これをエッ
チバックして導電性膜を露出した後、当該導電性膜上及
び層間絶縁膜上に上層配線を形成することで、前記突出
形成された導電性膜を介して下層配線と接続する上層配
線を形成することができる。即ち、前記突出形成された
導電性膜が、前記層間絶縁膜に開口したコンタクト孔内
を埋め込むための埋め込み層に相当するが、この導電性
膜は、従来のコンタクト孔の埋め込み方法とは異なり、
堆積した導電性膜を選択的に除去して形成するため、そ
の膜厚を厚くして、高アスペクト比となっても、ステッ
プカバレッジの低下や断線等が発生することがなく、信
頼性の高い接続を行うことができる。また、層間絶縁膜
の膜厚を厚くすることができるため、配線間容量を低下
することができる。
【００１２】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図１ないし図６は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、半導体基板１の全面に絶
縁膜２を形成した後、当該絶縁膜２の全面にアルミニウ
ム膜を堆積する。次に、前記アルミニウム膜にパターニ
ングを行い、前記絶縁膜２上の所望位置に下層配線３を
形成する。次いで、前記絶縁膜２及び下層配線３の全面
に、プラズマ法により、膜厚が１００〜２０００Å程度
の薄いプラズマ酸化膜４を、２００〜４００℃程度で形
成する。このプラズマ酸化膜４は、低温で形成すること
ができるため、前記下層配線（アルミニウム膜）に支障
を来すことがない。また、前記プラズマ酸化膜４は、緻
密な膜であり、アルミニウムとのエッチング選択比が高
い性質を有している。
を参照して説明する。図１ないし図６は、本発明の実施
例に係る半導体装置の製造工程の一部を示す部分断面図
である。図１に示す工程では、半導体基板１の全面に絶
縁膜２を形成した後、当該絶縁膜２の全面にアルミニウ
ム膜を堆積する。次に、前記アルミニウム膜にパターニ
ングを行い、前記絶縁膜２上の所望位置に下層配線３を
形成する。次いで、前記絶縁膜２及び下層配線３の全面
に、プラズマ法により、膜厚が１００〜２０００Å程度
の薄いプラズマ酸化膜４を、２００〜４００℃程度で形
成する。このプラズマ酸化膜４は、低温で形成すること
ができるため、前記下層配線（アルミニウム膜）に支障
を来すことがない。また、前記プラズマ酸化膜４は、緻
密な膜であり、アルミニウムとのエッチング選択比が高
い性質を有している。
【００１３】次に、図２に示す工程では、図１に示す工
程で得たプラズマ酸化膜４上に、ポジ型のフォトレジス
ト膜を塗布し、コンタクト孔開口用マスクを用いて当該
フォトレジスト膜をパターニングし、下層配線３上に形
成されたプラズマ酸化膜４の一部（後に形成する上層配
線との接続部分となる領域）を選択的に除去し、この部
分の下層配線３を露出する。
程で得たプラズマ酸化膜４上に、ポジ型のフォトレジス
ト膜を塗布し、コンタクト孔開口用マスクを用いて当該
フォトレジスト膜をパターニングし、下層配線３上に形
成されたプラズマ酸化膜４の一部（後に形成する上層配
線との接続部分となる領域）を選択的に除去し、この部
分の下層配線３を露出する。
【００１４】次いで、図３に示す工程では、図２に示す
工程で得たプラズマ酸化膜４及び露出した下層配線３の
全面に、膜厚が、配線層間絶縁膜と同程度（５００〜１
０００ｎｍ程度）のアルミニウムからなる導電性膜５を
堆積する。次に、図４に示す工程では、図３に示す工程
で得た導電性膜５上に、ポジ型のフォトレジスト膜を塗
布した後、前記図２に示す工程で使用したコンタクト孔
開口用マスクの反転マスクを使用して、当該フォトレジ
スト膜をパターニングし、前記プラスマ酸化膜４上に形
成されている導電性膜５を選択的に除去する。また、ネ
ガ型フォトレジスト膜を用い、同一マスクを使用し、パ
ターニングして導電性膜５を選択的に除去してもよい。
ここで、前記プラズマ酸化膜４は、緻密な膜であり、導
電性膜５（アルミニウム）との選択比が高い性質を有し
ているため、該導電性膜５を選択的除去する際に行うエ
ッチング等の終点となることができる。従って、前記導
電性膜５を簡単に突出形成することができる。なお、こ
の突出形成された導電性膜５の膜厚は、前記図３に示す
工程で堆積した導電性膜５の膜厚により決定される。こ
のようにして、前記露出した下層配線３上に、導電性膜
５を突出形成した。なお、この突出形成した導電性膜５
は、従来の半導体装置における層間絶縁膜に形成された
コンタクト孔内を埋め込むための埋め込み層に相当する
ものである。
工程で得たプラズマ酸化膜４及び露出した下層配線３の
全面に、膜厚が、配線層間絶縁膜と同程度（５００〜１
０００ｎｍ程度）のアルミニウムからなる導電性膜５を
堆積する。次に、図４に示す工程では、図３に示す工程
で得た導電性膜５上に、ポジ型のフォトレジスト膜を塗
布した後、前記図２に示す工程で使用したコンタクト孔
開口用マスクの反転マスクを使用して、当該フォトレジ
スト膜をパターニングし、前記プラスマ酸化膜４上に形
成されている導電性膜５を選択的に除去する。また、ネ
ガ型フォトレジスト膜を用い、同一マスクを使用し、パ
ターニングして導電性膜５を選択的に除去してもよい。
ここで、前記プラズマ酸化膜４は、緻密な膜であり、導
電性膜５（アルミニウム）との選択比が高い性質を有し
ているため、該導電性膜５を選択的除去する際に行うエ
ッチング等の終点となることができる。従って、前記導
電性膜５を簡単に突出形成することができる。なお、こ
の突出形成された導電性膜５の膜厚は、前記図３に示す
工程で堆積した導電性膜５の膜厚により決定される。こ
のようにして、前記露出した下層配線３上に、導電性膜
５を突出形成した。なお、この突出形成した導電性膜５
は、従来の半導体装置における層間絶縁膜に形成された
コンタクト孔内を埋め込むための埋め込み層に相当する
ものである。
【００１５】次いで、図５に示す工程では、図４に示す
工程で突出形成した導電性膜５及びプラズマ酸化膜４の
全面に、絶縁膜６を形成する。次に、前記突出形成した
導電性膜５が露出するまで、前記絶縁膜６をレジストエ
ッチバックする。このようにして、プラズマ酸化膜４及
び絶縁膜６からなる層間絶縁膜８を形成した。ここで、
前記層間絶縁膜８の膜厚は、前記突出形成した導電性膜
５の膜厚により決定される。即ち、前記導電性膜５の膜
厚を厚くすれば、層間絶縁膜８の膜厚を厚くすることが
でき、配線間容量を減少することができる。前記突出形
成された導電性膜５は、従来のコンタクト孔の埋め込み
方法とは異なり、堆積した導電性膜を選択的に除去して
形成するため、その膜厚が厚くなってもステップカバレ
ッジの低下や断線が起こるこがなく、精度良く形成する
ことができる。従って、信頼性の高い接続を行うことが
できる。
工程で突出形成した導電性膜５及びプラズマ酸化膜４の
全面に、絶縁膜６を形成する。次に、前記突出形成した
導電性膜５が露出するまで、前記絶縁膜６をレジストエ
ッチバックする。このようにして、プラズマ酸化膜４及
び絶縁膜６からなる層間絶縁膜８を形成した。ここで、
前記層間絶縁膜８の膜厚は、前記突出形成した導電性膜
５の膜厚により決定される。即ち、前記導電性膜５の膜
厚を厚くすれば、層間絶縁膜８の膜厚を厚くすることが
でき、配線間容量を減少することができる。前記突出形
成された導電性膜５は、従来のコンタクト孔の埋め込み
方法とは異なり、堆積した導電性膜を選択的に除去して
形成するため、その膜厚が厚くなってもステップカバレ
ッジの低下や断線が起こるこがなく、精度良く形成する
ことができる。従って、信頼性の高い接続を行うことが
できる。
【００１６】次に、図６に示す工程では、図５に示す工
程で得た層間絶縁膜８及び露出した導電性膜５の全面に
アルミニウム膜を堆積した後、これをパターニングし、
前記導電性膜５を介して下層配線３と接続する上層配線
７を形成する。その後、所望の工程を行い半導体装置を
完成する。なお、本実施例では、下層配線３及び上層配
線７を構成する配線材料として、アルミニウムを使用し
たが、これに限らず、アルミニウム合金や高融点金属
等、他の配線材料を使用してもよいことは勿論である。
程で得た層間絶縁膜８及び露出した導電性膜５の全面に
アルミニウム膜を堆積した後、これをパターニングし、
前記導電性膜５を介して下層配線３と接続する上層配線
７を形成する。その後、所望の工程を行い半導体装置を
完成する。なお、本実施例では、下層配線３及び上層配
線７を構成する配線材料として、アルミニウムを使用し
たが、これに限らず、アルミニウム合金や高融点金属
等、他の配線材料を使用してもよいことは勿論である。
【００１７】また、本実施例では、導電性膜５としてア
ルミニウムを使用したが、これに限らず、アルミニウム
合金や高融点金属等、他の導電性材料を使用してもよ
い。そして、図４に示す工程では、図２に示す工程で使
用したコンタクト孔開口用マスクの反転マスクを使用
し、ポジ型のフォトレジスト膜をパターニングして、導
電性膜５を突出形成したが、これに限らず、ネガ型のフ
ォトレジストを使用すれば、図２に示す工程で使用した
コンタクト孔開口用マスクを使用することもできる。
ルミニウムを使用したが、これに限らず、アルミニウム
合金や高融点金属等、他の導電性材料を使用してもよ
い。そして、図４に示す工程では、図２に示す工程で使
用したコンタクト孔開口用マスクの反転マスクを使用
し、ポジ型のフォトレジスト膜をパターニングして、導
電性膜５を突出形成したが、これに限らず、ネガ型のフ
ォトレジストを使用すれば、図２に示す工程で使用した
コンタクト孔開口用マスクを使用することもできる。
【００１８】また、本発明は、下層配線としてゲート電
極を形成し、このゲート電極と上層配線を接続する場合
にも応用できることは勿論である。
極を形成し、このゲート電極と上層配線を接続する場合
にも応用できることは勿論である。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
上層配線と下層配線との接続を行うコンタクト孔内に埋
め込まれるべき導電性膜を、従来のコンタクト孔の埋め
込み方法とは異なり、予め、全面に堆積した導電性膜を
選択的に除去して形成する方法をとっている。従って、
前記導電性膜の膜厚を厚くして（これに伴って、層間絶
縁膜の膜厚も厚くなる）高アスペクト比となっても、ス
テップカバレッジの低下や断線等が発生することがな
い。また、前記プラズマ酸化膜が、前記導電性膜の選択
的除去を行う際に行うエッチング等の終点となるため、
当該導電性膜を簡単且つ良好に形成することができる。
従って、信頼性の高い接続を行うことができると共に、
配線間容量を低下することができる。この結果、高アス
ペクト比のコンタクト孔であっても、接合リークの発生
やコンタクト抵抗の増大等を抑制すると共に、配線のス
テップカバレッジや信頼性を向上し、より微細化に適し
たコンタクト孔を備えた半導体装置を提供することがで
きる。
上層配線と下層配線との接続を行うコンタクト孔内に埋
め込まれるべき導電性膜を、従来のコンタクト孔の埋め
込み方法とは異なり、予め、全面に堆積した導電性膜を
選択的に除去して形成する方法をとっている。従って、
前記導電性膜の膜厚を厚くして（これに伴って、層間絶
縁膜の膜厚も厚くなる）高アスペクト比となっても、ス
テップカバレッジの低下や断線等が発生することがな
い。また、前記プラズマ酸化膜が、前記導電性膜の選択
的除去を行う際に行うエッチング等の終点となるため、
当該導電性膜を簡単且つ良好に形成することができる。
従って、信頼性の高い接続を行うことができると共に、
配線間容量を低下することができる。この結果、高アス
ペクト比のコンタクト孔であっても、接合リークの発生
やコンタクト抵抗の増大等を抑制すると共に、配線のス
テップカバレッジや信頼性を向上し、より微細化に適し
たコンタクト孔を備えた半導体装置を提供することがで
きる。
【図１】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図２】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図３】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図４】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図５】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図６】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
１ 半導体基板 ２ 絶縁膜 ３ 下層配線 ４ プラズマ酸化膜 ５ 導電性膜 ６ 絶縁膜 ７ 上層配線 ８ 層間絶縁膜
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を介して下層配線
を形成する第１工程と、前記絶縁膜及び下層配線の全面
に、薄いプラズマ酸化膜を形成する第２工程と、前記下
層配線上に形成されたプラズマ酸化膜の一部を選択的に
除去し、この部分に対応する下層配線を露出する第３工
程と、前記選択的除去後のプラズマ酸化膜及び露出した
下層配線の全面に、導電性膜を堆積する第４工程と、前
記選択的除去後のプラズマ酸化膜上に形成された導電性
膜を選択的に除去する第５工程と、前記選択的除去後の
導電性膜及びプラズマ酸化膜の全面に、層間絶縁膜を形
成する第６工程と、前記層間絶縁膜をエッチバックし、
前記導電性膜を露出する第７工程と、前記露出した導電
性膜上及び層間絶縁膜上に、上層配線を形成する第８工
程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24095492A JPH0697288A (ja) | 1992-09-09 | 1992-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24095492A JPH0697288A (ja) | 1992-09-09 | 1992-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697288A true JPH0697288A (ja) | 1994-04-08 |
Family
ID=17067126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24095492A Pending JPH0697288A (ja) | 1992-09-09 | 1992-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697288A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9638507B2 (en) | 2012-01-27 | 2017-05-02 | Faro Technologies, Inc. | Measurement machine utilizing a barcode to identify an inspection plan for an object |
| US9686532B2 (en) | 2011-04-15 | 2017-06-20 | Faro Technologies, Inc. | System and method of acquiring three-dimensional coordinates using multiple coordinate measurement devices |
| US9772394B2 (en) | 2010-04-21 | 2017-09-26 | Faro Technologies, Inc. | Method and apparatus for following an operator and locking onto a retroreflector with a laser tracker |
| US10119805B2 (en) | 2011-04-15 | 2018-11-06 | Faro Technologies, Inc. | Three-dimensional coordinate scanner and method of operation |
| US10267619B2 (en) | 2011-04-15 | 2019-04-23 | Faro Technologies, Inc. | Three-dimensional coordinate scanner and method of operation |
| US10302413B2 (en) | 2011-04-15 | 2019-05-28 | Faro Technologies, Inc. | Six degree-of-freedom laser tracker that cooperates with a remote sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123458A (ja) * | 1990-09-14 | 1992-04-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1992
- 1992-09-09 JP JP24095492A patent/JPH0697288A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123458A (ja) * | 1990-09-14 | 1992-04-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9772394B2 (en) | 2010-04-21 | 2017-09-26 | Faro Technologies, Inc. | Method and apparatus for following an operator and locking onto a retroreflector with a laser tracker |
| US10209059B2 (en) | 2010-04-21 | 2019-02-19 | Faro Technologies, Inc. | Method and apparatus for following an operator and locking onto a retroreflector with a laser tracker |
| US10480929B2 (en) | 2010-04-21 | 2019-11-19 | Faro Technologies, Inc. | Method and apparatus for following an operator and locking onto a retroreflector with a laser tracker |
| US9686532B2 (en) | 2011-04-15 | 2017-06-20 | Faro Technologies, Inc. | System and method of acquiring three-dimensional coordinates using multiple coordinate measurement devices |
| US10119805B2 (en) | 2011-04-15 | 2018-11-06 | Faro Technologies, Inc. | Three-dimensional coordinate scanner and method of operation |
| US10267619B2 (en) | 2011-04-15 | 2019-04-23 | Faro Technologies, Inc. | Three-dimensional coordinate scanner and method of operation |
| US10302413B2 (en) | 2011-04-15 | 2019-05-28 | Faro Technologies, Inc. | Six degree-of-freedom laser tracker that cooperates with a remote sensor |
| US9638507B2 (en) | 2012-01-27 | 2017-05-02 | Faro Technologies, Inc. | Measurement machine utilizing a barcode to identify an inspection plan for an object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747379A (en) | Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| US5843839A (en) | Formation of a metal via using a raised metal plug structure | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| JPH11284060A (ja) | 半導体装置及びその製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JPH11284068A (ja) | 半導体装置及びその製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100265850B1 (ko) | 반도체장치의금속배선형성방법 | |
| JPH0697291A (ja) | 半導体装置の製造方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100324595B1 (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JPH06112324A (ja) | 半導体装置の製造方法 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| JPS59181614A (ja) | 半導体装置の製造方法 | |
| KR0175518B1 (ko) | 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 | |
| JPH0524658B2 (ja) | ||
| JP2001156169A (ja) | 半導体集積回路装置の製造方法 | |
| KR100237743B1 (ko) | 반도체 장치의 금속 배선 형성 방법 |