JPH0379092A - Oxide superconducting three-terminal element - Google Patents
Oxide superconducting three-terminal elementInfo
- Publication number
- JPH0379092A JPH0379092A JP1214786A JP21478689A JPH0379092A JP H0379092 A JPH0379092 A JP H0379092A JP 1214786 A JP1214786 A JP 1214786A JP 21478689 A JP21478689 A JP 21478689A JP H0379092 A JPH0379092 A JP H0379092A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- thin film
- oxide
- semiconductor layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims description 50
- 239000013078 crystal Substances 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 38
- 239000000758 substrate Substances 0.000 description 18
- 239000007788 liquid Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910014454 Ca-Cu Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速、低消費電力でスイッチング動作を行う超
電導スイッチング素子等、超電導エレクトロニクスの分
野に係り、とくにディジタル回路、アナログ回路の分野
に応用される酸化物超電導三端子素子に関するものであ
る。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to the field of superconducting electronics, such as superconducting switching elements that perform switching operations at high speed and with low power consumption, and is particularly applicable to the fields of digital circuits and analog circuits. The present invention relates to an oxide superconducting three-terminal device.
電界効果型の超電導三端子素子はジョセフソン素子と比
較して、三端子構造であり、入出力分離が十分であり、
電圧信号でスイッチングを行え、かつ直流電源によって
駆動できるという利点を有している。Compared to Josephson devices, field-effect superconducting three-terminal devices have a three-terminal structure and have sufficient input/output separation.
It has the advantage of being able to perform switching using a voltage signal and being driven by a DC power supply.
電界効果を用いた超電導三端子素子しては、液体ヘリウ
ム温度動作の必要なＮｂ系の超電導材料を用いたもので
はあるが、超電導電子のしみだし効果とＧａＡｓあるい
はＳｉの電界効果を用いた三端子素子が得られている。Superconducting three-terminal devices using electric field effects use Nb-based superconducting materials that require operation at liquid helium temperatures; A terminal element has been obtained.
この例はフィジカルレピューレターズ第５４巻第２４４
９頁、１９８５年（Ｐｈｙｉｉｉｃａｌ ｒｌｅｖｉｅ
ｔｉ Ｌｅｔｔｅｒｓ、 Ｖｏｌ、５４゜ｐ、２４４９
．１９８５）に記載されている。この素子において、半
導体基板上にソースとドレイン電極となるべき２枚の超
電導膜を近接して配し、この間にゲート電極膜を挿入し
た構造となっている。すなわちＩ ｎＡｓ半導体基板の
片側にソース、ゲートおよびドレイン電極が並んで配さ
れた構造となっている。超ｆｌｉｔ流はソースから半導
体を通ってドレインに流れる。半導体部は超電導電子の
しみだし効果によって、超電導電流が流れる超電導弱結
合部となる。This example is from Physical Review Letters, Volume 54, No. 244.
9 pages, 1985 (Phyiiical rlevie
ti Letters, Vol, 54°p, 2449
．． 1985). This device has a structure in which two superconducting films to serve as source and drain electrodes are disposed close to each other on a semiconductor substrate, and a gate electrode film is inserted between them. That is, it has a structure in which source, gate, and drain electrodes are arranged side by side on one side of an InAs semiconductor substrate. The superflit current flows from the source through the semiconductor to the drain. The semiconductor part becomes a superconducting weak coupling part through which superconducting current flows due to the seepage effect of superconducting electrons.
前記従来の電界効果型三端子素子は、高臨界温度の酸化
物超電導材料を用いて実現しようとした場合、以下の理
由で非常に高度な技術を必要とする。If the conventional field-effect three-terminal device is attempted to be realized using an oxide superconducting material with a high critical temperature, it requires very advanced technology for the following reasons.
半導体基板上にソースとドレインとなるべき超電導薄膜
を近接して配する場合、ソースとドレイン間に超電導電
流が流れ得るようにするためには、以下の条件が必要で
ある。すなわち超電導電流が流れるべき半導体部の長さ
、すなわちチャンネル長は超電導コヒーレンス長さの程
度にする必要がある。チャンネル長がコヒーレンス長さ
より長い場合、ゲート電圧信号の印加によってソースと
ドレイン電極間の抵抗値は変化するが、ゲート電圧信号
がオンの状態においてもオフの状態においても、超電導
電流が流れない。電界効果型の超電導三端子素子の望ま
しいスイッチング動作形態は電圧零の超電導状態と、有
限電圧の常電導状態間のスイッチングである。When superconducting thin films that are to become a source and a drain are disposed close to each other on a semiconductor substrate, the following conditions are required to allow a superconducting current to flow between the source and the drain. That is, the length of the semiconductor portion through which superconducting current flows, ie, the channel length, needs to be approximately the same as the superconducting coherence length. When the channel length is longer than the coherence length, the resistance value between the source and drain electrodes changes with the application of the gate voltage signal, but no superconducting current flows whether the gate voltage signal is on or off. A desirable switching mode of a field-effect superconducting three-terminal device is switching between a zero voltage superconducting state and a finite voltage normal conducting state.
コヒーレンス長さは半導体部のキャリア濃度や移動度あ
るいは平均自由行程にも依存するが、ＧａＡｓ等の高移
動度半導体で０．１−０．５μｍ程度である。しかしな
がら酸化物系の超電導薄膜をＧａＡｓ等の化合物半導体
上に形成した場合、界面において相互拡散あるいは反応
が生じ、接触抵抗が高くなるとともに、酸化物の超電導
特性が劣化する。とくに界面においては超電導性を示さ
ない。Although the coherence length depends on the carrier concentration, mobility, or mean free path of the semiconductor portion, it is approximately 0.1-0.5 μm in a high-mobility semiconductor such as GaAs. However, when an oxide-based superconducting thin film is formed on a compound semiconductor such as GaAs, mutual diffusion or reaction occurs at the interface, increasing contact resistance and deteriorating the superconducting properties of the oxide. In particular, it does not exhibit superconductivity at the interface.
酸化物の超電導特性の劣化や、界面における高い接触抵
抗の問題を取り除くためには、酸化物の半導体相を用い
ることが望ましい。しかるに酸化物系の半導体相は移動
度が低く、０．０１ｒｒｒ／Ｖｓ程度である。したがっ
てこのような低い移動度の半導体でカップリングさせる
場合、チャンネル長、すなわちソースとドレイン間の距
離はさらに１桁短くする必要がある。液体ヘリウム温度
にかえて液体窒素温度で素子を動作させようとする場合
、コヒーレンス長さはさらに短くなる。In order to eliminate the problem of deterioration of superconducting properties of oxides and high contact resistance at interfaces, it is desirable to use an oxide semiconductor phase. However, the oxide-based semiconductor phase has a low mobility, about 0.01rrr/Vs. Therefore, when coupling with such a low mobility semiconductor, the channel length, that is, the distance between the source and the drain, needs to be further shortened by one order of magnitude. If the device is operated at liquid nitrogen temperature instead of liquid helium temperature, the coherence length becomes even shorter.
これに対応して、チャンネル長もさらに短くする必要が
ある。しかしながら現在の加工技術あるいはバタン形成
技術をもってしても、０．０５μｍ以下のパタンを得る
ことは困難である。さらに従来型の素子構造においては
、このような短いソースとドレイン間にゲート電極を挿
入する必要がある。このような構造は微細な素子の作製
をさらに困難にする。Correspondingly, the channel length must also be further shortened. However, even with current processing technology or batten forming technology, it is difficult to obtain a pattern of 0.05 μm or less. Furthermore, in the conventional device structure, it is necessary to insert a gate electrode between such a short source and drain. Such a structure makes it even more difficult to fabricate fine devices.
本発明の目的は、超電導極膜に対して、０．１μｍ以下
の微細な加工を必要とせず、微小なチャンネル長を実現
し、かつゲートの電圧信号によってスイッチング動作を
行わせしめることのできる酸化物系の超電導三端子素子
を提供することにある。An object of the present invention is to create a superconducting electrode film that does not require fine processing of 0.1 μm or less, realizes a minute channel length, and that can perform switching operations based on gate voltage signals. The object of the present invention is to provide a superconducting three-terminal element of the system.
上記目的を達成するために本発明においては、電圧信号
によってスイッチング動作を行わせしめる電界効果型の
超電導三端子素子を以下のごとく構成した。In order to achieve the above object, in the present invention, a field effect type superconducting three-terminal element whose switching operation is performed by a voltage signal is constructed as follows.
まず電界効果型の超電導三端子素子を超電導薄膜からな
るソースおよびドレイン電極、半導体層、絶縁体薄膜、
および超電導薄膜からなるゲート電極によって構成する
。これら超電導薄膜、半導体層および絶縁体薄膜を酸化
物によって構成する。First, a field-effect superconducting three-terminal device is constructed with source and drain electrodes made of superconducting thin films, a semiconductor layer, an insulating thin film,
and a gate electrode made of a superconducting thin film. These superconducting thin films, semiconductor layers, and insulating thin films are made of oxides.
かつソースおよびドレインを構成する超電導薄膜として
結晶粒界の存在する薄膜を用いる。薄膜を構成する結晶
粒は結晶粒界において、電気的に十分に絶縁されている
ようにする。このような電気的分離は結晶粒間に間隙を
設けること、あるいは絶縁性の物質を介在させることに
よって実現される。In addition, a thin film in which crystal grain boundaries exist is used as the superconducting thin film constituting the source and drain. The crystal grains constituting the thin film are made to be sufficiently electrically insulated at grain boundaries. Such electrical isolation is achieved by providing gaps between crystal grains or by interposing an insulating substance.
電気的に分離された超電導膜の領域をソースおよびドレ
イン電極となし、結晶粒界間を半導体を介して電流が流
れる構造とする。半導体層の片側にソースおよびドレイ
ン電極を配し、別の片側にゲート電極を配する。The electrically separated regions of the superconducting film are used as source and drain electrodes, and the structure is such that current flows between crystal grain boundaries via the semiconductor. Source and drain electrodes are placed on one side of the semiconductor layer, and a gate electrode is placed on the other side.
超電導薄膜、半導体層および絶縁体薄膜を成す酸化物と
しては、Ｙ−Ｂａ−Ｃｕ酸化物、Ｂ１−８ｒ−Ｃａ−Ｃ
ｕ酸化物、Ｌａ−８ｒ−Ｃｕ酸化物、ＴＱ−Ｂａ−Ｃａ
−Ｃｕ酸化物、Ｎｄ−Ｃｅ−Ｃｕ酸化物等のＣｕを含む
ペロブスカイト系結晶構造を基本とする酸化物を用いる
ことができる。The oxides forming the superconducting thin film, the semiconductor layer, and the insulating thin film include Y-Ba-Cu oxide, B1-8r-Ca-C
u oxide, La-8r-Cu oxide, TQ-Ba-Ca
An oxide based on a perovskite crystal structure containing Cu, such as -Cu oxide and Nd-Ce-Cu oxide, can be used.
超電導三端子の構造に関して、素子の下側から順に絶縁
基板、ゲート電極膜、ゲート絶縁膜、半導体層、ソース
およびドレイン電極膜が積層化された構造とするのが好
ましい。あるいは素子の下側から順に絶縁性基板、ソー
スおよびドレイン電極膜、半導体層、ゲート絶縁膜、さ
らにゲート電極膜のように上下を逆転させた素子構造も
可能である。Regarding the structure of the superconducting three terminal, it is preferable to have a structure in which an insulating substrate, a gate electrode film, a gate insulating film, a semiconductor layer, and source and drain electrode films are laminated in order from the bottom of the element. Alternatively, it is also possible to have an element structure in which, from the bottom of the element, the insulating substrate, the source and drain electrode films, the semiconductor layer, the gate insulating film, and then the gate electrode film are turned upside down.
上に述べた如き電界効果型の超電導三端子の製造方法を
以下に述べる。まず、５ｒＴｉＯ，のごときペロブスカ
イト系結晶構造の単結晶材を基板として用い、５００℃
以上の高温で膜形成を行うことにより、ＹＢａ−Ｃｕ酸
化物等のペロブスカイト系結晶構成を有するエピタキシ
ー酸化物薄膜を得る。このようにして形成したＹ−Ｂａ
−Ｃｕ酸化物薄膜に対して真空中で熱処理を施すことに
より、半導体的な、あるいは絶縁体的な電気特性を得る
ことができる。逆にＹ−Ｂａ−Ｃｕ酸化物薄膜に対して
酸素１気圧の雰囲気中で。A method for manufacturing the field effect type superconducting three-terminal as described above will be described below. First, a single crystal material with a perovskite crystal structure such as 5rTiO was used as a substrate, and
By forming the film at the above high temperature, an epitaxial oxide thin film having a perovskite crystal structure such as YBa-Cu oxide is obtained. Y-Ba formed in this way
By subjecting the -Cu oxide thin film to heat treatment in a vacuum, it is possible to obtain electrical properties similar to a semiconductor or an insulator. Conversely, the Y--Ba--Cu oxide thin film was in an atmosphere of 1 atm of oxygen.
５００”Ｃ以上の熱処理を施すことにより、７０に以上
の超電導特性を得ることができる。超電導膜の結晶粒界
の形成は次のような方法によって行う。By performing heat treatment at a temperature of 500''C or higher, superconducting characteristics of 70℃ or higher can be obtained.The formation of crystal grain boundaries in a superconducting film is performed by the following method.
ひとつはペロブスカイト系結晶と基板の熱膨張係数の違
いを利用し、膜形成時の５００℃以上の基板温度から室
温基板温度に持ち来たらせたときに発生するクラックを
利用する方法である。これはサファイアやアルミナ等の
基板を用いてＹ−Ｂａ−Ｃｕ酸化物膜を形成した場合に
該当する。別の方法は酸化物系超電導薄膜形成後、フッ
素等の不純物を結晶粒界にしみこませて、絶縁状態を得
る方法である。One method is to take advantage of the difference in thermal expansion coefficient between the perovskite crystal and the substrate, and to take advantage of the cracks that occur when the substrate temperature is brought to room temperature from a substrate temperature of 500° C. or higher during film formation. This applies when a Y--Ba--Cu oxide film is formed using a substrate such as sapphire or alumina. Another method is to obtain an insulating state by infiltrating an impurity such as fluorine into the grain boundaries after forming an oxide-based superconducting thin film.
以上の酸化物系超電導三端子素子の構造および製造方法
は以下の理由により、電界効果による超電導−常電導間
のスイッチングを可能にするとともに、製造容易な素子
構造を与えるものである。The structure and manufacturing method of the oxide-based superconducting three-terminal element described above enables switching between superconductivity and normal conductivity by the electric field effect and provides an easy-to-manufacture element structure for the following reasons.
電界効果型の超電導三端子素子に対して要求される特性
は、ゲート電極を印加したときにソースとドレイン間が
超電導状態になって零電圧電流が流れ、ゲート電極を印
加しない場合は常電導状態になって電圧状態になること
である。ソースとドレイン間が超電導状態になるために
は、ゲート電圧を印加した場合の半導体層における超電
導コヒーレンス長さがチャンネル長にほぼ等しい距離で
あることが必要である。The characteristics required for a field-effect type superconducting three-terminal device are that when a gate electrode is applied, the source and drain become superconducting and zero voltage current flows, and when the gate electrode is not applied, a normal conducting state is required. This means that it becomes a voltage state. In order for the source and drain to be in a superconducting state, it is necessary that the superconducting coherence length in the semiconductor layer when a gate voltage is applied be approximately equal to the channel length.
半導体層におけるコヒーレンス長さは半導体層のキャリ
ア濃度、移動度および動作温度に依存する。キャリア濃
度および移動度が高くなるにした−で、コヒーレンス長
さが長くなる。逆に動作温度を高くするにしたがって、
コヒーレンス長さが短くなる。ゲートに電圧を印加した
場合、半導体層のチャネル部には蓄積層が形成されキャ
リア濃度が増加する。したがって十分な、すなわち数Ｖ
あるいは数十Ｖのゲート電圧を印加した場合、ソースと
ドレイン間を超電導状態にすることは可能である。ただ
しゲート信号電圧が、数十ｍＶであると考えられている
超電導ギャップ電圧より十倍以上大きい場合、素子とし
ての利得を得ることできない。移動度の大きい化合物半
導体を用いた場合、必要なチャンネル長は０．１−０．
５μｍである。酸化物系半導体の移動度は０．０１ｒｒ
ｒ／Ｖｓ以下である。半導体層の移動度は材料固有の値
であるから、大幅に大きくすることはできない。The coherence length in a semiconductor layer depends on the carrier concentration, mobility and operating temperature of the semiconductor layer. As carrier concentration and mobility increase, the coherence length increases. Conversely, as the operating temperature increases,
Coherence length becomes shorter. When a voltage is applied to the gate, an accumulation layer is formed in the channel portion of the semiconductor layer, and the carrier concentration increases. Therefore, sufficient i.e. several V
Alternatively, when a gate voltage of several tens of volts is applied, it is possible to bring the source and drain into a superconducting state. However, if the gate signal voltage is ten times or more greater than the superconducting gap voltage, which is thought to be several tens of mV, no gain can be obtained as an element. When using a compound semiconductor with high mobility, the required channel length is 0.1-0.
It is 5 μm. The mobility of oxide semiconductor is 0.01rr
r/Vs or less. Since the mobility of the semiconductor layer is a value specific to the material, it cannot be significantly increased.
以上の点を考慮すると、酸化物系超電導三端子素子のチ
ャンネル長として０．０５μｍ以下の値にする必要があ
る。とくに超電導三端子素子を従来の液体ヘリウム温度
にかえて液体窒素温度に近い温度で動作させる場合、こ
のような短いチャンネル長は必須である。−枚の超電導
薄膜を加工することによって、ソースとドレイン間の距
離を０．０５μｍ以下にすることは不可能である。しか
るに本発明における素子構造では酸化物超電導薄膜特有
の結晶粒界をチャンネル部に用いることができる。Considering the above points, it is necessary to set the channel length of the oxide-based superconducting three-terminal element to a value of 0.05 μm or less. In particular, such a short channel length is essential when operating a superconducting three-terminal device at a temperature close to liquid nitrogen temperature instead of the conventional liquid helium temperature. It is impossible to reduce the distance between the source and drain to 0.05 μm or less by processing two superconducting thin films. However, in the device structure of the present invention, the crystal grain boundaries unique to oxide superconducting thin films can be used in the channel portion.
すなわちペロブスカイト系の多結晶構造を有する酸化物
超電導薄膜において、結晶粒界では超電導性が弱くなり
、臨界電流の低下が引き起こされる。超電導薄膜に対し
て応力が加わった状態で膜形成を行った場合、結晶粒ど
うしが電気的に繋がらない。したがって超電導膜に接す
る半導体層を介して電流が流れることになる。クラック
部での結晶粒間隔はたとえば膜形成後の熱処理温度条件
。That is, in an oxide superconducting thin film having a perovskite-based polycrystalline structure, superconductivity becomes weak at grain boundaries, causing a decrease in critical current. When a superconducting thin film is formed under stress, the crystal grains are not electrically connected to each other. Therefore, current flows through the semiconductor layer in contact with the superconducting film. The grain spacing in the crack area is determined by, for example, the heat treatment temperature conditions after film formation.
基板材料の選択等によって任意に調節することができる
。結晶粒間での電気的絶縁は結晶粒界部にフッ素等の不
純物を侵入させることによっても得ることができる。こ
のような膜構造はたとえば、酸化物薄膜をフッ素プラズ
マに曝すことによって得ることができる。It can be arbitrarily adjusted by selecting the substrate material, etc. Electrical insulation between crystal grains can also be obtained by introducing impurities such as fluorine into the grain boundaries. Such a film structure can be obtained, for example, by exposing an oxide thin film to fluorine plasma.
さらに本発明においてはゲート電極を半導体層に対して
、ソースおよびドレイン電極と反対側に配することによ
り、ゲート電極膜幅に対する制限を解くとともに、０．
０５μｍ以下のチャンネル長を可能にするものである。Furthermore, in the present invention, by arranging the gate electrode on the side opposite to the source and drain electrodes with respect to the semiconductor layer, restrictions on the gate electrode film width are removed, and the width of the gate electrode is removed.
This enables a channel length of 0.05 μm or less.
以上のごとくにして、本発明は液体窒素温度近傍の高温
度において動作させることが可能な極微細寸法で、電界
効果型の超電導三端子素子を与えるものである。As described above, the present invention provides a field-effect type superconducting three-terminal element with ultra-fine dimensions that can be operated at high temperatures near the temperature of liquid nitrogen.
以下本発明の一実施例を述べる。 An embodiment of the present invention will be described below.
第１図および第２図に示すごと＜、５ｒＴｉＯ。As shown in FIGS. 1 and 2, 5rTiO.
の（１００）面方位単結晶を基板１として、Ｌａ−８ｒ
−Ｃｕ酸化物薄膜２を１１００ｎの厚さに形成する。膜
形成は高周波マグネトロンスパッタリング法によって形
成する。雰囲気ガスはＡｒと酸素の５０％ずつの混合ガ
スとし、全圧力は５ｍＴｏｒｒとする。ターゲツト材は
Ｌａ−８ｒ−Ｃｕ酸化物の円板状焼結体とする。電源と
しては周波数１３．５６ＭＨｚで電力１００Ｗの高周波
を用いる。膜形成時の基板温度は７００℃とする。膜形
成後、９００℃の酸素雰囲気中熱処理を施すことにより
、化学量論組成のＬａ−８ｒ−Ｃｕ酸化物薄膜２を得る
。Ｌａ−８ｒ−Ｃｕ酸化物薄膜２においては、Ｋ、Ｎ１
Ｆ４型のペロブスカイト系結晶構造のＣ軸が基板に対し
て垂直な配向性を示す。超電導臨界温度は３５にである
。このＬａ−８ｒ−Ｃｕ酸化物薄膜に対してレジスト膜
塗布後、Ａｒビームを用いたイオンビームエツチング法
により、ゲート電極膜２としてパタンを加工形成する。La-8r
-Cu oxide thin film 2 is formed to a thickness of 1100 nm. The film is formed by high frequency magnetron sputtering method. The atmospheric gas is a mixed gas of 50% each of Ar and oxygen, and the total pressure is 5 mTorr. The target material is a disc-shaped sintered body of La-8r-Cu oxide. As a power source, a high frequency wave with a frequency of 13.56 MHz and a power of 100 W is used. The substrate temperature during film formation is 700°C. After the film is formed, a heat treatment is performed at 900° C. in an oxygen atmosphere to obtain a La-8r-Cu oxide thin film 2 having a stoichiometric composition. In the La-8r-Cu oxide thin film 2, K, N1
The C axis of the F4 type perovskite crystal structure exhibits orientation perpendicular to the substrate. The superconducting critical temperature is 35°C. After applying a resist film to this La-8r-Cu oxide thin film, a pattern is formed as a gate electrode film 2 by ion beam etching using an Ar beam.
つぎに５ｒＴｉＯ，薄膜３を同じく高周波マグネトロン
スパッタリング法によって形成する。ただし膜形成時の
基板温度は４００℃以下とする。Next, a 5rTiO thin film 3 is formed by the same high frequency magnetron sputtering method. However, the substrate temperature during film formation is 400° C. or lower.
５ｒＴｉＯ，薄膜の膜厚は２０ｎｍとする。The thickness of the 5rTiO thin film is 20 nm.
５ｒＴｉＯｘ薄膜３はこの膜厚で絶縁体としての電気特
性を示す。５ｒＴｉＯ，薄膜３をゲート絶縁膜３とする
。The 5rTiOx thin film 3 exhibits electrical characteristics as an insulator at this film thickness. The 5rTiO thin film 3 is used as the gate insulating film 3.
さらに半導体層となるべきＬａ−Ｃｕ酸化物薄膜４をや
はり高周波マグネトロンスパッタリング法によって形成
する。膜形成温度は６００℃とする。膜厚は２００ｎｍ
とする。Ｌ（１−Ｃｕ酸化物薄膜４は液体窒素温度から
液体ヘリウム温度の間で半導体的な電気特性を示す。つ
ぎにＬａ−８ｒ−Ｃｕ酸化物薄膜４に対してレジスト膜
塗布後。Further, a La--Cu oxide thin film 4 to become a semiconductor layer is also formed by high-frequency magnetron sputtering. The film forming temperature is 600°C. Film thickness is 200nm
shall be. L(1-Cu oxide thin film 4 exhibits semiconductor-like electrical characteristics between liquid nitrogen temperature and liquid helium temperature. Next, a resist film is applied to La-8r-Cu oxide thin film 4.
Ａｒビームを用いたイオンビームエツチング法により、
第１図に示すごとく半導体層としてパタンを加工形成す
る。By ion beam etching method using Ar beam,
As shown in FIG. 1, a pattern is formed as a semiconductor layer.
さらにＹＢａ−Ｃｕ酸化物薄膜を同じく、高周波マグネ
トロンスパッタリング法によって形成する。膜形成条件
はＬａ−５ｒ−Ｃｕ酸化物薄膜２の場合と同様である。Further, a YBa--Cu oxide thin film is similarly formed by high-frequency magnetron sputtering. The film forming conditions are the same as those for the La-5r-Cu oxide thin film 2.
ただし膜形成時の基板温度は６００℃とし、９００℃に
おける熱処理を施さない。Ｙ−Ｂａ−Ｃｕ酸化物薄膜の
膜厚は１１００ｎとする。However, the substrate temperature during film formation was 600°C, and no heat treatment at 900°C was performed. The thickness of the Y-Ba-Cu oxide thin film is 1100 nm.
Ｙ−Ｂａ−Ｃｕ酸化物薄膜形成後、レジスト膜を用いた
パタン形成法により、ゲート電極膜に相当する以外の部
分をＡｕ膜８によって覆う。つぎにＣＦ４ガスを用いた
プラズマ雰囲気中にＹ−Ｂａ−Ｃｕ酸化物薄膜表面を曝
す。これにより結晶粒界においてフッ素化された状態を
形成する。After forming the Y--Ba--Cu oxide thin film, the portions other than those corresponding to the gate electrode film are covered with an Au film 8 by a patterning method using a resist film. Next, the surface of the Y--Ba--Cu oxide thin film is exposed to a plasma atmosphere using CF4 gas. This forms a fluorinated state at the grain boundaries.
ＣＦ、ガスのプラズマは１００ ｍＴｏｒｒのＣＦ４ガ
ス雰囲気中の電極に対して１００Ｗの高周波を印加する
ことにより発生する。ＣＦ４ガスのプラズマに曝すとき
、基板温度は１００℃以上に加熱する。CF gas plasma is generated by applying a 100 W high frequency to an electrode in a 100 mTorr CF4 gas atmosphere. When exposed to CF4 gas plasma, the substrate temperature is heated to 100° C. or higher.
以上の処理を施したＹ−Ｂａ−Ｃｕ酸化物薄膜に対して
、Ａｒを用いたイオンビームエツチング法により、ソー
ス５およびドレイン電極６としてバタンを形成する。な
おソース５とドレイン６として個別のバタンではなく、
一体のバタンとして形成する。以上の製造行程により超
電導三端子素子を得る。The Y--Ba--Cu oxide thin film subjected to the above treatment is subjected to ion beam etching using Ar to form battens as the source 5 and drain electrodes 6. Note that the source 5 and drain 6 are not separate buttons.
Form as a single baton. A superconducting three-terminal element is obtained through the above manufacturing process.
以上の方法により作製した超電導三端子素子の特性は第
３図に示すごとくなる。すなわちゲート電圧を印加しな
い場合、超電導電流が流れず、高抵抗状態（図中９）と
なる。これに対して。The characteristics of the superconducting three-terminal element produced by the above method are as shown in FIG. That is, when no gate voltage is applied, no superconducting current flows, resulting in a high resistance state (9 in the figure). On the contrary.
２００ｍＶ以上のゲート電圧を印加した場合、約５０μ
Ａの超電導電流が流れ、電圧状態における抵抗も小さく
なる（図中１０）。このような素子特性はＬａ−８ｒ−
Ｃｕ酸化物薄膜２の臨界温度である３５Ｋまで観測され
る。さらに、このような素子特性はディジタル回路やア
ナログ回路のスイッチング素子としての特性を有してい
て、論理回路、記憶回路、ディジタル・アナログ変換回
路等に適用される。Approximately 50μ when applying a gate voltage of 200mV or more
A superconducting current flows, and the resistance in the voltage state also decreases (10 in the figure). Such device characteristics are La-8r-
The temperature is observed up to 35K, which is the critical temperature of the Cu oxide thin film 2. Further, such element characteristics have characteristics as switching elements of digital circuits and analog circuits, and are applied to logic circuits, memory circuits, digital-to-analog conversion circuits, and the like.
本発明にかかる超電導三端子素子は以上述べた素子構造
だけでなく、基板側から順にソースおよびドレイン電極
、半導体層、ゲート絶縁膜、ゲート電極の順に形成した
構造として得ることもでき、このような素子構造でも同
様の特性を示す、さらに酸化物薄膜として、上記材料以
外にＢ ｉ −Ｓ ｒ−Ｃａ−Ｃｕ酸化物やＮｄ−Ｃｅ
−Ｃｕ酸化物等を超電導電極、あるいは半導体層として
用いた場合も同様の特性を示す。さらにソースおよびド
レイン電極の電気的間隙の形成方法として、多結晶性酸
化物超電導薄膜の結晶粒界に沿ってクラックを形成する
方法によって得るこができる。The superconducting three-terminal device according to the present invention can be obtained not only with the device structure described above, but also with a structure in which source and drain electrodes, a semiconductor layer, a gate insulating film, and a gate electrode are formed in this order from the substrate side. In addition to the above-mentioned materials, B i -S r-Ca-Cu oxide and Nd-Ce can be used as oxide thin films that exhibit similar characteristics in the device structure.
Similar characteristics are exhibited when -Cu oxide or the like is used as a superconducting electrode or a semiconductor layer. Furthermore, the electrical gap between the source and drain electrodes can be formed by forming cracks along the grain boundaries of a polycrystalline oxide superconducting thin film.
本発明にかかる超電導三端子素子は以下の効果を有する
。The superconducting three-terminal device according to the present invention has the following effects.
（１）半導体層として移動度の小さい酸化物を用４場合
に必要とされる０、０５μｍ以下のチャンネル長を可能
とする素子構造である。(1) The device structure allows a channel length of 0.05 μm or less, which is required when an oxide with low mobility is used as the semiconductor layer.
（２）これにより、液体ヘリウム温度だけでなく、数十
にの高温度においても超電導と常電導間、あるいは零電
圧状態と高抵抗状態間のスイッチングが可能となる。し
かも回路を構成するのに必要な条件である、利得１以上
の値を得ることができる。(2) This makes it possible to switch between superconductivity and normal conductivity, or between a zero-voltage state and a high-resistance state, not only at liquid helium temperatures but also at temperatures as high as several dozen. Moreover, it is possible to obtain a gain of 1 or more, which is a necessary condition for configuring a circuit.
（３）以上の素子特性はディジタル回路やアナログ回路
のスイッチング素子としての特性を有している。したが
って論理回路、記憶回路、ディジタル・アナログ変換回
路等の能動素子として用いることができる。(3) The above element characteristics have characteristics as a switching element of a digital circuit or an analog circuit. Therefore, it can be used as an active element in logic circuits, memory circuits, digital-to-analog conversion circuits, and the like.
第１図は本発明にかかる超電導三端子素子の上面図、第
２図は第１図の素子の側面断面図、第３図はゲート電圧
をパラメータとした第１図の素子の電圧−電流特性図で
ある。
符号の説明
１・・・・・・基板、２・・・・・・ゲート電極膜、３
・・・・・・ゲート絶縁膜、４・・・・・・半導体層、
５・・・・・・ソース電極、６・・・・・・ドレイン電
極、７・・・・・・包晶粒界、８・・・・・・Ａｕ膜、
９・・・・・・ゲート電圧零時の特性、１ｏ・・・・・
・ゲート電圧有限時の特性。
−４８０−
電ｒ、−（笥Ｖ）FIG. 1 is a top view of a superconducting three-terminal device according to the present invention, FIG. 2 is a side sectional view of the device in FIG. 1, and FIG. 3 is a voltage-current characteristic of the device in FIG. 1 using gate voltage as a parameter. It is a diagram. Explanation of symbols 1...Substrate, 2...Gate electrode film, 3
...Gate insulating film, 4...Semiconductor layer,
5... Source electrode, 6... Drain electrode, 7... Peritectal grain boundary, 8... Au film,
9...Characteristics when gate voltage is zero, 1o...
・Characteristics when gate voltage is limited. -480- Electric r, - (笥V)
Claims (1)
導体層、絶縁体薄膜、および超電導薄膜からなるゲート
電極によって構成される電界効果型の超電導三端子素子
であって、上記超電導薄膜、半導体層および絶縁体薄膜
が酸化物材料により構成され、上記超電導薄膜が結晶粒
界によって電気的に分離されることにより分離された超
電導薄膜の領域をソースおよびドレイン電極となすと共
に、上記結晶粒界間を半導体層を介して電流が流れる構
造とし、かつ上記半導体層の一方の側にソースおよびド
レイン電極が、他方の側にゲート電極が存在することを
特徴とする酸化物超電導三端子素子。 ２、上記超電導薄膜、半導体層および絶縁体薄膜を成す
酸化物がＹＢａＣｕ酸化物をはじめとするＣｕを含んだ
酸化物により成ることを特徴とする請求項１記載の酸化
物超電導三端子素子。[Scope of Claims] 1. A field-effect superconducting three-terminal element composed of source and drain electrodes made of a superconducting thin film, a semiconductor layer, an insulating thin film, and a gate electrode made of a superconducting thin film, the superconducting thin film described above , the semiconductor layer and the insulator thin film are made of an oxide material, and the superconducting thin film is electrically separated by crystal grain boundaries, so that the separated regions of the superconducting thin film serve as source and drain electrodes, and the crystal grains What is claimed is: 1. An oxide superconducting three-terminal element having a structure in which a current flows between the semiconductor layers via a semiconductor layer, and having source and drain electrodes on one side of the semiconductor layer and a gate electrode on the other side. 2. The oxide superconducting three-terminal device according to claim 1, wherein the oxide forming the superconducting thin film, the semiconductor layer, and the insulating thin film is an oxide containing Cu such as YBaCu oxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214786A JPH0379092A (en) | 1989-08-23 | 1989-08-23 | Oxide superconducting three-terminal element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214786A JPH0379092A (en) | 1989-08-23 | 1989-08-23 | Oxide superconducting three-terminal element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0379092A true JPH0379092A (en) | 1991-04-04 |
| JPH0587192B2 JPH0587192B2 (en) | 1993-12-15 |
Family
ID=16661513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1214786A Granted JPH0379092A (en) | 1989-08-23 | 1989-08-23 | Oxide superconducting three-terminal element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0379092A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8011355B2 (en) | 2009-10-14 | 2011-09-06 | Marushinkogyo Kabushikikaisha | Cartridge-based air gun |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263779A (en) * | 1987-04-22 | 1988-10-31 | Nec Corp | Ceramic superconductor josephson junction and manufacture thereof |
| JPS63313877A (en) * | 1987-06-17 | 1988-12-21 | Toshiba Corp | Superconducting transistor |
| JPH01183175A (en) * | 1988-01-16 | 1989-07-20 | Sumitomo Electric Ind Ltd | Superconducting 3-terminal element |
-
1989
- 1989-08-23 JP JP1214786A patent/JPH0379092A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263779A (en) * | 1987-04-22 | 1988-10-31 | Nec Corp | Ceramic superconductor josephson junction and manufacture thereof |
| JPS63313877A (en) * | 1987-06-17 | 1988-12-21 | Toshiba Corp | Superconducting transistor |
| JPH01183175A (en) * | 1988-01-16 | 1989-07-20 | Sumitomo Electric Ind Ltd | Superconducting 3-terminal element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8011355B2 (en) | 2009-10-14 | 2011-09-06 | Marushinkogyo Kabushikikaisha | Cartridge-based air gun |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0587192B2 (en) | 1993-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002292B1 (en) | Superconducting field-effect transistor and the manufacturing | |
| JPH04118977A (en) | Oxide superconducting three-terminal element | |
| JPH03228384A (en) | Superconducting element | |
| US5828079A (en) | Field-effect type superconducting device including bi-base oxide compound containing copper | |
| JPH0379092A (en) | Oxide superconducting three-terminal element | |
| JPS6047478A (en) | Josephson junction element | |
| JPH02273974A (en) | Superconducting three-terminal element | |
| JPS62122287A (en) | Superconductive transistor | |
| JP2599500B2 (en) | Superconducting element and fabrication method | |
| JPH02277276A (en) | Oxide superconducting transistor device | |
| JPH0636440B2 (en) | Superconducting switching element | |
| JPH03150879A (en) | Superconducting switching device | |
| JP2614939B2 (en) | Superconducting element and fabrication method | |
| JP2647251B2 (en) | Superconducting element and fabrication method | |
| JPH04206785A (en) | Superconductive three-terminal element and its manufacture | |
| JP2641976B2 (en) | Superconducting element and fabrication method | |
| JP2691065B2 (en) | Superconducting element and fabrication method | |
| JPH02273975A (en) | Superconducting switching element | |
| JP2868286B2 (en) | Superconducting element and circuit element having the same | |
| JPH0249481A (en) | Oxide josephson junction device | |
| JPH05335640A (en) | Superconductive element | |
| JPH05167114A (en) | Superconducting field-effect transistor | |
| JPH06132575A (en) | Superconducting device | |
| JPH05152628A (en) | Superconducting field effect element and its manufacture | |
| JPS61239681A (en) | Superconducting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |