JPH0378012A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH0378012A JPH0378012A JP1215228A JP21522889A JPH0378012A JP H0378012 A JPH0378012 A JP H0378012A JP 1215228 A JP1215228 A JP 1215228A JP 21522889 A JP21522889 A JP 21522889A JP H0378012 A JPH0378012 A JP H0378012A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- constant current
- reference voltage
- chtr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体ＬＳＩ において外部電源電圧以外
の基準となる電圧を発生させる基準電圧発生回路に関す
るものである。
の基準となる電圧を発生させる基準電圧発生回路に関す
るものである。
第４図はＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５ｏｌｉｄ
−５ｔａｔｅ ｃｉｒｃｕｉｔＭｏｌ ５ｃ２２ Ｎｏ
、３． Ｔｕｎｅ １９８７の「Ａ Ｎｅｗ Ｏｕ −
ＣｈｉｐＶｏｌｔａｇ、 Ｃｏｎｖｅｒｔｅｒ ｆｏｒ
Ｓａｂｍｉｃｒｏｍｅｔｅｒ Ｈｉｇｈ−Ｄｅｎｓｉ
ｔｙＤＲＡＭ’ｓ Ｊに示された従来の基準電圧発生回
路を示す回路図である。図において（１）は定電流源発
生Ｐチャネルトランジスタ（以下チャネルをｃｈ、）ラ
ンジスタをＴｒで示す）、（２）はｐ−ｃｈ Ｔｒ 、
（３１は負荷Ｔｒ、（４）はノードＡ、［５）は出力端
子である。
−５ｔａｔｅ ｃｉｒｃｕｉｔＭｏｌ ５ｃ２２ Ｎｏ
、３． Ｔｕｎｅ １９８７の「Ａ Ｎｅｗ Ｏｕ −
ＣｈｉｐＶｏｌｔａｇ、 Ｃｏｎｖｅｒｔｅｒ ｆｏｒ
Ｓａｂｍｉｃｒｏｍｅｔｅｒ Ｈｉｇｈ−Ｄｅｎｓｉ
ｔｙＤＲＡＭ’ｓ Ｊに示された従来の基準電圧発生回
路を示す回路図である。図において（１）は定電流源発
生Ｐチャネルトランジスタ（以下チャネルをｃｈ、）ラ
ンジスタをＴｒで示す）、（２）はｐ−ｃｈ Ｔｒ 、
（３１は負荷Ｔｒ、（４）はノードＡ、［５）は出力端
子である。
電源線とＧＮＤ線の間にｐ −ｃｈ Ｔｒ （２）を数
個と負荷Ｔｒ（３）が直列に接続されており、各ｐ−ｃ
ｈ Ｔｒ（２）はゲートとソースを短絡し、ｐ−ｃｈ
Ｔｒ（２）の最下段の端子ノードＡ、（４）に電源電圧
Ｖｃｃからｐ−ｃｈＴ ｒ （２）のしきい値電圧Ｖｔ
ｈＴｒの段数分だけ、減圧した電圧が発生する。ノード
Ａ１４）をゲートに接続した定電流源発生をＰ −ｃｈ
Ｔｒ （１）のソースを電流源に、ドレインを出力端
子（５）に接続する。出力端子（５）とＧＮＤ線間に負
荷Ｔｒ（３）を接続する。
個と負荷Ｔｒ（３）が直列に接続されており、各ｐ−ｃ
ｈ Ｔｒ（２）はゲートとソースを短絡し、ｐ−ｃｈ
Ｔｒ（２）の最下段の端子ノードＡ、（４）に電源電圧
Ｖｃｃからｐ−ｃｈＴ ｒ （２）のしきい値電圧Ｖｔ
ｈＴｒの段数分だけ、減圧した電圧が発生する。ノード
Ａ１４）をゲートに接続した定電流源発生をＰ −ｃｈ
Ｔｒ （１）のソースを電流源に、ドレインを出力端
子（５）に接続する。出力端子（５）とＧＮＤ線間に負
荷Ｔｒ（３）を接続する。
次に動作について説明する。電源電圧Ｖｃｃとノ−ドＡ
（４）間に数段直列に接続されたＰｃｈ−Ｔｒ（２１に
より、Ｐｃｈ Ｔｒ （２）のしきい値電圧ｖｔｈの段
数分だけの電圧が発生し、ノードＡ（４）をゲートに接
続した定電流源発生Ｐ−ｃｈＴｒ（１）のゲート・ソー
ス間にと配電圧が常に印加される。ここで上記電圧を定
電流源発生Ｐ−ｃｈ Ｔｒ（１１のソース・ドレイン間
にかかるドレイン電圧ＶＤＳにくらべ小さくなるように
設定すれば、定電流源発生Ｐ−ｃｈＴｒ（１）は常に飽
和領域で動作する。これにより電源電圧Ｖｃｃが数Ｖ程
度変動しても、定電流源発生Ｐ−ｃｈＴｒ（１１の飽和
領域の動作より、定電流源発生Ｐ−ｃｈＴｒ（１１に流
れる電流ＩＤＳはほとんど変動しない。第５図は上記ド
レイン電圧ＩＶＤｓＩに対する電流＋１ＤｓＩの変化を
示すグラフである。電流ＩＤＳを負荷Ｔｒ（３１に流し
て、所定の電圧が出力端子（５）とＧＮＤ線間に発生す
る。しかし、上記飽和領域において、ソース・ドレイン
間電圧ＶＤＳが増加する。すなわち電源電圧ＶＣＣが高
くなるにつれて、ソース・ドレイン間に流れる電流ＩＤ
Ｓはわずかながら増加してゆく。
（４）間に数段直列に接続されたＰｃｈ−Ｔｒ（２１に
より、Ｐｃｈ Ｔｒ （２）のしきい値電圧ｖｔｈの段
数分だけの電圧が発生し、ノードＡ（４）をゲートに接
続した定電流源発生Ｐ−ｃｈＴｒ（１）のゲート・ソー
ス間にと配電圧が常に印加される。ここで上記電圧を定
電流源発生Ｐ−ｃｈ Ｔｒ（１１のソース・ドレイン間
にかかるドレイン電圧ＶＤＳにくらべ小さくなるように
設定すれば、定電流源発生Ｐ−ｃｈＴｒ（１）は常に飽
和領域で動作する。これにより電源電圧Ｖｃｃが数Ｖ程
度変動しても、定電流源発生Ｐ−ｃｈＴｒ（１１の飽和
領域の動作より、定電流源発生Ｐ−ｃｈＴｒ（１１に流
れる電流ＩＤＳはほとんど変動しない。第５図は上記ド
レイン電圧ＩＶＤｓＩに対する電流＋１ＤｓＩの変化を
示すグラフである。電流ＩＤＳを負荷Ｔｒ（３１に流し
て、所定の電圧が出力端子（５）とＧＮＤ線間に発生す
る。しかし、上記飽和領域において、ソース・ドレイン
間電圧ＶＤＳが増加する。すなわち電源電圧ＶＣＣが高
くなるにつれて、ソース・ドレイン間に流れる電流ＩＤ
Ｓはわずかながら増加してゆく。
これにより電源電流Ｖｃｃの変動により出力端子（５）
に発生する基準電圧は変動することになる。
に発生する基準電圧は変動することになる。
従来の基準電圧発生回路は、飽和領域で動作させた定電
流源発生Ｐ−ｃｈＴｒ を定電流源として利用し、こ
れを所定の負荷に流して基準電圧を得るが、電源電圧の
変動により電流源が変動する。この電流源を従来の回路
ではＰ−ｃｈＴｒで構成しているため１つしか接続する
ことができず、ｗＬ沖電電圧変動に依存した基準電圧の
変動が大きいことが問題であった。
流源発生Ｐ−ｃｈＴｒ を定電流源として利用し、こ
れを所定の負荷に流して基準電圧を得るが、電源電圧の
変動により電流源が変動する。この電流源を従来の回路
ではＰ−ｃｈＴｒで構成しているため１つしか接続する
ことができず、ｗＬ沖電電圧変動に依存した基準電圧の
変動が大きいことが問題であった。
この発明は上記のような問題点を解消するためになされ
たもので電流源となるｎ−ｃｈＴｒを数段直列に接続す
ることにより、飽和領域におけるソース・ドレイン間電
圧の変動（電源電圧の変動）に対する飽和電流の変動を
緩和させ、より安定な定電流源を作り、これを所定の負
荷に流して基準電圧を発生させることを目的とする。
たもので電流源となるｎ−ｃｈＴｒを数段直列に接続す
ることにより、飽和領域におけるソース・ドレイン間電
圧の変動（電源電圧の変動）に対する飽和電流の変動を
緩和させ、より安定な定電流源を作り、これを所定の負
荷に流して基準電圧を発生させることを目的とする。
この発明にかかる基準電圧発生回路は、ｂｉｏｓＴｒの
しきい値電圧を利用して、ソース電圧より数ｖｔｈ高い
ゲート電圧を常に印加し、飽和領域で動作させたｎ−ｃ
ｈＴｒを定電流源としこの定電流源を数段直列に接続し
、ソース・ドレイン電圧に対する飽和電流の変動を緩和
させ、より安定な定電流椋を作り、基準電圧を発生させ
るものである。
しきい値電圧を利用して、ソース電圧より数ｖｔｈ高い
ゲート電圧を常に印加し、飽和領域で動作させたｎ−ｃ
ｈＴｒを定電流源としこの定電流源を数段直列に接続し
、ソース・ドレイン電圧に対する飽和電流の変動を緩和
させ、より安定な定電流椋を作り、基準電圧を発生させ
るものである。
この発明における基準電圧発生回路は、ＨＯＳ Ｔｒの
しきい値電圧を利用して、常にソース電圧より数ｖｔｈ
高いゲート電圧を印加させ、飽和領域で動作させるｎ−
ｃｈＴｒを数段直列に接続し、これを定電流源とするこ
とにより、電源電圧の変動に対する定電流源の変動を緩
和させ、より安定な定電流源を作り、基準電圧を発生す
る。
しきい値電圧を利用して、常にソース電圧より数ｖｔｈ
高いゲート電圧を印加させ、飽和領域で動作させるｎ−
ｃｈＴｒを数段直列に接続し、これを定電流源とするこ
とにより、電源電圧の変動に対する定電流源の変動を緩
和させ、より安定な定電流源を作り、基準電圧を発生す
る。
以下、この発明の一実施列を図について説明する。第１
図は基準電圧発生回路の回路図である。
図は基準電圧発生回路の回路図である。
図において（２）はＰ−ｃｈＴｒ（５１は出力端子、（
６）は定電流源発生ｎ−ｃｈＴｒ（７１は負荷抵抗、（
８）は定電圧回路である。この基準電圧発生回路は、電
源線とＧＮＤ線の間に定電流源発生ｎ−ｃｈ Ｔｒ （
６１２段と負荷抵抗（７）を図のように直列に接続する
。各定電流源発生ｎ−ｃｈ Ｔｒ（６１のゲート・ソー
ス間にはゲート・ソース間の電圧を一定に保つ定電圧回
路（８）が接続されている。定電圧回路（８）の構成は
ｍｏｓ ｔｒのしきい値電圧を利用するものであり、電
源線とＧＮＤ線間に負荷抵抗（７）、数段のＰ−ｃｈＴ
ｒ（２１を直列に接続する。
６）は定電流源発生ｎ−ｃｈＴｒ（７１は負荷抵抗、（
８）は定電圧回路である。この基準電圧発生回路は、電
源線とＧＮＤ線の間に定電流源発生ｎ−ｃｈ Ｔｒ （
６１２段と負荷抵抗（７）を図のように直列に接続する
。各定電流源発生ｎ−ｃｈ Ｔｒ（６１のゲート・ソー
ス間にはゲート・ソース間の電圧を一定に保つ定電圧回
路（８）が接続されている。定電圧回路（８）の構成は
ｍｏｓ ｔｒのしきい値電圧を利用するものであり、電
源線とＧＮＤ線間に負荷抵抗（７）、数段のＰ−ｃｈＴ
ｒ（２１を直列に接続する。
ドレインがＧＮＤ線に接続されている最下段のＰ ｃｈ
−ｔｒ （２１のゲートは、定電流源発生ｎ−ｃｈＴ
ｒ（６）のソースと接続されている。それ以外のＰ−ｃ
ｈＴｒ（２）はゲート・ドレインを短絡し、最丘段のｐ
−ｃｈＴ ｒ （２１のソースは定電流源発生ｎ−ｃｈ
ｔｒ（６）のゲートとも接続されている。ここで負荷抵
抗（７）は、定電圧回路（８）の消費電流をおさえるた
めに接続されている。
−ｔｒ （２１のゲートは、定電流源発生ｎ−ｃｈＴ
ｒ（６）のソースと接続されている。それ以外のＰ−ｃ
ｈＴｒ（２）はゲート・ドレインを短絡し、最丘段のｐ
−ｃｈＴ ｒ （２１のソースは定電流源発生ｎ−ｃｈ
ｔｒ（６）のゲートとも接続されている。ここで負荷抵
抗（７）は、定電圧回路（８）の消費電流をおさえるた
めに接続されている。
次に動作について説明する。
負荷抵抗（７）は、定電流源発生ｎ−ｃｈＴｒ（６１２
段で発生した定電流が流れ、所定の基準電圧が出力端子
（５）に発生するように設定する。
段で発生した定電流が流れ、所定の基準電圧が出力端子
（５）に発生するように設定する。
直列に接続された定電流源発生ｎ−ｃｈＴｒ（６）のゲ
ート・ソース間には各々定電圧源で使用されたｐ−ｃｈ
ｔｒ（２１のしきい値電圧ｖｔｈ の段数分の電圧が常
に段加される。これにより定電流源発生ｎ −ｃｈ Ｔ
ｒ （６１は飽和領域で動作し、ソース・ドレイン間電
圧にほとんど依存しない定電流源となるが２つの定電流
源発生ｎ−ｃｈ ｔｒ（６１を直列に接続することによ
り、ソース・ドレイン電圧に対する変動に対する。定電
流の変動をより緩和することができる。これより上記定
電流源に接続された負荷抵抗（７）に発生する電圧、す
なわち出力端子（５）に出力される基準電圧は電源電圧
Ｖｃｃの変動による電圧変動を緩和することができ、よ
り安定な基準電圧を発生することが可能となる。第２図
は基準電圧発生回路の外部電源電圧Ｖｃｃに対する基準
電圧の変動をシミュレーションにより求めた結果を示し
たグラフであって、第１図の回路の特性を実線で示し、
比較のため第４図の回路の特性を破線で示す。ここでこ
の回路は外部電源電圧Ｖｃｃ ５Ｖに対して基準電圧３
．３ｖを供給するものである。
ート・ソース間には各々定電圧源で使用されたｐ−ｃｈ
ｔｒ（２１のしきい値電圧ｖｔｈ の段数分の電圧が常
に段加される。これにより定電流源発生ｎ −ｃｈ Ｔ
ｒ （６１は飽和領域で動作し、ソース・ドレイン間電
圧にほとんど依存しない定電流源となるが２つの定電流
源発生ｎ−ｃｈ ｔｒ（６１を直列に接続することによ
り、ソース・ドレイン電圧に対する変動に対する。定電
流の変動をより緩和することができる。これより上記定
電流源に接続された負荷抵抗（７）に発生する電圧、す
なわち出力端子（５）に出力される基準電圧は電源電圧
Ｖｃｃの変動による電圧変動を緩和することができ、よ
り安定な基準電圧を発生することが可能となる。第２図
は基準電圧発生回路の外部電源電圧Ｖｃｃに対する基準
電圧の変動をシミュレーションにより求めた結果を示し
たグラフであって、第１図の回路の特性を実線で示し、
比較のため第４図の回路の特性を破線で示す。ここでこ
の回路は外部電源電圧Ｖｃｃ ５Ｖに対して基準電圧３
．３ｖを供給するものである。
第２図に示すごとくこの発明による発生基準電圧はＶＣ
Ｃの変化に対してより安定な基準電圧となっていること
がわかる。
Ｃの変化に対してより安定な基準電圧となっていること
がわかる。
またＬ記実施例では直列に接続された定電流源発生ｎ−
ｃｈｔｒ（６１の段数が２段であったが、それ以上の段
数を接続すれば、より効果的に、電源電圧の変動に対す
る基準電圧の変動を緩和することができる。第３図はこ
の発明の他の実施例による基準電圧発生回路の回路図で
定電流源発生ｎ−ｃｈＴｒ（６）を多段にしたと記の場
合を示す。図において（２１、（５１、（６１〜（８）
は第１図に示したものと同等である。なお、Ｊ：記実施
例では負荷は抵抗を使用したが負荷ｔｒを使用しても、
上記実施例と同様の効果を奏する。
ｃｈｔｒ（６１の段数が２段であったが、それ以上の段
数を接続すれば、より効果的に、電源電圧の変動に対す
る基準電圧の変動を緩和することができる。第３図はこ
の発明の他の実施例による基準電圧発生回路の回路図で
定電流源発生ｎ−ｃｈＴｒ（６）を多段にしたと記の場
合を示す。図において（２１、（５１、（６１〜（８）
は第１図に示したものと同等である。なお、Ｊ：記実施
例では負荷は抵抗を使用したが負荷ｔｒを使用しても、
上記実施例と同様の効果を奏する。
〔発明の効果〕
以とのようにこの発明によれば飽和領域を利用して定電
流源となるｎｃｈｔｒを直列に接続するこトニより、ソ
ース・ドレイン間の電圧変動（電源電圧の変動）による
飽和領域でのソース・ドレイン電流の変動で生ずる基準
電圧の変動を緩和し、より安定な基準電圧が得られる効
果がある。
流源となるｎｃｈｔｒを直列に接続するこトニより、ソ
ース・ドレイン間の電圧変動（電源電圧の変動）による
飽和領域でのソース・ドレイン電流の変動で生ずる基準
電圧の変動を緩和し、より安定な基準電圧が得られる効
果がある。
第１図はこの発明の一実施例による基準電圧発生回路の
回路図、第２図は第１図及び第４図の基準電圧発生回路
の基準電圧の外部電源電圧依存性を示すシミュレーショ
ンによる特性のグラフ、第３図はこの発明の他の実施例
を示す基準電圧発生回路の回路図、第４図は従来の基準
電圧発生回路を示す回路図、第５図は第４図の回路をこ
お４する定電流源発生ｐ−ｃｈＴｒのドレイン電圧多こ
対する電流の変化を示すグラフである。図艮おいて（２
１＆ｉ ｐ −ｃｈＴｒ 、 （５）は出力端子、（６
）は定電流源発生ｎ−ｃｈｔｒ（７）は負荷抵抗、（８
）は定電圧回路を示す。 なお１図中、同一符号は同一、又は相当部分を示す。
回路図、第２図は第１図及び第４図の基準電圧発生回路
の基準電圧の外部電源電圧依存性を示すシミュレーショ
ンによる特性のグラフ、第３図はこの発明の他の実施例
を示す基準電圧発生回路の回路図、第４図は従来の基準
電圧発生回路を示す回路図、第５図は第４図の回路をこ
お４する定電流源発生ｐ−ｃｈＴｒのドレイン電圧多こ
対する電流の変化を示すグラフである。図艮おいて（２
１＆ｉ ｐ −ｃｈＴｒ 、 （５）は出力端子、（６
）は定電流源発生ｎ−ｃｈｔｒ（７）は負荷抵抗、（８
）は定電圧回路を示す。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 電流、抵抗、数段のＰチャネルトランジスタ、ＧＮＤ
を直列に接続し、Ｐチャネルトランジスタの最終段のゲ
ートをソースに、Ｐチャネルトランジスタの初段のドレ
インをゲートに接続したｎチャネルトランジスタを数段
直列に接続し、初段のｎチャネルトランジスタのドレイ
ンを電源に、最終段のｎチャネルトランジスタのソース
を出力端子に接続し、出力端子とＧＮＤの間に負荷を接
続し、この数段を直列に接続したｎチャネルトランジス
タで発生する電流を負荷に流すことによって生ずる電圧
を出力端子に出力し、基準電圧を発生させることを特徴
とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215228A JPH0378012A (ja) | 1989-08-21 | 1989-08-21 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215228A JPH0378012A (ja) | 1989-08-21 | 1989-08-21 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378012A true JPH0378012A (ja) | 1991-04-03 |
Family
ID=16668832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215228A Pending JPH0378012A (ja) | 1989-08-21 | 1989-08-21 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378012A (ja) |
-
1989
- 1989-08-21 JP JP1215228A patent/JPH0378012A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663584A (en) | Intermediate potential generation circuit | |
| JPH0690655B2 (ja) | 中間電位発生回路 | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| US8786324B1 (en) | Mixed voltage driving circuit | |
| JPS6240756A (ja) | 半導体装置 | |
| KR19980032230A (ko) | 기준 발생 회로 및 기준 전압 발생 회로 | |
| JPH11353045A (ja) | バンドギャップ型基準電圧発生回路 | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| US8653861B2 (en) | Control voltage generating circuit, constant current source circuit, and delay circuit and logic circuit including the same | |
| JPH04229313A (ja) | バッファ回路 | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| US20020011873A1 (en) | Voltage translator, particularly of the CMOS type | |
| JP2000114891A (ja) | 電流源回路 | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| US6297688B1 (en) | Current generating circuit | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JP3024645B1 (ja) | 定電圧発生回路 | |
| US11249118B2 (en) | Current sensing circuit | |
| JP2950093B2 (ja) | 半導体集積回路装置 | |
| JPH0378012A (ja) | 基準電圧発生回路 | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JP3227711B2 (ja) | 基準電圧発生回路 | |
| JP2871309B2 (ja) | 電源電圧検知回路 | |
| JPH02161817A (ja) | インバーター回路 | |
| JP2772069B2 (ja) | 定電流回路 |