JPH0360144A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体ａｍ回路の製造方法に関し、もっと詳
しくは、処理回路およびその他の回路を１つの半導体チ
ップ上に構成する半導体集積回路の製造方法に関する。

従来の技術 １つの半導体集積回路を製造するにあたり、処理回路く
略称ｃｐｕ）と、その他の回路、たとえばリードオンリ
メモリ、ランダムアクセスメモリおよび入出力インタフ
ェイスなどの周辺回路などとを１つの半導体チップ上に
形威し、このようにして１つの半導体集積回路、たとえ
ば大規模＠積回路（略称ＬＳＩ）として得ようとすると
き、その半導体チップ上には、処理回路とその他の回路
とに加えて、試験動作を行うためのテスト回路が必要で
あり、このテスト回路を外部からの信号によって動作さ
せて、処理回路およびその他の回路が正常に動作するか
どうかを試験する。

従来ではこのような大規模４Ａｆ１１回路を得る場合、
処理回路とその他の回路、すなわち周辺回路などと、さ
らにはテスト回路とを含めて、１つの半導体チップ上に
形成するレイアウト設計は、適当な半導体チップのサイ
ズを検討し、また各回路間の配線効率を考える作業が必
要であり、長時間を必要とする。

典型的な先行技術は、第５図に示されている。

ステップａ１からステップａ２に移り、大規模集積回路
などのような半導体ａ積回路を製造するにあたって、そ
の仕様を決定する。ステップａ３では、システム設計、
すなわちその半導体集積回路が達成すべき動作の設計を
行い、次のステップａ４において処理回路、周辺回路お
よびテスト回路などの論理回路の設計すなわち論理設計
を行う。

ステップａ５において、各回路を、１つの半導体チップ
上に形成するために、その各回路のブロック毎の配置、
接続端子の配置および配線の領域などを決定するいわゆ
るフロアプランのｆｌ：業を必要とする。ステップａ６
では、このようなフロアプランが適当であるかどうかを
判断し、これが適当であると判断すると、ステップａ７
において具体的にレイアウトを決定して１つの半導体チ
ップ上に形成すべき処理回路、周辺回路およびテスト回
路、さらには配線などの形成を行う。

発明が解決すべき課題 このような先行技術では、半導体集積回路の開発期間に
長時間を要することは明らかである。

本発明の目的は、半導体集積回路の製造をわずかな労力
で短期間に開発することができるようにした半導体集積
回路の製造方法を提供することである。

課題を解決するための手段 本発明は、処理回路およびその他の回路の論理設計後に
、 予め定めてある半導体チップの大きさ、接続端子の数お
よび配置ならびに処理回路の位置に基づいて、半導体集
積回路を構成することを特徴とする半導体集積回路の製
造方法である。

作　　用 本発明に従えば、処理回路およびその他の回路、たとえ
ば周辺回路やテスト回路などの論理設計を終えた後には
、（ａ）半導体チップの大きさ、（ｂ）接続端子の数お
よび配置、ならびに（ｃ）処理回路の位置が、予め定め
てあるので、これらの定められている項目に従って、前
記論理設計された回路を形成する。したがって、まえも
って、たとえば処理回路、リードオンリメモリ、ランダ
ムアクセスメモリおよび入出力インタフヱイスなどのよ
うな主要な機能ブロックをレイアウトデータとして予め
準備しているので、論理設計の完了後すぐに、レイアウ
ト設計に取掛かることができ、しかも配線を施すだけで
、レイアウト設計が完了することができる。したがって
半導体集積回路、たとえば大規模集積回路のＷＩ４Ｉ４
開期間縮を行うことができる。しかも半導体チップのサ
イズや接続端子の位置が上述のように予め判っているの
で、その半導体集積回路の試験動作を行うために用いる
治具が共用化でき、またその半導体集積回路を装着する
基板などのようなアセンブリなどを共用化することがで
きる。

実施例 第１図は、本発明の一実施例の平面図である。

１つの半導体チップ１で１つの装置を構成するにあたり
、演算処理動作を行う処理回路（ＣＰＵと略称すること
がある）２と、周辺回路３と、これらを個別に制御して
試験動作を行う試験回路４とが、複合大規模集積回路に
よって実現される。これらの回路２，３．４の外方には
、バッファなどと称される負荷回路５が形成され、その
負荷回路５のさらに外方には、その負荷回路５に接続さ
れるパッドである接続端子６が形成される。処理回路２
および周辺回路３、さらには試験回路４の論理設計の時
点では、これらの間の配線は行われていない。

第２図は、本発明の他の実施例の平面図であり、対応す
る部分には同一の参照符を付す、この実施例では、半導
体ナツプ１には、処理回路２と、周辺回路であるリード
オン、リメモリ３ａおよびランダムアクセスメモリ３ｂ
と、試験回路４とが設けられ、さらにまた負荷回路５と
接続端子６とが形成される。

さらにまた第３図は、本発明の他の実施例を示す図であ
る。この実施例は前述の実施例に類似し対応する部分に
は同一の参照符を付す、半導体チップ１における処理回
路２、リードオンリメモリ（略称ＲＯＭ　＞　３　ａ、
ランダムアクセスメモリ（略称ＲＡＭ）３ｂおよびその
他のスタンダードセル、すなわちその他の予め定められ
た機能を有する回路７の配置などが定められている。

第４図は、本発明の一実施例の半導体集積回路の製造方
法の手順を示すフローチャートである。

ステップｂ１からステップｂ２に移り、半導体集積回路
によって達成されるべき動作などの仕様を決定する。ス
テップｂ３では、この半導体集積回路全体として達成す
べき動作を決定し、ステップｂ４では論理回路の設計を
行う、その後、ステップｂ５では、（ａ）半導体チップ
の大きさ、（ｂ）接続端子の数および配置、なららびに
（Ｃ）処理回路２の位置などが予め効率よく配置されて
定められたレイアウトデータに従い、直ちにレイアウト
設計を行う、このレイアウト設計の際には、第１図〜第
３図に示される半導体チップ１および第１表に示される
半導体チップなどが選択されて用いられる。このような
レイアウトデータを、システムの構成および規模などに
よって各種準備しておき、これによってより多くの用途
に対応可能とする。

（以下余白） 第 表 こうして接続端子の数などの組今わせデータを準備する
ことによって、 あらゆる用途の半導体集 積回路に迅速に対応することができる。再び第３図を参
照して、この第３図に示された半導体チップ１およびそ
の他の半導体チップを用いることによって、同一の試験
動作のための治具を使用することができ、さらにまた参
照符１０で示すように同一の合成樹脂などから戒るパッ
ケージを共用して利用することができる。すなわち各回
路２，３ａ、３ｂ、７などのブロック構成が半導体チッ
プ毎に異なっていても、接続端子６の位置が定められて
いるので、試験動作を行うために用いる治具およびパッ
ケージ１０を共用化することができる。

発明の効果 以上のように本発明によれば、予め定めてある半導体チ
ップの大きさ、接続端子の数および配置、ならびに処理
回路の位置などが予め定めてあるので、処理回路および
その他の回路の論理設計後に直ちにレイアウト設計に取
掛かることができ、配線を施すだけで、レイアウト設計
を完了することができ、閉光期間の短縮を可能にするこ
とができるとともに、その半導体チップのサイズおよび
接続端子の位置が判っているので試験動作を行うことが
容易であり、またそれを取付けるアセンブリなどの共用
化が図られる。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体チップ１の平面図、
第２図は本発明の他の実施例の半導体チップ１の平面図
、第３図は本発明のさらに他の実施例を示す図、第４図
は本発明の一実施例の半導体ｔＡ１１回路の製造方法の
手順を示すフローチャート、第５図は先行技術の半導体
集積回路の製造方法の手順を示すフローチャートである
。 １・・・半導体チップ、２・・・処理回路、３・・・周
辺回路、３ａ・・・リードオンリメモリＲＯＭ、３ｂ・
・・ランダムアクセスメモリＲＡＭ、４・・・試験回路
、５・・・負荷回路、６・・・接続端子、７・・・スタ
ンダードセル

Claims (1)

【特許請求の範囲】
1. 処理回路およびその他の回路の論理設計後に、予め定め
   てある半導体チップの大きさ、接続端子の数および配置
   ならびに処理回路の位置に基づいて、半導体集積回路を
   構成することを特徴とする半導体集積回路の製造方法。