JPH0357233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0357233A JPH0357233A JP19325989A JP19325989A JPH0357233A JP H0357233 A JPH0357233 A JP H0357233A JP 19325989 A JP19325989 A JP 19325989A JP 19325989 A JP19325989 A JP 19325989A JP H0357233 A JPH0357233 A JP H0357233A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- tape
- semiconductor chips
- chips
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 12
- 241000982634 Tragelaphus eurycerus Species 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、いわゆるＴＡＢ （Ｔａｐｅ ＡｕｔｏＩ
Ｉｌａｔｅｄ［３ｏｎｄｉｎｇ）方式により半導体チッ
プをプリント配線板に実装してなる半導体装置の製造方
法に関するものである． 〔従来の技術〕 第５図は例えば特開昭５７−１８６３４６号公報に開示
されたこの種従来のＴＡＢ方式による半導体装置を示す
斜視図で、半導体チップが絶縁性テープに接合されてい
る状態のものを示す．図において、（１）はポリイミド
膜やポリエステル膜で製作され両側部にスブロレットホ
ール（ｌａ）を設けたフイルム状のテープ、（２）はテ
ープ（１）の所定位置に形成された半導体チップ用開札
部、（３）は半導体チップ用開孔部（２）の周囲に形成
されたリード部用開札部、（４）は両開孔部（■（３）
の間に形戒された支持体、＋５１は半導体チップ用開孔
部（２）の部分に配設された半導体チップ、（６）は写
真製版で形威されたリードで、ＳｎやＡｕメッキしたｃ
ｕｔｌＫで製作される．そして、半導体チップ（５）と
リード（６）との接続は、Ａｕで突起状に形威した半導
体チップ（５］の電極とリード（６）とをＡｕ／八Ｕの
熱圧着または八ｕ／Ｓｎの共晶合金により行う。
Ｉｌａｔｅｄ［３ｏｎｄｉｎｇ）方式により半導体チッ
プをプリント配線板に実装してなる半導体装置の製造方
法に関するものである． 〔従来の技術〕 第５図は例えば特開昭５７−１８６３４６号公報に開示
されたこの種従来のＴＡＢ方式による半導体装置を示す
斜視図で、半導体チップが絶縁性テープに接合されてい
る状態のものを示す．図において、（１）はポリイミド
膜やポリエステル膜で製作され両側部にスブロレットホ
ール（ｌａ）を設けたフイルム状のテープ、（２）はテ
ープ（１）の所定位置に形成された半導体チップ用開札
部、（３）は半導体チップ用開孔部（２）の周囲に形成
されたリード部用開札部、（４）は両開孔部（■（３）
の間に形戒された支持体、＋５１は半導体チップ用開孔
部（２）の部分に配設された半導体チップ、（６）は写
真製版で形威されたリードで、ＳｎやＡｕメッキしたｃ
ｕｔｌＫで製作される．そして、半導体チップ（５）と
リード（６）との接続は、Ａｕで突起状に形威した半導
体チップ（５］の電極とリード（６）とをＡｕ／八Ｕの
熱圧着または八ｕ／Ｓｎの共晶合金により行う。
次に、以上のようにしてテープ（１）に接合された半導
体チップ（５ｌをプリント配線板に実装する要領につい
て説明する．テープ（１）の位Ｗ調整をした後、ＴＡＢ
ボンダー（図示せず）を操作することにより、第６図に
示すように、支持体（４）と半導体チップ（５］とを一
体にして切断する．更に続けて、第７図に示すように、
この支持体（４）および半導体チップｆ５１をプリント
配線板（７）に設けられた貫通孔（８）に挿入してリー
ド（６）の端部を配線（９）に接続する．なお、半導体
チップ（旬はプリント配線板（７）の基板に固着される
． ところで、例えば、互いに異なる半導体チ・ンプ（５Ａ
）および半導体チップ（５Ｂ）をプリント配線板（７）
に実装する必要がある場合には、半導体チ・ノブ（５Ａ
）を接合したテープ（ＩＡ）と半導体チップ（５Ｂ）を
接合したテープ（ＩＢ）とを別途製作しておき、これら
テープ（Ｉ八）および｛１Ｂ｝から交互に半導体チップ
（５Ａ）および（５Ｂ）を切り出し、プリント配線板（
７）に実装していく。
体チップ（５ｌをプリント配線板に実装する要領につい
て説明する．テープ（１）の位Ｗ調整をした後、ＴＡＢ
ボンダー（図示せず）を操作することにより、第６図に
示すように、支持体（４）と半導体チップ（５］とを一
体にして切断する．更に続けて、第７図に示すように、
この支持体（４）および半導体チップｆ５１をプリント
配線板（７）に設けられた貫通孔（８）に挿入してリー
ド（６）の端部を配線（９）に接続する．なお、半導体
チップ（旬はプリント配線板（７）の基板に固着される
． ところで、例えば、互いに異なる半導体チ・ンプ（５Ａ
）および半導体チップ（５Ｂ）をプリント配線板（７）
に実装する必要がある場合には、半導体チ・ノブ（５Ａ
）を接合したテープ（ＩＡ）と半導体チップ（５Ｂ）を
接合したテープ（ＩＢ）とを別途製作しておき、これら
テープ（Ｉ八）および｛１Ｂ｝から交互に半導体チップ
（５Ａ）および（５Ｂ）を切り出し、プリント配線板（
７）に実装していく。
〔発明が解決しようとする課題〕
ＴＡＢ方式により異なる半導体チップ（５Ａ）および（
５Ｂ）を単一のプリント配線板（７）に実装する場合、
従来は以上のような方法でなされていたので、半導体チ
ップ（５］の種類と同数のテープ（１）が必要となり、
特に少量多種の製品を生産する場合には設備や工程に無
駄や歩留りの低下が生じるという問題点があった． また、複数の異なるテープ（１）を順次操作して実装す
ることになるので、各テープ（１）の半導体チップ（四
をプリント配線板（７）に実装する作業が相互に干渉し
ないよう、半導体チップ（５ｌの実装スペースの周囲に
余分なスペースを確保する必要があり、プリント配線板
（７）における高密度化が十分達成されないという問題
点があった． この発明は以上のような問題点を解消するためになされ
たもので、テープの種類を減らし、高密度の実装が可能
となる半導体装置の製造方法を得ることを目的とする． 〔課題を解決するための手段および作用〕この発明に化
かう半導体装置の製造方法では、異なる複数の半導体チ
ップを同一の絶縁性テープに順次接合しておき、これら
複数の半導体チップをほぼ同時にプリント配線板に実装
する．〔実 施 例〕 以下、この発明の一実施例を図について説明する．第１
図は単一のプリント配線板（７）に実装すべき２種類の
半導体チップ（５Ａ）および半導体チップ（５Ｂ）を同
一のテープ（１）に接合した状態を示す斜視図である．
なお、従来と同一符号はそれぞれ同一または相当部分を
示す． ここで、半導体チップ（５Ａ）と半導体チップ（５Ｂ）
との相対位置関係は、プリント配線板（７）へ実装した
場合のそれに一致させてあり、これら相互間を接続する
ためのリード〈６ａ）は、他のリード（６）と同時にこ
のテープ（１）上で形成されている．なお、半導体チッ
プ（５Ａ）と半導体チツブ（５Ｂ）とは同一のものでは
ないので、通常同一のウエハー上にはない．従って、こ
れら半導体チップ（５Ａ）および（５Ｂ）をテープ（１
）に接合する場合には、半導体チップ用トレイを順次移
し換えたり、インナーリードボンダー側を移動する等の
方法を採用して行う必要がある．このように、必要な半
導体チップ（５Ａ）および（５Ｂ）が同一のテープ（１
）に接合されているので、プリント配線板（７）への実
装もＴＡＢボングーにより一度にほぼ同時に行うことが
可能になる．ここで、ほぼ同時とは、両半導体チップ（
５Ａ）および（５Ｂ）を完全に同時に実装する場合のほ
か、プリント配線板（７）の基板への固着作業等の条件
から若干時間差を設けて行う場合をも含む意味である．
いずれにしても、両半導体チップ（５Ａ）および（５Ｂ
）は一休で実装されるので、第２図に示すように、両者
間のリード（６ａ》はそのまま流用され、実装段階での
接続工程がその分簡略されると同時に、半導体チップ（
５Ａ）とく５Ｂ〉との間隔も最小限に短縮することがで
きる． なお、第２図におけるＱｌｌｌｌはプリント配線板（７
）上に取付けられた電子部品である． 第３図はこの発明の他の実施例を示し、ここでは、半導
体チップ（５Ａ）と（５Ｂ）との間を接続するリード（
６ａ）がその中間で分離されている．このようにリード
（６ａ）を分離しておくことにより、テープ（１）上に
接合された状態で、各半導体チップ（５１を単独で他の
半導体チップ［５１との電気干渉を伴うことなく試験を
行うことができる利点がある．なお、この分離された部
分は、第４図に示すように、プリント配線板（７）への
実装段階において、配線（９ａ）を使用して電気的に接
続される．この場合、第１図，第２図の実施例と比較す
ると両半導体チップ（５Ａ） （５１３）の間隔が増大
する傾向となるが，両半導体チップ（５Ａ）および（５
Ｂ）を同一テープ（１）上からプリント配線板（７）へ
同時に実装する点では上記実施例の場合と同様であり、
従来の個々に実装する場合に必要であった余分なスペー
スが不要となりプリント配線板（７）の高密度化が実現
される．〔発明の効果〕 以上のように、この発明では、異なる複数の半導体チッ
プを同一の絶縁性テープに順次接合しておき、これらを
ほぼ同時にプリント配線板に実装するようにしたので、
絶縁性テープの種類が低減でき、製造工程が簡便となっ
て生産性が向上する．かつ、実装作業における相互干渉
への考慮が不要となり、半導体チップの実装密度の増大
も可能となる．
５Ｂ）を単一のプリント配線板（７）に実装する場合、
従来は以上のような方法でなされていたので、半導体チ
ップ（５］の種類と同数のテープ（１）が必要となり、
特に少量多種の製品を生産する場合には設備や工程に無
駄や歩留りの低下が生じるという問題点があった． また、複数の異なるテープ（１）を順次操作して実装す
ることになるので、各テープ（１）の半導体チップ（四
をプリント配線板（７）に実装する作業が相互に干渉し
ないよう、半導体チップ（５ｌの実装スペースの周囲に
余分なスペースを確保する必要があり、プリント配線板
（７）における高密度化が十分達成されないという問題
点があった． この発明は以上のような問題点を解消するためになされ
たもので、テープの種類を減らし、高密度の実装が可能
となる半導体装置の製造方法を得ることを目的とする． 〔課題を解決するための手段および作用〕この発明に化
かう半導体装置の製造方法では、異なる複数の半導体チ
ップを同一の絶縁性テープに順次接合しておき、これら
複数の半導体チップをほぼ同時にプリント配線板に実装
する．〔実 施 例〕 以下、この発明の一実施例を図について説明する．第１
図は単一のプリント配線板（７）に実装すべき２種類の
半導体チップ（５Ａ）および半導体チップ（５Ｂ）を同
一のテープ（１）に接合した状態を示す斜視図である．
なお、従来と同一符号はそれぞれ同一または相当部分を
示す． ここで、半導体チップ（５Ａ）と半導体チップ（５Ｂ）
との相対位置関係は、プリント配線板（７）へ実装した
場合のそれに一致させてあり、これら相互間を接続する
ためのリード〈６ａ）は、他のリード（６）と同時にこ
のテープ（１）上で形成されている．なお、半導体チッ
プ（５Ａ）と半導体チツブ（５Ｂ）とは同一のものでは
ないので、通常同一のウエハー上にはない．従って、こ
れら半導体チップ（５Ａ）および（５Ｂ）をテープ（１
）に接合する場合には、半導体チップ用トレイを順次移
し換えたり、インナーリードボンダー側を移動する等の
方法を採用して行う必要がある．このように、必要な半
導体チップ（５Ａ）および（５Ｂ）が同一のテープ（１
）に接合されているので、プリント配線板（７）への実
装もＴＡＢボングーにより一度にほぼ同時に行うことが
可能になる．ここで、ほぼ同時とは、両半導体チップ（
５Ａ）および（５Ｂ）を完全に同時に実装する場合のほ
か、プリント配線板（７）の基板への固着作業等の条件
から若干時間差を設けて行う場合をも含む意味である．
いずれにしても、両半導体チップ（５Ａ）および（５Ｂ
）は一休で実装されるので、第２図に示すように、両者
間のリード（６ａ》はそのまま流用され、実装段階での
接続工程がその分簡略されると同時に、半導体チップ（
５Ａ）とく５Ｂ〉との間隔も最小限に短縮することがで
きる． なお、第２図におけるＱｌｌｌｌはプリント配線板（７
）上に取付けられた電子部品である． 第３図はこの発明の他の実施例を示し、ここでは、半導
体チップ（５Ａ）と（５Ｂ）との間を接続するリード（
６ａ）がその中間で分離されている．このようにリード
（６ａ）を分離しておくことにより、テープ（１）上に
接合された状態で、各半導体チップ（５１を単独で他の
半導体チップ［５１との電気干渉を伴うことなく試験を
行うことができる利点がある．なお、この分離された部
分は、第４図に示すように、プリント配線板（７）への
実装段階において、配線（９ａ）を使用して電気的に接
続される．この場合、第１図，第２図の実施例と比較す
ると両半導体チップ（５Ａ） （５１３）の間隔が増大
する傾向となるが，両半導体チップ（５Ａ）および（５
Ｂ）を同一テープ（１）上からプリント配線板（７）へ
同時に実装する点では上記実施例の場合と同様であり、
従来の個々に実装する場合に必要であった余分なスペー
スが不要となりプリント配線板（７）の高密度化が実現
される．〔発明の効果〕 以上のように、この発明では、異なる複数の半導体チッ
プを同一の絶縁性テープに順次接合しておき、これらを
ほぼ同時にプリント配線板に実装するようにしたので、
絶縁性テープの種類が低減でき、製造工程が簡便となっ
て生産性が向上する．かつ、実装作業における相互干渉
への考慮が不要となり、半導体チップの実装密度の増大
も可能となる．
第１図はこの発明の一実施例で、テープに接合された状
態の半導体チップを示す斜視図、第２図は同じくプリン
ト配線板に実装された状態のものを示す斜視図、第３図
，第４図はこの発明の他の実施例によるものの要部を示
す斜視図、＠５図は従来のもので、テープに接合された
状態の半導体チップを示す斜視図、第６図は第５図のも
のがら切断された半導体チップを示す斜視図、第７図は
第６図のものをプリント配線板に実装した状態を示す斜
視図である． 図において、（１）は絶縁性テープとしてのテープ、（
５１ （５Ａｌ （５Ｂ）は半導体チップ、（７）はプ
リント配線板である． なお、各図中同一符号は同一または相当部分を示す．
態の半導体チップを示す斜視図、第２図は同じくプリン
ト配線板に実装された状態のものを示す斜視図、第３図
，第４図はこの発明の他の実施例によるものの要部を示
す斜視図、＠５図は従来のもので、テープに接合された
状態の半導体チップを示す斜視図、第６図は第５図のも
のがら切断された半導体チップを示す斜視図、第７図は
第６図のものをプリント配線板に実装した状態を示す斜
視図である． 図において、（１）は絶縁性テープとしてのテープ、（
５１ （５Ａｌ （５Ｂ）は半導体チップ、（７）はプ
リント配線板である． なお、各図中同一符号は同一または相当部分を示す．
Claims (1)
- ＴＡＢ方式により異なる複数の半導体チップを単一のプ
リント配線板に実装する方法において、上記異なる複数
の半導体チップを同一の絶縁性テープに順次接合してお
き、これら複数の半導体チップをほぼ同時に上記プリン
ト配線板に実装することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19325989A JPH0357233A (ja) | 1989-07-26 | 1989-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19325989A JPH0357233A (ja) | 1989-07-26 | 1989-07-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357233A true JPH0357233A (ja) | 1991-03-12 |
Family
ID=16304973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19325989A Pending JPH0357233A (ja) | 1989-07-26 | 1989-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441474B2 (en) | 2000-04-07 | 2002-08-27 | Sharp Kabushiki Kaisha | Semiconductor device and liquid crystal module adopting the same |
-
1989
- 1989-07-26 JP JP19325989A patent/JPH0357233A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441474B2 (en) | 2000-04-07 | 2002-08-27 | Sharp Kabushiki Kaisha | Semiconductor device and liquid crystal module adopting the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5878485A (en) | Method for fabricating a carrier for testing unpackaged semiconductor dice | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH0513504A (ja) | 垂直半導体相互接続方法及び構成体 | |
| JPH04297043A (ja) | 垂直半導体相互接続方法及び構成体 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPH1187400A (ja) | 半導体装置 | |
| JPH0357233A (ja) | 半導体装置の製造方法 | |
| JPH01184860A (ja) | 半導体装置の製造方法 | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| JPH05326622A (ja) | 液晶表示駆動用集積回路装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JPH1079402A (ja) | 半導体パッケージ | |
| JPS607118A (ja) | コンデンサ | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JP3175336B2 (ja) | ハイブリッドｉｃのリード形成方法 | |
| JP2836208B2 (ja) | フィルムキャリアテープ | |
| JP3020438B2 (ja) | Ｉｃ積み上げ実装方法 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPH09232505A (ja) | マルチチップモジュールの製造方法及びマルチチップモジュール | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP3923651B2 (ja) | テープキャリアパッケージの製造方法 | |
| JPH0332040A (ja) | Ｌｓｉベアチップ実装方法及びその方法を用いた電子回路 | |
| JPH1197571A (ja) | 変換基板及び半導体装置 | |
| JPH05315531A (ja) | リードフレーム及びその製造方法 |